JPH07105454B2 - ショットキーバイポーラトランジスタを有するｃｍｏｓ構造を製造する方法 - Google Patents
ショットキーバイポーラトランジスタを有するｃｍｏｓ構造を製造する方法Info
- Publication number
- JPH07105454B2 JPH07105454B2 JP59281956A JP28195684A JPH07105454B2 JP H07105454 B2 JPH07105454 B2 JP H07105454B2 JP 59281956 A JP59281956 A JP 59281956A JP 28195684 A JP28195684 A JP 28195684A JP H07105454 B2 JPH07105454 B2 JP H07105454B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- impurity
- transistor
- conductivity type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title description 8
- 239000012535 impurity Substances 0.000 claims description 25
- 229910052796 boron Inorganic materials 0.000 claims description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 14
- 239000007943 implant Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical group [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims 5
- 239000003963 antioxidant agent Substances 0.000 claims 2
- 230000003078 antioxidant effect Effects 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 238000002156 mixing Methods 0.000 claims 2
- 239000002253 acid Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 61
- 239000002585 base Substances 0.000 description 26
- 239000000758 substrate Substances 0.000 description 15
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 229910052697 platinum Inorganic materials 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910021339 platinum silicide Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910001413 alkali metal ion Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical group 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910001392 phosphorus oxide Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- VSAISIQCTGDGPU-UHFFFAOYSA-N tetraphosphorus hexaoxide Chemical compound O1P(O2)OP3OP1OP2O3 VSAISIQCTGDGPU-UHFFFAOYSA-N 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28537—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 発明の技術分野 本発明はショットキーパイポーラトランジスタを有する
CMOS構造の製造方法に関する。
CMOS構造の製造方法に関する。
発明の背景技術 相補形金属酸化物半導体（CMOS）構造は通常は、各種の
要素が他の機能に向けられているので一般には寄生的で
あるとみなされている要素から成るパイポーラトランジ
スタを用いている。典型的には１つのこのような要素は
この構造の基板部分にあてられている。例えば、いわゆ
るＰ形ウエルCMOSにおいて、Ｐ形ウエルはトランジスタ
のベースとして作用し、ＮチャンネルMOSトランジスタ
のソースがエミッタとして作用する。コレクタはCMOSN
形ウエハ基板である。これは縦型NPNパイポーラトラン
ジスタを発生する。このトランジスタの特性は有用であ
るが、それらはは寄生的であり主要なプロセス制御の下
にはない。コレクタ端子は回路の構造を非常に制限す
る。十分に分離された３つの端子のトランジスタを有す
ることが極めて望ましい。更に、周知の進んだ低電力シ
ョットキー（ALS）デバイスに見られるように、論理回
路においては酸化物分離を用いることができること、及
び高速スイッチング用ショツトキークランプトランジス
タ化製造できることが望ましい。
要素が他の機能に向けられているので一般には寄生的で
あるとみなされている要素から成るパイポーラトランジ
スタを用いている。典型的には１つのこのような要素は
この構造の基板部分にあてられている。例えば、いわゆ
るＰ形ウエルCMOSにおいて、Ｐ形ウエルはトランジスタ
のベースとして作用し、ＮチャンネルMOSトランジスタ
のソースがエミッタとして作用する。コレクタはCMOSN
形ウエハ基板である。これは縦型NPNパイポーラトラン
ジスタを発生する。このトランジスタの特性は有用であ
るが、それらはは寄生的であり主要なプロセス制御の下
にはない。コレクタ端子は回路の構造を非常に制限す
る。十分に分離された３つの端子のトランジスタを有す
ることが極めて望ましい。更に、周知の進んだ低電力シ
ョットキー（ALS）デバイスに見られるように、論理回
路においては酸化物分離を用いることができること、及
び高速スイッチング用ショツトキークランプトランジス
タ化製造できることが望ましい。
発明の要約 本発明の目的は、基板から完全に分離されているショッ
トキー縦型パイポーラトランジスタをも同時に形成でき
るCMOS製造方法を提供することである。
トキー縦型パイポーラトランジスタをも同時に形成でき
るCMOS製造方法を提供することである。
本発明の別の目的は、Ｐ形基板ウエハによつてCMOS製造
方法をスタートし、この基板に使用されたＰ形ウエル内
にＮチャンネルトランジスタを形成し、完全に分離され
ているNPNショットキートランジスタに沿って分離しＰ
チャンネルトランジスタを形成することである。
方法をスタートし、この基板に使用されたＰ形ウエル内
にＮチャンネルトランジスタを形成し、完全に分離され
ているNPNショットキートランジスタに沿って分離しＰ
チャンネルトランジスタを形成することである。
これらの及び他の目的は次のようにして実現される。ま
ず、Ｐ形ウエハが酸化物でマスクされ、NPNトランジス
タが形成されるべき領域内に埋め込みコレクタ領域を形
成するためにアンチモニイがこのウエハにイオン注入さ
れる。次に、Ｐ形埋込層は、酸化物マスクと共にレジス
トマスク及びほう素のイオン注入によって、Ｎチャンネ
ルトランジスタが形成されるぺきところであってかつ酸
化物分離が実行されるところである領域内に配置され
る。次に、これらのマスクが除去され、エビタキシャル
Ｎ形層の半導体がこのウエハ上に沈着される（deposite
d）。この時点で、アルゴンイオン注入が結晶の欠陥の
制御及びゲッタリングを行なうためにウエハの裏側に行
なわれる。次に酸化物の薄い層がエピタキシャル面に成
長される。この時点で先に形成されたＰ形埋込層に一致
して、第２のほう素注入が行なわれる。シリコンニトラ
イド酸化マスクがウエハ上に行なわれ、酸化が望まれる
ニトライド中に孔がホトリソグラフによってエッテング
される。次に、エビタキシャル層が元の厚さの約半分ま
でこのニトライドマスク孔領域内からエッチングにより
除去される。次に続く酸化ステップにおいて得られた酸
化物が半導体表面のほぼ元のレベルまで成長する。この
ウエハは次に酸化雰囲気中に置かれ、酸化物が実質的に
エピタキシャル層を貫通するまで加熱され、これにより
酸化物分離したエピタキシャル材料のアイランドつまり
タブを形成する。酸化物が完全にはエピタキシャル層を
貫通しないところでは、それは上方に拡散しているＰ＋
埋込層に接触する。基板に対する分離はPN接合動作によ
って実現される。酸化動作の後で、２つの整合したはう
素沈着が、Ｎチャンネルトランジスタが製造されるべき
Ｐ形ウエルに接続された基板を形成するように互いにオ
ーパーラップして拡散する。
ず、Ｐ形ウエハが酸化物でマスクされ、NPNトランジス
タが形成されるべき領域内に埋め込みコレクタ領域を形
成するためにアンチモニイがこのウエハにイオン注入さ
れる。次に、Ｐ形埋込層は、酸化物マスクと共にレジス
トマスク及びほう素のイオン注入によって、Ｎチャンネ
ルトランジスタが形成されるぺきところであってかつ酸
化物分離が実行されるところである領域内に配置され
る。次に、これらのマスクが除去され、エビタキシャル
Ｎ形層の半導体がこのウエハ上に沈着される（deposite
d）。この時点で、アルゴンイオン注入が結晶の欠陥の
制御及びゲッタリングを行なうためにウエハの裏側に行
なわれる。次に酸化物の薄い層がエピタキシャル面に成
長される。この時点で先に形成されたＰ形埋込層に一致
して、第２のほう素注入が行なわれる。シリコンニトラ
イド酸化マスクがウエハ上に行なわれ、酸化が望まれる
ニトライド中に孔がホトリソグラフによってエッテング
される。次に、エビタキシャル層が元の厚さの約半分ま
でこのニトライドマスク孔領域内からエッチングにより
除去される。次に続く酸化ステップにおいて得られた酸
化物が半導体表面のほぼ元のレベルまで成長する。この
ウエハは次に酸化雰囲気中に置かれ、酸化物が実質的に
エピタキシャル層を貫通するまで加熱され、これにより
酸化物分離したエピタキシャル材料のアイランドつまり
タブを形成する。酸化物が完全にはエピタキシャル層を
貫通しないところでは、それは上方に拡散しているＰ＋
埋込層に接触する。基板に対する分離はPN接合動作によ
って実現される。酸化動作の後で、２つの整合したはう
素沈着が、Ｎチャンネルトランジスタが製造されるべき
Ｐ形ウエルに接続された基板を形成するように互いにオ
ーパーラップして拡散する。
この時点で、ニトライド酸化マスクがウエハからはがさ
れ、裏側が再び第２の結晶欠陥制御及びゲッタリング層
形成の注入を受ける。次に、薄い保護酸化物が除去さ
れ、適正なケート酸化物が露出しているウエハの表面上
に注意深く成長される。
れ、裏側が再び第２の結晶欠陥制御及びゲッタリング層
形成の注入を受ける。次に、薄い保護酸化物が除去さ
れ、適正なケート酸化物が露出しているウエハの表面上
に注意深く成長される。
次に、ウエハの表面がＰチャンネルトランジスタのスレ
ショルド制御のためにほう素イオン注入される。次に、
ゲート酸化物がトランジスタのゲートになるために気相
成長された多結晶シリコン（ポリ）によって覆われる。
このポリは次に導電性にするためにドーピングされ、ト
ランジスタのゲートを形成するためにホトリソグラフに
よってエッチングされる。
ショルド制御のためにほう素イオン注入される。次に、
ゲート酸化物がトランジスタのゲートになるために気相
成長された多結晶シリコン（ポリ）によって覆われる。
このポリは次に導電性にするためにドーピングされ、ト
ランジスタのゲートを形成するためにホトリソグラフに
よってエッチングされる。
次に、Ｎチャンネルトランジスタのゲート領域が適当な
ホトレジストマスクを使用して、ヒ素イオン注入をセル
フマスクするために使用される。これが後にＮチャンネ
ルトランジスタのソース及びドレインとなる沈着を形成
する。
ホトレジストマスクを使用して、ヒ素イオン注入をセル
フマスクするために使用される。これが後にＮチャンネ
ルトランジスタのソース及びドレインとなる沈着を形成
する。
次に、Ｐチャンネルトランジスタ領域が、同時にパイポ
ーラトランジスタのベース不純物を沈着するために用い
られるイオン注入をセルフマスクするために使用され
る。この後に、パイポーラトランジスタ接点領域とＰチ
ャンネルトランジスタのソース及びドレイン領域を露出
するマスクが続く。次に、濃度大きいほう素注入が行な
われる。これがＰチャンネルトランジスタのソース及び
ドレイン領域に沿って導電性の高いベース接点を形成す
る。
ーラトランジスタのベース不純物を沈着するために用い
られるイオン注入をセルフマスクするために使用され
る。この後に、パイポーラトランジスタ接点領域とＰチ
ャンネルトランジスタのソース及びドレイン領域を露出
するマスクが続く。次に、濃度大きいほう素注入が行な
われる。これがＰチャンネルトランジスタのソース及び
ドレイン領域に沿って導電性の高いベース接点を形成す
る。
この時点で、ウエハの表面が清浄にされ、不働態にする
酸化物の層が、ポリゲートを含むウエハをカバーするよ
うに沈着される。
酸化物の層が、ポリゲートを含むウエハをカバーするよ
うに沈着される。
次に、バイポーラ及びＰチャンネルトランジスタが製造
されるべきエビタキシャルタブ内のエッジ部分にある不
働態にする酸化物を除去するためのエッチングレジスト
として、ホトマスクが使用される。エッチングが除去さ
れた後に、ウエハはこれらのエピタキシャルタブにオー
ミック接点を形成するためにリンの沈着及び拡散を受け
る。この拡散はもとのＮ形埋込層沈着物に接触し、この
ようにしてウエハ表面で使用できるパイポーラトランジ
スタのコレクタを形成する。Ｐチャンネルトランジスタ
用のパックゲート接点も与えられる。
されるべきエビタキシャルタブ内のエッジ部分にある不
働態にする酸化物を除去するためのエッチングレジスト
として、ホトマスクが使用される。エッチングが除去さ
れた後に、ウエハはこれらのエピタキシャルタブにオー
ミック接点を形成するためにリンの沈着及び拡散を受け
る。この拡散はもとのＮ形埋込層沈着物に接触し、この
ようにしてウエハ表面で使用できるパイポーラトランジ
スタのコレクタを形成する。Ｐチャンネルトランジスタ
用のパックゲート接点も与えられる。
この接点拡散の間に、Ｐチャンネル及びＮチャンネルソ
ース及びドレイン接点に沿ってパイポーラトランジスタ
のベース及びベース援点がほぼ所望の深さまでシリコン
を貫通するように拡散する。
ース及びドレイン接点に沿ってパイポーラトランジスタ
のベース及びベース援点がほぼ所望の深さまでシリコン
を貫通するように拡散する。
次に、全ての接点領域における不働態にする酸化物を除
去するにめに、ホトレジストマスクがエッチングレジス
トとして使用される。次に、同じマスクの開口を介して
トランジスタのベース及びエミッタの両方を形成するた
めに使用されたほう素及びヒ素注入物をマスクするため
に、ホトレジストが使用される。レジストが除去された
後、注入物を活性化して最終的な位置まで拡散するため
に不活性雰囲気でアニーリングが行なわれる。
去するにめに、ホトレジストマスクがエッチングレジス
トとして使用される。次に、同じマスクの開口を介して
トランジスタのベース及びエミッタの両方を形成するた
めに使用されたほう素及びヒ素注入物をマスクするため
に、ホトレジストが使用される。レジストが除去された
後、注入物を活性化して最終的な位置まで拡散するため
に不活性雰囲気でアニーリングが行なわれる。
先にエッチングされたトランジスタのベース接点孔が、
高導電性のベース接点に達するだけでなく、コレクタ中
のエピタキシャルＮ形材料にオーパーラッグするのにも
十分なだけ大きくされる。次に、プラチナの層がウエハ
表面上に沈着され、接点孔円にプラチナシリサイドを形
成するためにシンタリンダされる。次に、作用しなかっ
たプラチナが選択的にエッチングで除去される。シリサ
イドがパイポーラトランジスタのコレクタ上にあるとこ
ろではショットキーダイオードが形成され、またシリサ
イドがトランジスタのベース上にあるところではオーミ
ック接触が存在する。このように、ショットキーダイオ
ードは目動的にトランジスタのコレクタとベースとの間
に接続される。これは実質的に従来のALSデバイス中で
行なわれるものである。シリサイドが濃度が大きくドー
ピングされたMOSトランジスタのソース、ゲート及びド
レイン接点に接続しているところではオーミック接触が
発生している。
高導電性のベース接点に達するだけでなく、コレクタ中
のエピタキシャルＮ形材料にオーパーラッグするのにも
十分なだけ大きくされる。次に、プラチナの層がウエハ
表面上に沈着され、接点孔円にプラチナシリサイドを形
成するためにシンタリンダされる。次に、作用しなかっ
たプラチナが選択的にエッチングで除去される。シリサ
イドがパイポーラトランジスタのコレクタ上にあるとこ
ろではショットキーダイオードが形成され、またシリサ
イドがトランジスタのベース上にあるところではオーミ
ック接触が存在する。このように、ショットキーダイオ
ードは目動的にトランジスタのコレクタとベースとの間
に接続される。これは実質的に従来のALSデバイス中で
行なわれるものである。シリサイドが濃度が大きくドー
ピングされたMOSトランジスタのソース、ゲート及びド
レイン接点に接続しているところではオーミック接触が
発生している。
次に、通常の単一金属層が通常のICの方法でシリサイド
上に設けられる。別に、複数の金属層の接点構造が望ま
れる場合には、この構造が通常のようにシリサイド接点
上に設けられる。この金属はICの相互接続を形成するた
めに通常の方法で形状が決められる。
上に設けられる。別に、複数の金属層の接点構造が望ま
れる場合には、この構造が通常のようにシリサイド接点
上に設けられる。この金属はICの相互接続を形成するた
めに通常の方法で形状が決められる。
本発明の説明 第１図において、基板10は25−45オームセンチメートル
の抵抗率を有するＰ形＜100＞ウエハがある。その上に
9.2KA酸化物11が成長されている。孔12はパイポーラト
ランジスタが製造されるべき領域内に酸化物を介してホ
トリソグラフによってエッテンダされる。このウエハは
次に波形矢印によって示されているようにイオン注入さ
れる。この例示はイオン注入のために一般に使用される
表記を有している。第１の文字Sbはイオンの種類、この
場合にはアンチモニイを示している3.7E15は、3.7×10
15原子/cm2が積分された線量として領域13において沈着
されることを意味している。最後の番号80KeVはイオン
のエネルギであり、この場合には８万eVである。このエ
ネルギで、大きいアンチモニイの原子がシリコン表面に
少し注入される。この形式のイオン注入の表記は以降の
説明全体に使用される。図面に示された値は本発明の好
適実施例の値である。
の抵抗率を有するＰ形＜100＞ウエハがある。その上に
9.2KA酸化物11が成長されている。孔12はパイポーラト
ランジスタが製造されるべき領域内に酸化物を介してホ
トリソグラフによってエッテンダされる。このウエハは
次に波形矢印によって示されているようにイオン注入さ
れる。この例示はイオン注入のために一般に使用される
表記を有している。第１の文字Sbはイオンの種類、この
場合にはアンチモニイを示している3.7E15は、3.7×10
15原子/cm2が積分された線量として領域13において沈着
されることを意味している。最後の番号80KeVはイオン
のエネルギであり、この場合には８万eVである。このエ
ネルギで、大きいアンチモニイの原子がシリコン表面に
少し注入される。この形式のイオン注入の表記は以降の
説明全体に使用される。図面に示された値は本発明の好
適実施例の値である。
第２図においては、酸化物層の孔15を形成するためのレ
ジスト14が示されている。この場合に、レジストは沈着
物13がそのまま残るように孔12を正しく覆って残されて
いる。次に、1cm2当たり6.3×1013原子の線量のほう素
が150KeVで注入されることによって、このほう素はＮチ
ャンネルトランジスタ及びチャンネルストップが形成さ
れるべきウエハの領域内に表面下の沈着物16を形成す
る。図示されていないが、基板接点もこの注入動作の間
に配置される。沈着物16の右側部分は最終的には、基板
10とオーミック接触するＰ形ウエルを形成する。このＰ
形ウエルは上側基板接点を形成するためにも使用でき
る。このような接点に対しては、埋込Ｐ形層が上側沈着
Ｐ形層と一致して配置され、その結果、この２つが拡散
ステップにおいて互いに混合し接触することだけが必要
とされる。このような上側接点はICの要求を満たすこと
が望まれるところはどこにでも配置できる。
ジスト14が示されている。この場合に、レジストは沈着
物13がそのまま残るように孔12を正しく覆って残されて
いる。次に、1cm2当たり6.3×1013原子の線量のほう素
が150KeVで注入されることによって、このほう素はＮチ
ャンネルトランジスタ及びチャンネルストップが形成さ
れるべきウエハの領域内に表面下の沈着物16を形成す
る。図示されていないが、基板接点もこの注入動作の間
に配置される。沈着物16の右側部分は最終的には、基板
10とオーミック接触するＰ形ウエルを形成する。このＰ
形ウエルは上側基板接点を形成するためにも使用でき
る。このような接点に対しては、埋込Ｐ形層が上側沈着
Ｐ形層と一致して配置され、その結果、この２つが拡散
ステップにおいて互いに混合し接触することだけが必要
とされる。このような上側接点はICの要求を満たすこと
が望まれるところはどこにでも配置できる。
レジスト及び酸化物層11は次にウエハ10から完全に除去
され、エピタキシヤル層17が第３図に示されているよう
にウエハ上に成長される。この層は望ましくは約1.5
（±0.2）ミクロンの厚さであり、2.0〜2.7オーム・セ
ンチメートルのＮ形抵抗率を有している。層17の向きは
エピタキシによる基板10の向きに従う。エピタキシの間
は、埋込層は基板10中及びエピタキシヤル層17中に少し
拡散する。
され、エピタキシヤル層17が第３図に示されているよう
にウエハ上に成長される。この層は望ましくは約1.5
（±0.2）ミクロンの厚さであり、2.0〜2.7オーム・セ
ンチメートルのＮ形抵抗率を有している。層17の向きは
エピタキシによる基板10の向きに従う。エピタキシの間
は、埋込層は基板10中及びエピタキシヤル層17中に少し
拡散する。
この時点で、10aとして示されているウエハ10の裏側が1
cm2当たり７×1015原子の線量の120keVのアルゴンイオ
ン衝撃を受ける。これによって、円20によって示される
表面ダメージ層が発生する。この作用が、構造的な転位
を多く有するダメージ結晶材の層を形成する。これらの
転位はシリコンウエハを介して拡散し、製造プロセス中
に反対の面上に生じた転位を補償する。また、層20はウ
エハ10中の移動可能な金属不純物を固定するために、そ
れらをトラップあるいはゲッタリングするように作用す
る。
cm2当たり７×1015原子の線量の120keVのアルゴンイオ
ン衝撃を受ける。これによって、円20によって示される
表面ダメージ層が発生する。この作用が、構造的な転位
を多く有するダメージ結晶材の層を形成する。これらの
転位はシリコンウエハを介して拡散し、製造プロセス中
に反対の面上に生じた転位を補償する。また、層20はウ
エハ10中の移動可能な金属不純物を固定するために、そ
れらをトラップあるいはゲッタリングするように作用す
る。
裏側衝撃の後に、薄い保護酸化物層18が層17上に約500A
の厚さまで成長される。
の厚さまで成長される。
次に、第４図に示されるように、Ｎチャンネルトランジ
スタが製造されるべき第２図の右側の孔15に整合する開
口23を有する、レジスト22が付加される。次に、1cm2当
たり1.3×1012原子の線量で190keVのほう素が表面下の
層24を形成するために沈着される。光の線量は190KeVの
エネルギで使用される。この線量は、全ての製造ステッ
プが完了した後でＮチャンネルトランジスタが所望のス
レシホールド電圧を有するように、選択される。
スタが製造されるべき第２図の右側の孔15に整合する開
口23を有する、レジスト22が付加される。次に、1cm2当
たり1.3×1012原子の線量で190keVのほう素が表面下の
層24を形成するために沈着される。光の線量は190KeVの
エネルギで使用される。この線量は、全ての製造ステッ
プが完了した後でＮチャンネルトランジスタが所望のス
レシホールド電圧を有するように、選択される。
ウエハは次にレジストを除去され、沈着されたシリコン
ニトライド（Si3N4）26の層によって覆われる。この層
は下層のシリコンの酸化を防止するように作用する。第
５図に示されているように、下層の薄い酸化物18に沿っ
たシリコンニトライドが27でホトリソグラフィによって
除去される。実際、図示されていないが、切り込み27
は、最終的に層17の部分を分離するリングの形式である
IC分離を表わしている。この時点で、点線28により示さ
れているように、層17の約半分が（ウエットあるいはド
ライ）エッチングにより除去される。
ニトライド（Si3N4）26の層によって覆われる。この層
は下層のシリコンの酸化を防止するように作用する。第
５図に示されているように、下層の薄い酸化物18に沿っ
たシリコンニトライドが27でホトリソグラフィによって
除去される。実際、図示されていないが、切り込み27
は、最終的に層17の部分を分離するリングの形式である
IC分離を表わしている。この時点で、点線28により示さ
れているように、層17の約半分が（ウエットあるいはド
ライ）エッチングにより除去される。
ウエハは次に、ニトライド26の下を除いてシリコンが酸
化するように酸化雰囲気中に置かれる。層17の半分がエ
ッチングされるので、残りの半分がほとんど完全に酸化
された時には酸化物が実質的にウエハの表面のスタート
レベルまで形成される。所望であれば、以降に説明され
るように、清浄であってそれほどストレスのない成長イ
ンタフェースを形成するために、酸化物成長を最初にHC
lの存在中に行うことができる。次に酸化物成長がスタ
ートした後に、より迅速に作用する蒸気の酸化物成長雰
囲気がスイッチオンされる。
化するように酸化雰囲気中に置かれる。層17の半分がエ
ッチングされるので、残りの半分がほとんど完全に酸化
された時には酸化物が実質的にウエハの表面のスタート
レベルまで形成される。所望であれば、以降に説明され
るように、清浄であってそれほどストレスのない成長イ
ンタフェースを形成するために、酸化物成長を最初にHC
lの存在中に行うことができる。次に酸化物成長がスタ
ートした後に、より迅速に作用する蒸気の酸化物成長雰
囲気がスイッチオンされる。
第２図でおこなわれているように、酸化物がＰ形埋込層
16上に成長されているところでは、Ｐ＋層が上方への拡
散となる。これは酸化が完全にエピタキシヤル層17を貫
通させないことを意味していう。このように、エピタキ
シヤル層が公称厚さよりも大きい場合でも、酸化物分離
は有効である。
16上に成長されているところでは、Ｐ＋層が上方への拡
散となる。これは酸化が完全にエピタキシヤル層17を貫
通させないことを意味していう。このように、エピタキ
シヤル層が公称厚さよりも大きい場合でも、酸化物分離
は有効である。
エピタキシャル層が酸化物によって貫通された後に、シ
リコンニトライド層26が第６図の構造からはがされる。
酸化物プラグ29は層17を複数の分離したタブに分断する
ように作用する。タブ30はもとのＮ形材料のものであ
り、最終的にはＰチャンネルトランジスタを含む。層24
及び16'の位置合わせ部分はＰ形ウエル31を形成するた
めに酸化中に互いに拡散する。Ｐ形ウエル31は基板10中
に伸び、これとオーミック接触を形成する。このよう
に、完成したICにおいては、Ｎチャンネルトランジスタ
は全てバックゲート基板を有する。埋込層13″を含むタ
ブ32は最終的にバイポーラトランジスタを含む。
リコンニトライド層26が第６図の構造からはがされる。
酸化物プラグ29は層17を複数の分離したタブに分断する
ように作用する。タブ30はもとのＮ形材料のものであ
り、最終的にはＰチャンネルトランジスタを含む。層24
及び16'の位置合わせ部分はＰ形ウエル31を形成するた
めに酸化中に互いに拡散する。Ｐ形ウエル31は基板10中
に伸び、これとオーミック接触を形成する。このよう
に、完成したICにおいては、Ｎチャンネルトランジスタ
は全てバックゲート基板を有する。埋込層13″を含むタ
ブ32は最終的にバイポーラトランジスタを含む。
この時点で、第６図に示されているように、結晶構造の
ダメージ層35を形成するために、第２の裏側アルゴンイ
オン衝撃が、第３図について記載したのと同じ線量を用
いて行われる。第３図に示されるように、もとのつまり
第１の処理がダメージ層を形成するが、酸化熱処理は転
移を拡散するように作用する。この第６図の衝撃は酸化
の後に、新しい転位層を形成するために行われる。
ダメージ層35を形成するために、第２の裏側アルゴンイ
オン衝撃が、第３図について記載したのと同じ線量を用
いて行われる。第３図に示されるように、もとのつまり
第１の処理がダメージ層を形成するが、酸化熱処理は転
移を拡散するように作用する。この第６図の衝撃は酸化
の後に、新しい転位層を形成するために行われる。
この時点で、薄い酸化物18が除去され、ゲート酸化物が
第７図の層21により示されているようにウエハ上に成長
される。この酸化物は能動トランジスタ内に最終的にあ
るので、それは少量（約0.2％）のHClを含む酸化雰囲気
中で600Aの厚さまで注意深く成長される。これがかなり
自由なアルカリ金属原子であるストレスのない酸化物を
形成する。実際に、このHClの添加も、先に説明された
酸化物18の形成において及び酸化物11及び29の初期成長
層において使用できる。
第７図の層21により示されているようにウエハ上に成長
される。この酸化物は能動トランジスタ内に最終的にあ
るので、それは少量（約0.2％）のHClを含む酸化雰囲気
中で600Aの厚さまで注意深く成長される。これがかなり
自由なアルカリ金属原子であるストレスのない酸化物を
形成する。実際に、このHClの添加も、先に説明された
酸化物18の形成において及び酸化物11及び29の初期成長
層において使用できる。
次に、1cm2当たり２×1011原子の線量のほう素がシリコ
ン中にゲート酸化物21を介してイオン注入される。かな
り低いエネルギで行われるこのイオン注入は、このICの
処理が完了した後に所望のＰチャンネルトランジスタス
レシホールドを与えるように選択された線量を有してい
る。
ン中にゲート酸化物21を介してイオン注入される。かな
り低いエネルギで行われるこのイオン注入は、このICの
処理が完了した後に所望のＰチャンネルトランジスタス
レシホールドを与えるように選択された線量を有してい
る。
次に、多結晶シリコン（ポリ）の層が約5000Aの厚さま
で、酸化物21の頂部のウエハ上に沈着される。このポリ
は次に通常の処理によって10−15オーム／平方の導電率
までドープされる。このポリは、次に、トランジスタの
ゲートが望まれるところを除いてホトリソグラフ的に除
去される。第８図のゲート38はＰチャンネルトランジス
タが製造されるところに配置されており、ゲート39はＮ
チャンネルトランジスタとして作用する。第８図に示さ
れているように、レジスト40がＮチャンネルデバイスを
除いてウエハを保護するために与えられ、1cm2当たり10
6原子の線量のひ素がソース及びドレインＮ＋沈着物41
を形成するために100keVでイオン注入される。ゲート39
がかなりヘビーにソース及びドレイン沈着物41をセルフ
マスクし、そのためマスク40が重要な精度を必要としな
いことがわかる。
で、酸化物21の頂部のウエハ上に沈着される。このポリ
は次に通常の処理によって10−15オーム／平方の導電率
までドープされる。このポリは、次に、トランジスタの
ゲートが望まれるところを除いてホトリソグラフ的に除
去される。第８図のゲート38はＰチャンネルトランジス
タが製造されるところに配置されており、ゲート39はＮ
チャンネルトランジスタとして作用する。第８図に示さ
れているように、レジスト40がＮチャンネルデバイスを
除いてウエハを保護するために与えられ、1cm2当たり10
6原子の線量のひ素がソース及びドレインＮ＋沈着物41
を形成するために100keVでイオン注入される。ゲート39
がかなりヘビーにソース及びドレイン沈着物41をセルフ
マスクし、そのためマスク40が重要な精度を必要としな
いことがわかる。
次に、第９図に示されているように、新しいマスク42
が、Ｐチャンネルトランジスタを含むタブ30と、バイポ
ーラトランジスタのベースが最終的に存在するタブ32と
を除いて、ウエハを覆うように与えられる。次に、1cm2
当たり2.5×1013原子の線量で40keVのほう素の注入が、
バイポーラトランジスタのベース47及びＰチャンネルト
ランジスタのソース及びドレイン領域43内のウエハに行
われる。この線量はバイポーラトランジスタのベースの
導電率を最適化するように選択されている。図示されて
いないが、同時にマスク42がIC抵抗を形成するために形
状を決定できる。注入エネルギはかなり低い値にある。
次に、第10図に示されているように、第２のマスク46が
マスク42上に付加される。この第２のマスクは、バイポ
ーラトランジスタのベース接点領域49上に、及びＰチャ
ンネルトランジスタ上に開口を有している。高濃度の1c
m2当たり８×1014原子のほう素注入が、ベース接点領域
49に沿ってソース及びドレイン領域43を形成するため
に、40keVのかなり低いエネルギで行われる。再び、図
示されていないがIC抵抗接点が同時に形成できる。
が、Ｐチャンネルトランジスタを含むタブ30と、バイポ
ーラトランジスタのベースが最終的に存在するタブ32と
を除いて、ウエハを覆うように与えられる。次に、1cm2
当たり2.5×1013原子の線量で40keVのほう素の注入が、
バイポーラトランジスタのベース47及びＰチャンネルト
ランジスタのソース及びドレイン領域43内のウエハに行
われる。この線量はバイポーラトランジスタのベースの
導電率を最適化するように選択されている。図示されて
いないが、同時にマスク42がIC抵抗を形成するために形
状を決定できる。注入エネルギはかなり低い値にある。
次に、第10図に示されているように、第２のマスク46が
マスク42上に付加される。この第２のマスクは、バイポ
ーラトランジスタのベース接点領域49上に、及びＰチャ
ンネルトランジスタ上に開口を有している。高濃度の1c
m2当たり８×1014原子のほう素注入が、ベース接点領域
49に沿ってソース及びドレイン領域43を形成するため
に、40keVのかなり低いエネルギで行われる。再び、図
示されていないがIC抵抗接点が同時に形成できる。
この点で、このウエハは注意深く清浄にされ、第11図に
示されるように（ゲート38及び39を含む）ウエハ上に沈
着されているレジストの跡及び不働態にする酸化物45を
除去される。
示されるように（ゲート38及び39を含む）ウエハ上に沈
着されているレジストの跡及び不働態にする酸化物45を
除去される。
第11図に示されているように、次のステップは、タブ30
及び32のエッジ上に配置された開口を有するマスク50を
有している。このマスクは、孔の内側に配置された酸化
物45の部分を除去するために、エッチレジストとして使
用されている。次に、レジスト50が除去され、ウエハは
通常のリンの予備沈着及び拡散を受ける。酸化物45はこ
の拡散を防止しそのためリンの局部的な貫通が行われ
る。これが点線51及び52によって示されるようにタブ30
及び32の各々にＮ＋接点を与える。これらのＮ＋接点は
51でＰチャンネルトランジスタのバックゲートと、52で
バイポーラトランジスタのコレクタとに抵抗性接続を与
える。拡散52が接点埋込層13″に伸びていることがわか
る。この拡散ステップは（第11図に示されていない）露
出シリコン上に酸化物を再成長するように作用する。リ
ン拡散ステップは、やはり先に行われた沈着物41,43,47
及び49を活性化しかつ拡散するように作用する熱処理を
含んでいる。これは第11図の点線の概略の開示に示され
ている。
及び32のエッジ上に配置された開口を有するマスク50を
有している。このマスクは、孔の内側に配置された酸化
物45の部分を除去するために、エッチレジストとして使
用されている。次に、レジスト50が除去され、ウエハは
通常のリンの予備沈着及び拡散を受ける。酸化物45はこ
の拡散を防止しそのためリンの局部的な貫通が行われ
る。これが点線51及び52によって示されるようにタブ30
及び32の各々にＮ＋接点を与える。これらのＮ＋接点は
51でＰチャンネルトランジスタのバックゲートと、52で
バイポーラトランジスタのコレクタとに抵抗性接続を与
える。拡散52が接点埋込層13″に伸びていることがわか
る。この拡散ステップは（第11図に示されていない）露
出シリコン上に酸化物を再成長するように作用する。リ
ン拡散ステップは、やはり先に行われた沈着物41,43,47
及び49を活性化しかつ拡散するように作用する熱処理を
含んでいる。これは第11図の点線の概略の開示に示され
ている。
酸化物45は孔がホトリソグラフ的にエッチングされたと
ころを除いてリンの拡散を防止するが、この表面はリン
酸化物に露出されている。このことがアルカリ金属イオ
ンを取り除く能力を有するリン珪酸塩（phosphosilicat
e）ガラス（PSG）の表面層を形成する。このアルカリ金
属イオンはさもなければICが完成した後トラブルを発生
させる。このPSGはICトランジスタのパラメータについ
て極めて有用な安定化という作用を持つことで良く知ら
れている。
ころを除いてリンの拡散を防止するが、この表面はリン
酸化物に露出されている。このことがアルカリ金属イオ
ンを取り除く能力を有するリン珪酸塩（phosphosilicat
e）ガラス（PSG）の表面層を形成する。このアルカリ金
属イオンはさもなければICが完成した後トラブルを発生
させる。このPSGはICトランジスタのパラメータについ
て極めて有用な安定化という作用を持つことで良く知ら
れている。
次に、第12図に示されているように、接点の孔が酸化物
45中にエッチングされる。これらの孔は60−69として表
示され、最終的にはトランジスタの接点を形成するメタ
ライゼーションを含む。孔60−62はそれぞれバイポーラ
トランジスタのコレクタ、エミッタ及びベースの接点と
なる。孔63−66はそれぞれＰチャンネルトランジスタの
バックゲート、ソース、ゲート及びドレインの接点とな
る。孔67−69はそれぞれＮチャンネルトランジスタのソ
ース、ゲート及びドレインの接点となる。望ましくはこ
れらの孔は、図示のようにテーパー状に酸化物の孔を残
すウエットプロセスを用いて、ホトリソグラフによって
エッチングされる。次に、レジスト70が接点孔61を除い
てウエハを覆うように付加される。この点で、二重のほ
う素とひ素との注入がかなり低いエネルギで行われる。
これらの二重の注入は、それぞれ、1cm2当たり2.5×10
13原子の線量で85keVにおいて、及び1cm2当たり1016原
子の線量で100keVにおいて行われる。第13図は孔61の周
囲のウエハ領域の拡大図である。
45中にエッチングされる。これらの孔は60−69として表
示され、最終的にはトランジスタの接点を形成するメタ
ライゼーションを含む。孔60−62はそれぞれバイポーラ
トランジスタのコレクタ、エミッタ及びベースの接点と
なる。孔63−66はそれぞれＰチャンネルトランジスタの
バックゲート、ソース、ゲート及びドレインの接点とな
る。孔67−69はそれぞれＮチャンネルトランジスタのソ
ース、ゲート及びドレインの接点となる。望ましくはこ
れらの孔は、図示のようにテーパー状に酸化物の孔を残
すウエットプロセスを用いて、ホトリソグラフによって
エッチングされる。次に、レジスト70が接点孔61を除い
てウエハを覆うように付加される。この点で、二重のほ
う素とひ素との注入がかなり低いエネルギで行われる。
これらの二重の注入は、それぞれ、1cm2当たり2.5×10
13原子の線量で85keVにおいて、及び1cm2当たり1016原
子の線量で100keVにおいて行われる。第13図は孔61の周
囲のウエハ領域の拡大図である。
かなり重い種類であるひ素はかなりの程度まで貫通せず
これにより領域80内にＮ＋注入を生じる。しかし、かな
り高いエネルギで注入されるほう素は貫通し、81にベー
ス拡張層を形成する。また、孔61でテーパ状の酸化物の
実質的な貫通があるので、領域81の横方向の範囲が領域
80のそれを越える。このように二重の注入が酸化物45に
よってマスクされるので、80でのエミツタの注入は常に
81でのベース注入により囲まれる。これはバイポーラト
ランジスタのエミッタが自動的にベースに自己整列され
ることを意味している。
これにより領域80内にＮ＋注入を生じる。しかし、かな
り高いエネルギで注入されるほう素は貫通し、81にベー
ス拡張層を形成する。また、孔61でテーパ状の酸化物の
実質的な貫通があるので、領域81の横方向の範囲が領域
80のそれを越える。このように二重の注入が酸化物45に
よってマスクされるので、80でのエミツタの注入は常に
81でのベース注入により囲まれる。これはバイポーラト
ランジスタのエミッタが自動的にベースに自己整列され
ることを意味している。
所望であれば第12図のバイポーラトランジスタのコレク
タ接点52も第13図の注入を受けることができる。これは
コレクタの接触抵抗を低減させる。領域52はリンによっ
てヘビーにドープされているので、ほう素は圧倒される
がしかしひ素はウエハ表面でリンを補足する。次に、レ
ジストが除去され、ウエハが注意深く清浄され、その後
エミッタ及びベースイオン注入80及び81が不活性雰囲気
内でアニーリングされる。これが沈着物を活性化し、そ
れらを多少拡散させるが、しかし開口内に露出されてい
るシリコンを酸化しない。ほう素はひ素よりも速く拡散
するのでほう素は第13図の点線81により示されているよ
うにトランジスタのベースを拡張する。ひ素はトランジ
スタのエミツタを形成するために点線80まで拡散する。
接点領域49内のほう素イオンの注入線量は処理の後約20
0オーム／平方のバイポーラトランジスタのベース接点
領域抵抗値を発生するように選択される。処理後の領域
47におけるベースの抵抗値は約2Kオーム／平方である。
これは高温処理を完了する。次に続くステップ全部がAL
Sの従来技術で周知である。
タ接点52も第13図の注入を受けることができる。これは
コレクタの接触抵抗を低減させる。領域52はリンによっ
てヘビーにドープされているので、ほう素は圧倒される
がしかしひ素はウエハ表面でリンを補足する。次に、レ
ジストが除去され、ウエハが注意深く清浄され、その後
エミッタ及びベースイオン注入80及び81が不活性雰囲気
内でアニーリングされる。これが沈着物を活性化し、そ
れらを多少拡散させるが、しかし開口内に露出されてい
るシリコンを酸化しない。ほう素はひ素よりも速く拡散
するのでほう素は第13図の点線81により示されているよ
うにトランジスタのベースを拡張する。ひ素はトランジ
スタのエミツタを形成するために点線80まで拡散する。
接点領域49内のほう素イオンの注入線量は処理の後約20
0オーム／平方のバイポーラトランジスタのベース接点
領域抵抗値を発生するように選択される。処理後の領域
47におけるベースの抵抗値は約2Kオーム／平方である。
これは高温処理を完了する。次に続くステップ全部がAL
Sの従来技術で周知である。
次に、ウエハはプラチナを用いて被覆される。次に、ウ
エハはシンタリングされ、第14図に示されるように、プ
ラチナが層45内で先にエッチングされている接点孔60−
69内でシリコンに接触するところで、プラチナとシリコ
ンとが反応し、これが接点孔の各々内に薄いプラチナシ
リサイド層を生じさせる。残っている非反応プラチナが
次に王水エッチングによって除去される。孔62の内側の
プラチナシリサイドがベース接点とエピタキシヤルＮ形
材料のコレクタとの両方と重なることがわかる。ベース
接点がかなりヘビーにドーピングされているので、シリ
サイド接点はオーミックである。シリサイドがタブ32内
のかなり軽くドーピングされたコレクタ上に伸びている
ところには、ショットキーダイオードが形成される。こ
のように、バイポーラトランジスタのコレクターベース
接合は並列接続されたショットキーダイオードを有して
いる。通常のトランジスタ（あるいは非ショットキーデ
バイス）が望まれる場合には、孔62はベース接点領域を
決定する。
エハはシンタリングされ、第14図に示されるように、プ
ラチナが層45内で先にエッチングされている接点孔60−
69内でシリコンに接触するところで、プラチナとシリコ
ンとが反応し、これが接点孔の各々内に薄いプラチナシ
リサイド層を生じさせる。残っている非反応プラチナが
次に王水エッチングによって除去される。孔62の内側の
プラチナシリサイドがベース接点とエピタキシヤルＮ形
材料のコレクタとの両方と重なることがわかる。ベース
接点がかなりヘビーにドーピングされているので、シリ
サイド接点はオーミックである。シリサイドがタブ32内
のかなり軽くドーピングされたコレクタ上に伸びている
ところには、ショットキーダイオードが形成される。こ
のように、バイポーラトランジスタのコレクターベース
接合は並列接続されたショットキーダイオードを有して
いる。通常のトランジスタ（あるいは非ショットキーデ
バイス）が望まれる場合には、孔62はベース接点領域を
決定する。
孔60,61及び63−69における場合のように、プラチナシ
リサイドがヘビードーピングされたシリコン表面に接触
しているところでは、高導電性オーミック接触が得られ
る。次に、チタニウムータングステン合金の層がウエハ
上に沈着され、続いてアルミニウムの厚い層が沈着され
る。
リサイドがヘビードーピングされたシリコン表面に接触
しているところでは、高導電性オーミック接触が得られ
る。次に、チタニウムータングステン合金の層がウエハ
上に沈着され、続いてアルミニウムの厚い層が沈着され
る。
これらの金属層は接点70−79を形成するためにホトリソ
グラフ的に形状が決められる。接点70−72はそれぞれシ
ョットキークランプバイポーラトランジスタのコレク
タ、エミツタ及びベースを表わす。接点73−76はそれぞ
れＰチャンネルトランジスタのバックゲート、ソース、
ゲート及びドレインを表わしている。接点77−79はそれ
ぞれＮチャンネルトランジスタのソース、ゲート及びド
レインを表わしている。
グラフ的に形状が決められる。接点70−72はそれぞれシ
ョットキークランプバイポーラトランジスタのコレク
タ、エミツタ及びベースを表わす。接点73−76はそれぞ
れＰチャンネルトランジスタのバックゲート、ソース、
ゲート及びドレインを表わしている。接点77−79はそれ
ぞれＮチャンネルトランジスタのソース、ゲート及びド
レインを表わしている。
所望である場合には、別に、アルミニウム層がかなり薄
いアルミニウム−銅合金によって置き変えることがで
き、次にエッチングされた金属が絶縁層によって覆わ
れ、そして相互接続金属の第２の層が付加される。かな
り複雑な相互接続が要求されているところでは、この２
つの金属層の接近が望ましい。
いアルミニウム−銅合金によって置き変えることがで
き、次にエッチングされた金属が絶縁層によって覆わ
れ、そして相互接続金属の第２の層が付加される。かな
り複雑な相互接続が要求されているところでは、この２
つの金属層の接近が望ましい。
メタライゼーションの後、ウエハが気相成長酸化物及び
気相成長ニトライドの層（図示せず）により通常のよう
に被覆される。不働態にしかつ保護するためである。
気相成長ニトライドの層（図示せず）により通常のよう
に被覆される。不働態にしかつ保護するためである。
第１図ないし第14図は、本発明の逐次の製造ステップに
おけるICウエハの部分を示す図である。
おけるICウエハの部分を示す図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/06 27/082 29/73 29/872 Ｈ０１Ｌ 27/08 １０１ Ｂ 29/48 Ｍ (72)発明者 カシヴイスヴアナタ・サウンダーアナサン アメリカ合衆国カリフオルニヤ州95120, サン・ホセ，デイルウツド・コート 717 (72)発明者 フランクリン・デイー・ヴアンジーソン アメリカ合衆国カリフオルニヤ州94086, サニーベイル，サウス・フエア・オーク ス・アベニユー 655 (56)参考文献 特開 昭57−188862（ＪＰ，Ａ) 特開 昭58−137227（ＪＰ，Ａ) 特開 昭58−197877（ＪＰ，Ａ) 特開 昭58−170063（ＪＰ，Ａ)
Claims (6)
- 【請求項１】COMSトランジスタと共に、分離されたバイ
ポーラトランジスタを形成する方法において、 ａ）第１の導電形式の半導体ウエハを用意するステップ
と、 ｂ）バイポーラトランジスタが製造されるべき領域に、
反対の導電形式の第１の不純物を導入するステップと、 ｃ）前記反対の導電形式のチャンネル導電率を有するCM
OSトランジスタが製造されるべき領域の内の一方の領域
に前記第１の導電形式の第２の不純物を注入するステッ
プと、 ｄ）前記ウエハ及び前記第１及び第２の不純物領域上に
前記反対の導電形式のエピタキシャル半導体材料の層を
堆積するステップと、 ｅ）前記反対の導電形式のチャンネル導電率を有する前
記CMOSトランジスタが製造されるべき前記一方の領域内
の前記エピタキシャル層の表面上に前記第１の導電形式
の第３の不純物を注入するステップと、 ｆ）前記エピタキシャル層上に酸化防止コーティングを
形成するステップと、 ｇ）分離が必要な前記トランジスタ間の領域内の前記酸
化防止コーティングを除去するステップと、 ｈ）前記半導体が酸化される酸化雰囲気中で前記ウエハ
を加熱し、前記エピタシヤキル層が、生じた酸化物でほ
ぼ貫通されるまで前記加熱を継続するステップと、 ｉ）前記加熱により、前記第２及び第３の不純物を混合
するために互いの方向に向けて拡散させ、これにより前
記エピタシヤキル層中に前記第１の導電形式のウェルを
形成するステップと、 ｊ）ゲート酸化物を形成するステップと、 ｋ）前記ゲート酸化物上に多結晶半導体層を堆積し、該
層をドーピングして導電性にさせるステップと、 １）CMOSトランジスタゲートが形成されるべき両方の領
域を除いて前記多結晶半導体層を除去するステップと、 ｍ）前記反対の導電形式のチャンネル導電率を有するCM
OSトランジスタが形成されるべき前方一方の領域内に配
置された開口を有するレジストによって前記ウエハをマ
スクし、前記反対の導電形式の第４の不純物を注入し、
これにより前記開口内で露出された多結晶ゲートがトラ
ンジスタのソース及びドレイン領域を形成するステップ
と、 ｎ）バイポーラトランジスタのベースが形成されるべき
領域内と前記第１の導電形式のチャンネル導電率を有す
るCMOSトランジスタが形成されるべき他方の領域内とに
配置された開口を有するレジストによって前記ウエハを
マスクし、前記第１の導電形式の第５の不純物をイオン
注入するステップと、 ｏ）バイポーラトランジスタのベース接点が形成される
べき領域内と前記第１の導電形式のチャンネル導電率を
有するCMOSトランジスタが形成されるべき前記他方の領
域内とに配置された開口を有するレジストによって前記
ウエハをマスクし、前記第５の不純物のレベルよりも実
質的に高いドーピングレベルまで前記第１の導電形式の
第６の不純物をイオン注入するステップと、 ｐ）前記ウエハ上にパッシベーション酸化物を堆積し、
これによって前記CMOSトランジスタと前記バイポーラト
ランジスタとのすべての領域を覆うステップと、 ｑ）バイポーラトランジスタのコレクタ接点が形成され
るべき領域内とCMOSトランジスタのバックゲート接点が
形成されるべき領域内とに開口を有するレジストによっ
て前記ウエハをマスクし、前記マスクの開口内に露出さ
れた前記パッシベーション酸化物を除去し、このように
前記パッシベーション酸化物内に形成された開口を介し
て、前記反対の導電形式の第７の不純物を拡散させ、前
記コレクタ接点が形成されるべき領域内では前記第１の
不純物と混合する過程まで拡散させるステップと、 ｒ）前記CMOS及び前記バイポーラトランジスタに対して
能動デバイス接点が形成されるべきところに配置された
開口を有するレジストによって前記ウエハをマスクし、
前記パッシベーション酸化物内に孔をエッチングするス
テップと、 ｓ）バイポーラトランジスタのエミッタが形成されるべ
き領域内に配置された開口を有するレジストによって前
記ウエハをマスクし、このように露出されている半導体
中に前記第１の導電形式の第８の不純物と前記反対の導
電形式の第９の不純物とを注入し、前記第８の不純物を
所望のバイポーラトランジスタのベース領域を形成する
ように選択されたレベルまで注入させ、前記第９の不純
物を所望のバイポーラトランジスタのエミッタを形成す
るレベルまで前記半導体内に注入させるステップと、 ｔ）前記第８及び第９の不純物を活性化しかつ拡散させ
るために前記ウエハを加熱するステップと、 ｕ）前記エミッタ、コレクタ及びベースの電極にメタラ
イゼーションを施し、前記コレクタとショットキ接合を
形成するステップと、 を含むことを特徴とする製造方法。 - 【請求項２】請求項１記載の方法において、前記用意さ
れた半導体ウエハはＰ形シリコンであり、前記エピタキ
シャル層はＮ形であり、前記第１の不純物はアンチモン
であり、前記第２、第３、第５、第６及び第８の不純物
はホウ素であり、前記第７の不純物はリンであり、前記
第４及び第９の不純物はヒ素であることを特徴とする方
法。 - 【請求項３】請求項２記載の方法において、前記第７の
不純物を除いたすべての不純物はイオン注入されること
を特徴とする方法。 - 【請求項４】請求項３記載の方法において、前記ウエハ
の裏側は、その内部に転位を与えるために前記酸化のス
テップの後にアルゴンのイオン注入を受けることを特徴
とする方法。 - 【請求項５】請求項４記載の方法において、更に、前記
酸化のステップに先行して裏側のアルゴンのイオン注入
を有することを特徴とする方法。 - 【請求項６】請求項４記載の方法において、更に、処理
が完了した後で測定される前記トランジスタのスレショ
ルドを調整するために、前記多結晶半導体層の前記堆積
に先行して、前記第１の導電形式の不純物をイオン注入
するステップを含み、この付加的なイオン注入のステッ
プは、前記裏側イオン衝撃ステップの後に行なわれるこ
とを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/601,195 US4536945A (en) | 1983-11-02 | 1984-04-17 | Process for producing CMOS structures with Schottky bipolar transistors |
| US601195 | 1984-04-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60226163A JPS60226163A (ja) | 1985-11-11 |
| JPH07105454B2 true JPH07105454B2 (ja) | 1995-11-13 |
Family
ID=24406575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59281956A Expired - Fee Related JPH07105454B2 (ja) | 1984-04-17 | 1984-12-28 | ショットキーバイポーラトランジスタを有するｃｍｏｓ構造を製造する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4536945A (ja) |
| JP (1) | JPH07105454B2 (ja) |
| DE (1) | DE3511229A1 (ja) |
| GB (1) | GB2157885B (ja) |
Families Citing this family (70)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5931052A (ja) * | 1982-08-13 | 1984-02-18 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| DE3478170D1 (en) * | 1983-07-15 | 1989-06-15 | Toshiba Kk | A c-mos device and process for manufacturing the same |
| USRE34158E (en) * | 1984-10-17 | 1993-01-12 | Hitachi, Ltd. | Complementary semiconductor device |
| EP0178649B1 (en) * | 1984-10-17 | 1991-07-24 | Hitachi, Ltd. | Complementary semiconductor device |
| US4656730A (en) * | 1984-11-23 | 1987-04-14 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method for fabricating CMOS devices |
| US5072275A (en) * | 1986-02-28 | 1991-12-10 | Fairchild Semiconductor Corporation | Small contactless RAM cell |
| US5100824A (en) * | 1985-04-01 | 1992-03-31 | National Semiconductor Corporation | Method of making small contactless RAM cell |
| US4764480A (en) * | 1985-04-01 | 1988-08-16 | National Semiconductor Corporation | Process for making high performance CMOS and bipolar integrated devices on one substrate with reduced cell size |
| US5340762A (en) * | 1985-04-01 | 1994-08-23 | Fairchild Semiconductor Corporation | Method of making small contactless RAM cell |
| EP0204979B1 (de) * | 1985-06-03 | 1989-03-29 | Siemens Aktiengesellschaft | Verfahren zum gleichzeitigen Herstellen von bipolaren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat |
| DE3676781D1 (de) * | 1985-09-13 | 1991-02-14 | Siemens Ag | Integrierte bipolar- und komplementaere mos-transistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung. |
| US4721682A (en) * | 1985-09-25 | 1988-01-26 | Monolithic Memories, Inc. | Isolation and substrate connection for a bipolar integrated circuit |
| JPH0628296B2 (ja) * | 1985-10-17 | 1994-04-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| US4797372A (en) * | 1985-11-01 | 1989-01-10 | Texas Instruments Incorporated | Method of making a merge bipolar and complementary metal oxide semiconductor transistor device |
| EP0224712A3 (en) * | 1985-11-01 | 1988-02-10 | Texas Instruments Incorporated | Integrated device comprising bipolar and complementary metal oxide semiconductor transistors |
| US4735911A (en) * | 1985-12-17 | 1988-04-05 | Siemens Aktiengesellschaft | Process for the simultaneous production of bipolar and complementary MOS transistors on a common silicon substrate |
| DE3706278A1 (de) * | 1986-02-28 | 1987-09-03 | Canon Kk | Halbleitervorrichtung und herstellungsverfahren hierfuer |
| KR910002831B1 (ko) * | 1986-04-23 | 1991-05-06 | 아메리칸 텔리폰 앤드 텔레그라프 캄파니 | 반도체 소자 제조공정 |
| JPS62277745A (ja) * | 1986-05-27 | 1987-12-02 | Toshiba Corp | 半導体集積回路 |
| DE3765844D1 (de) * | 1986-06-10 | 1990-12-06 | Siemens Ag | Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen. |
| US5063168A (en) * | 1986-07-02 | 1991-11-05 | National Semiconductor Corporation | Process for making bipolar transistor with polysilicon stringer base contact |
| US4974046A (en) * | 1986-07-02 | 1990-11-27 | National Seimconductor Corporation | Bipolar transistor with polysilicon stringer base contact |
| US4727046A (en) * | 1986-07-16 | 1988-02-23 | Fairchild Semiconductor Corporation | Method of fabricating high performance BiCMOS structures having poly emitters and silicided bases |
| DE3776454D1 (de) * | 1986-08-13 | 1992-03-12 | Siemens Ag | Integrierte bipolar- und komplementaere mos-transistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung. |
| KR880005690A (ko) * | 1986-10-06 | 1988-06-30 | 넬손 스톤 | 선택적인 에피켁샬층을 사용한 BiCMOS 제조방법 |
| US4929570A (en) * | 1986-10-06 | 1990-05-29 | National Semiconductor Corporation | Selective epitaxy BiCMOS process |
| US5023690A (en) * | 1986-10-24 | 1991-06-11 | Texas Instruments Incorporated | Merged bipolar and complementary metal oxide semiconductor transistor device |
| EP0281235B1 (en) * | 1987-01-30 | 1993-07-14 | Texas Instruments Incorporated | Bipolar transistor fabrication utilizing cmos techniques |
| US4962053A (en) * | 1987-01-30 | 1990-10-09 | Texas Instruments Incorporated | Bipolar transistor fabrication utilizing CMOS techniques |
| US4734382A (en) * | 1987-02-20 | 1988-03-29 | Fairchild Semiconductor Corporation | BiCMOS process having narrow bipolar emitter and implanted aluminum isolation |
| US5166770A (en) * | 1987-04-15 | 1992-11-24 | Texas Instruments Incorporated | Silicided structures having openings therein |
| US5087579A (en) * | 1987-05-28 | 1992-02-11 | Texas Instruments Incorporated | Method for fabricating an integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias |
| US4901120A (en) * | 1987-06-10 | 1990-02-13 | Unitrode Corporation | Structure for fast-recovery bipolar devices |
| DE3877121D1 (de) * | 1987-10-23 | 1993-02-11 | Siemens Ag | Verfahren zur herstellung eines planaren selbstjustierten heterobipolartransistors. |
| US4925806A (en) * | 1988-03-17 | 1990-05-15 | Northern Telecom Limited | Method for making a doped well in a semiconductor substrate |
| US4943536A (en) * | 1988-05-31 | 1990-07-24 | Texas Instruments, Incorporated | Transistor isolation |
| KR910009739B1 (ko) * | 1988-07-13 | 1991-11-29 | 삼성전자 주식회사 | 반도체장치의 제조방법 |
| JPH02268463A (ja) * | 1989-04-10 | 1990-11-02 | Toshiba Corp | 複合型半導体素子 |
| US5045483A (en) * | 1990-04-02 | 1991-09-03 | National Semiconductor Corporation | Self-aligned silicided base bipolar transistor and resistor and method of fabrication |
| EP0450503A3 (en) * | 1990-04-02 | 1992-05-20 | National Semiconductor Corporation | Semiconductor devices with borosilicate glass sidewall spacers and method of fabrication |
| US5219784A (en) * | 1990-04-02 | 1993-06-15 | National Semiconductor Corporation | Spacer formation in a bicmos device |
| US5107321A (en) * | 1990-04-02 | 1992-04-21 | National Semiconductor Corporation | Interconnect method for semiconductor devices |
| US5139966A (en) * | 1990-04-02 | 1992-08-18 | National Semiconductor Corporation | Low resistance silicided substrate contact |
| US5231042A (en) * | 1990-04-02 | 1993-07-27 | National Semiconductor Corporation | Formation of silicide contacts using a sidewall oxide process |
| EP0452720A3 (en) * | 1990-04-02 | 1994-10-26 | Nat Semiconductor Corp | A semiconductor structure and method of its manufacture |
| US5234847A (en) * | 1990-04-02 | 1993-08-10 | National Semiconductor Corporation | Method of fabricating a BiCMOS device having closely spaced contacts |
| US5079182A (en) * | 1990-04-02 | 1992-01-07 | National Semiconductor Corporation | Bicmos device having self-aligned well tap and method of fabrication |
| KR100234550B1 (ko) * | 1990-04-02 | 1999-12-15 | 클라크 3세 존 엠 | 증가된 항복 전압을 지닌 트랜지스터 디바이스 및 제조방법 |
| US5139961A (en) * | 1990-04-02 | 1992-08-18 | National Semiconductor Corporation | Reducing base resistance of a bjt by forming a self aligned silicide in the single crystal region of the extrinsic base |
| US5071778A (en) * | 1990-06-26 | 1991-12-10 | National Semiconductor Corporation | Self-aligned collector implant for bipolar transistors |
| US5109256A (en) * | 1990-08-17 | 1992-04-28 | National Semiconductor Corporation | Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication |
| US5225359A (en) * | 1990-08-17 | 1993-07-06 | National Semiconductor Corporation | Method of fabricating Schottky barrier diodes and Schottky barrier diode-clamped transistors |
| US5364801A (en) * | 1990-12-17 | 1994-11-15 | Texas Instruments Incorporated | Method of forming a charge pump circuit |
| US5169794A (en) * | 1991-03-22 | 1992-12-08 | National Semiconductor Corporation | Method of fabrication of pnp structure in a common substrate containing npn or MOS structures |
| US5150177A (en) * | 1991-12-06 | 1992-09-22 | National Semiconductor Corporation | Schottky diode structure with localized diode well |
| US5286991A (en) * | 1992-08-26 | 1994-02-15 | Pioneer Semiconductor Corporation | Capacitor for a BiCMOS device |
| US5325268A (en) * | 1993-01-28 | 1994-06-28 | National Semiconductor Corporation | Interconnector for a multi-chip module or package |
| EP0676802B1 (en) * | 1994-03-31 | 1998-12-23 | STMicroelectronics S.r.l. | a method of manufacturing a semiconductor device with a buried junction |
| US5554562A (en) * | 1995-04-06 | 1996-09-10 | Advanced Micro Devices, Inc. | Advanced isolation scheme for deep submicron technology |
| JP2776350B2 (ja) * | 1995-12-18 | 1998-07-16 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
| JPH09199513A (ja) * | 1996-01-19 | 1997-07-31 | Mitsubishi Electric Corp | バイポーラトランジスタおよび該バイポーラトランジスタを有する半導体装置 |
| GB2316224B (en) | 1996-06-14 | 2000-10-04 | Applied Materials Inc | Ion implantation method |
| US5859465A (en) * | 1996-10-15 | 1999-01-12 | International Rectifier Corporation | High voltage power schottky with aluminum barrier metal spaced from first diffused ring |
| EP0871215A1 (en) * | 1997-04-08 | 1998-10-14 | Matsushita Electronics Corporation | Method of fabricating a semiconductor integrated circuit device |
| US6352887B1 (en) * | 1998-03-26 | 2002-03-05 | Texas Instruments Incorporated | Merged bipolar and CMOS circuit and method |
| KR100377130B1 (ko) * | 2000-11-22 | 2003-03-19 | 페어차일드코리아반도체 주식회사 | 반도체 소자 및 그 제조 방법 |
| CN101599463B (zh) * | 2009-07-24 | 2013-02-27 | 上海宏力半导体制造有限公司 | 一种cmos嵌入式肖特基二极管制造方法 |
| US8791546B2 (en) * | 2010-10-21 | 2014-07-29 | Freescale Semiconductor, Inc. | Bipolar transistors having emitter-base junctions of varying depths and/or doping concentrations |
| US9099489B2 (en) | 2012-07-10 | 2015-08-04 | Freescale Semiconductor Inc. | Bipolar transistor with high breakdown voltage |
| EP3138028A4 (en) * | 2014-05-02 | 2018-01-24 | Synopsys, Inc. | 3d tcad simulation |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3556879A (en) * | 1968-03-20 | 1971-01-19 | Rca Corp | Method of treating semiconductor devices |
| US3655457A (en) * | 1968-08-06 | 1972-04-11 | Ibm | Method of making or modifying a pn-junction by ion implantation |
| NL7007993A (ja) * | 1969-09-18 | 1971-03-22 | ||
| US3886569A (en) * | 1970-01-22 | 1975-05-27 | Ibm | Simultaneous double diffusion into a semiconductor substrate |
| US3748198A (en) * | 1970-01-22 | 1973-07-24 | Ibm | Simultaneous double diffusion into a semiconductor substrate |
| US4032372A (en) * | 1971-04-28 | 1977-06-28 | International Business Machines Corporation | Epitaxial outdiffusion technique for integrated bipolar and field effect transistors |
| US4203126A (en) * | 1975-11-13 | 1980-05-13 | Siliconix, Inc. | CMOS structure and method utilizing retarded electric field for minimum latch-up |
| US4029522A (en) * | 1976-06-30 | 1977-06-14 | International Business Machines Corporation | Method to fabricate ion-implanted layers with abrupt edges to reduce the parasitic resistance of Schottky barrier fets and bipolar transistors |
| JPS5413779A (en) * | 1977-07-04 | 1979-02-01 | Toshiba Corp | Semiconductor integrated circuit device |
| US4354307A (en) * | 1979-12-03 | 1982-10-19 | Burroughs Corporation | Method for mass producing miniature field effect transistors in high density LSI/VLSI chips |
| US4346512A (en) * | 1980-05-05 | 1982-08-31 | Raytheon Company | Integrated circuit manufacturing method |
| JPS57149770A (en) * | 1981-03-11 | 1982-09-16 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS57188862A (en) * | 1981-05-18 | 1982-11-19 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPS58137227A (ja) * | 1982-02-10 | 1983-08-15 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS58170063A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | 半導体装置 |
| JPS58197877A (ja) * | 1982-05-14 | 1983-11-17 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPS5955052A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US4471523A (en) * | 1983-05-02 | 1984-09-18 | International Business Machines Corporation | Self-aligned field implant for oxide-isolated CMOS FET |
-
1984
- 1984-04-17 US US06/601,195 patent/US4536945A/en not_active Expired - Lifetime
- 1984-12-28 JP JP59281956A patent/JPH07105454B2/ja not_active Expired - Fee Related
-
1985
- 1985-03-28 DE DE19853511229 patent/DE3511229A1/de not_active Ceased
- 1985-04-03 GB GB08508703A patent/GB2157885B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB2157885B (en) | 1987-09-30 |
| GB2157885A (en) | 1985-10-30 |
| GB8508703D0 (en) | 1985-05-09 |
| JPS60226163A (ja) | 1985-11-11 |
| US4536945A (en) | 1985-08-27 |
| DE3511229A1 (de) | 1985-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07105454B2 (ja) | ショットキーバイポーラトランジスタを有するｃｍｏｓ構造を製造する方法 | |
| US5169794A (en) | Method of fabrication of pnp structure in a common substrate containing npn or MOS structures | |
| EP0401716B1 (en) | High voltage complementary NPN/PNP process | |
| US5424572A (en) | Spacer formation in a semiconductor structure | |
| EP0256904B1 (en) | A method of fabricating high performance bicmos structures having poly emitters and silicided bases | |
| US4373253A (en) | Integrated CMOS process with JFET | |
| JPH05347383A (ja) | 集積回路の製法 | |
| JPH088224B2 (ja) | 集積回路のコンタクト及び内部接続線の形成方法 | |
| US4797372A (en) | Method of making a merge bipolar and complementary metal oxide semiconductor transistor device | |
| US4871684A (en) | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors | |
| US5128272A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| US5023193A (en) | Method for simultaneously fabricating bipolar and complementary field effect transistors using a minimal number of masks | |
| JPH0630359B2 (ja) | バイポーラトランジスタの製造方法 | |
| US5374566A (en) | Method of fabricating a BiCMOS structure | |
| JPH03270068A (ja) | 集積回路の製造方法 | |
| US5151378A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| JPH0673370B2 (ja) | 集積回路のコンタクト製造方法 | |
| EP0545521A2 (en) | Schottky diode structure and fabrication process | |
| JP3167362B2 (ja) | バイポーラ型ｍｏｓ半導体装置の製造方法 | |
| US3925105A (en) | Process for fabricating integrated circuits utilizing ion implantation | |
| JP2855684B2 (ja) | 半導体装置の製造方法 | |
| JPH08172164A (ja) | 半導体装置の製造方法 | |
| JP3182887B2 (ja) | 半導体装置の製造方法 | |
| JPS60207375A (ja) | 半導体装置の製造方法 | |
| JPS6145392B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |