JPS60226163A - シヨツトキ−バイポ−ラトランジスタを有するｃｍｏｓ構造を製造する方法 - Google Patents
シヨツトキ−バイポ−ラトランジスタを有するｃｍｏｓ構造を製造する方法Info
- Publication number
- JPS60226163A JPS60226163A JP59281956A JP28195684A JPS60226163A JP S60226163 A JPS60226163 A JP S60226163A JP 59281956 A JP59281956 A JP 59281956A JP 28195684 A JP28195684 A JP 28195684A JP S60226163 A JPS60226163 A JP S60226163A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- wafer
- transistor
- oxide
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 7
- 239000012535 impurity Substances 0.000 claims description 34
- 239000007943 implant Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 14
- 229910052796 boron Inorganic materials 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical group [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000010849 ion bombardment Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000007127 saponification reaction Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 239000003963 antioxidant agent Substances 0.000 claims 2
- 230000003078 antioxidant effect Effects 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 230000000873 masking effect Effects 0.000 claims 2
- 238000000137 annealing Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 230000002950 deficient Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 57
- 239000002585 base Substances 0.000 description 26
- 239000000758 substrate Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 150000002500 ions Chemical group 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- -1 argon ion Chemical class 0.000 description 4
- 230000012010 growth Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021339 platinum silicide Inorganic materials 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 229910001413 alkali metal ion Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical class [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- QFLWZFQWSBQYPS-AWRAUJHKSA-N (3S)-3-[[(2S)-2-[[(2S)-2-[5-[(3aS,6aR)-2-oxo-1,3,3a,4,6,6a-hexahydrothieno[3,4-d]imidazol-4-yl]pentanoylamino]-3-methylbutanoyl]amino]-3-(4-hydroxyphenyl)propanoyl]amino]-4-[1-bis(4-chlorophenoxy)phosphorylbutylamino]-4-oxobutanoic acid Chemical compound CCCC(NC(=O)[C@H](CC(O)=O)NC(=O)[C@H](Cc1ccc(O)cc1)NC(=O)[C@@H](NC(=O)CCCCC1SC[C@@H]2NC(=O)N[C@H]12)C(C)C)P(=O)(Oc1ccc(Cl)cc1)Oc1ccc(Cl)cc1 QFLWZFQWSBQYPS-AWRAUJHKSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 241001425930 Latina Species 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 230000003698 anagen phase Effects 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- ZADPBFCGQRWHPN-UHFFFAOYSA-N boronic acid Chemical compound OBO ZADPBFCGQRWHPN-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910001922 gold oxide Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910001392 phosphorus oxide Inorganic materials 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- VSAISIQCTGDGPU-UHFFFAOYSA-N tetraphosphorus hexaoxide Chemical compound O1P(O2)OP3OP1OP2O3 VSAISIQCTGDGPU-UHFFFAOYSA-N 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28537—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はショットキーバイポーラトランジスタと有′ｆ
ろＣＭＯ８構造の製造方法に関′ｆ句、相補形金属酸化
物半導体（ＣＭＯ８）構造は通常は、各棟の要素が他の
機能に回けてられているので一般には寄生的であるとみ
なされている要素から成るバイポーラトランジスタを用
いている。
ろＣＭＯ８構造の製造方法に関′ｆ句、相補形金属酸化
物半導体（ＣＭＯ８）構造は通常は、各棟の要素が他の
機能に回けてられているので一般には寄生的であるとみ
なされている要素から成るバイポーラトランジスタを用
いている。
典型的には１つのこのような要素はこの構造の基板部分
にあてられていり。例えば、いわゆるＰ形つェルＣＭＯ
８において、Ｐ形つェルはトランク／ スタのベースとして作用し、ＮチャンネルＭＯＳトラン
ジスタソースがエミッタとして作用てΦ。
にあてられていり。例えば、いわゆるＰ形つェルＣＭＯ
８において、Ｐ形つェルはトランク／ スタのベースとして作用し、ＮチャンネルＭＯＳトラン
ジスタソースがエミッタとして作用てΦ。
コレクタｃ；ＣＭＯ８Ｎ形ウェハ基板である。これは縦
型ＮＰＮバイポーラトランジスタを発生する。
型ＮＰＮバイポーラトランジスタを発生する。
このトランジスタの特性は有用であΦが、それらは寄生
的であり王女なグロセス制御の下にはない。
的であり王女なグロセス制御の下にはない。
コレクタ端子は回路の構造を非常に制限子〇。十分に分
離された６つの端子のトランジスタを有することか極め
て望ましい。更に、周知の進んだ低電カシヨツトキー（
ＡＬＳ）デバイスに見られるように、論理回路において
は酸化物分離を用いることができること、及び冒速スイ
ッチング用ショットキークランプトランジスタを製造で
きることノか望ましい。
離された６つの端子のトランジスタを有することか極め
て望ましい。更に、周知の進んだ低電カシヨツトキー（
ＡＬＳ）デバイスに見られるように、論理回路において
は酸化物分離を用いることができること、及び冒速スイ
ッチング用ショットキークランプトランジスタを製造で
きることノか望ましい。
本発明の目的は、基板から完全に分離されていΦショッ
トキ縦型バイポーラトランジスタ乞も同時に形成できる
０ＭＯ８製造方法を提供てることである。
トキ縦型バイポーラトランジスタ乞も同時に形成できる
０ＭＯ８製造方法を提供てることである。
本発明の別の目的は、Ｐ形基板ウェハによって０ＭＯ８
製造方法をスタートし、この基板に使用されたＰ形つェ
ル内にＮチャンネルトランジスタケ形成し、完全に分離
されてい−）ＮＰＮショットキートランジスタに沼って
分離し几Ｐチャンネルトランジスタを形成ｆることであ
る。
製造方法をスタートし、この基板に使用されたＰ形つェ
ル内にＮチャンネルトランジスタケ形成し、完全に分離
されてい−）ＮＰＮショットキートランジスタに沼って
分離し几Ｐチャンネルトランジスタを形成ｆることであ
る。
これらの及び他の目的は次のようにして実現される。ま
ず、Ｐ形つェハ酸化物でマスクされ、ＮＰＮトランジス
タが形成されるべき領域内に埋込コレクタ領域を形成丁
Φためにアンチモニイかこのウェハにイオン圧入される
。次に、Ｐ形埋込層は酸化物マスクと共にレジストマス
ク及びほう素のイオン注入によって、Ｎチャンネルトラ
ンジスタが形成されるべきところであってかつ酸化物分
離が実付されるところである領域内に配置される。次に
、これらのマスクが除去され、エピタキシャル層形層の
半導体がとのウェハ上に沈着される。この時点で、アル
ゴンイオン注入が結晶の欠陥の制御及びゲッタ１ノング
を行なうためにウェハの裏１１ｔｌｌに竹なわれる。次
に酸化物の薄い層がＥＰＩの表面に成長される。この時
点で先に形成されたＰ形埋込層に一致して、第２のほう
素注入が行なわれな。シリコンニトライド酸化マスクが
ウェハ上に行なわれ、酸化が望まれるニトライド中に孔
がホトリソグラフによってエツチングされる。次に、エ
ピタキシャル層かもとの厚さの約手かまでこのニトライ
ドマスク孔領域内からエツチングにより除去されり。次
に続く酸化ステップにお（１て、得られた酸化物が半導
体表面のほぼもとのレベルまで成長てな。このウニ／％
は次に酸化雰囲気中に貢かれ、ば化′吻が実質的にエピ
タキシャル層を貫通てるまで過熱され、これにより酸化
物分離したエピタキシャル材料のアイランドつまりタブ
Ｆ＋１放てろ。酸化物か完全にエピタキシャル層を貫通
しないところでは、それは上方に拡散して（１６Ｐ＋埋
込増に接触′ｆる。基板に対てる分離はＰＮ接合動作に
よって実現される。酸化動作の後で、２つの整合したは
う素沈着が、Ｎチャンイ・ルートランジスタが製造され
ΦべきＰ形つェルに接続された基板ケ形成ｆるように互
いにオーツ（−ラップして拡散−ｒな。
ず、Ｐ形つェハ酸化物でマスクされ、ＮＰＮトランジス
タが形成されるべき領域内に埋込コレクタ領域を形成丁
Φためにアンチモニイかこのウェハにイオン圧入される
。次に、Ｐ形埋込層は酸化物マスクと共にレジストマス
ク及びほう素のイオン注入によって、Ｎチャンネルトラ
ンジスタが形成されるべきところであってかつ酸化物分
離が実付されるところである領域内に配置される。次に
、これらのマスクが除去され、エピタキシャル層形層の
半導体がとのウェハ上に沈着される。この時点で、アル
ゴンイオン注入が結晶の欠陥の制御及びゲッタ１ノング
を行なうためにウェハの裏１１ｔｌｌに竹なわれる。次
に酸化物の薄い層がＥＰＩの表面に成長される。この時
点で先に形成されたＰ形埋込層に一致して、第２のほう
素注入が行なわれな。シリコンニトライド酸化マスクが
ウェハ上に行なわれ、酸化が望まれるニトライド中に孔
がホトリソグラフによってエツチングされる。次に、エ
ピタキシャル層かもとの厚さの約手かまでこのニトライ
ドマスク孔領域内からエツチングにより除去されり。次
に続く酸化ステップにお（１て、得られた酸化物が半導
体表面のほぼもとのレベルまで成長てな。このウニ／％
は次に酸化雰囲気中に貢かれ、ば化′吻が実質的にエピ
タキシャル層を貫通てるまで過熱され、これにより酸化
物分離したエピタキシャル材料のアイランドつまりタブ
Ｆ＋１放てろ。酸化物か完全にエピタキシャル層を貫通
しないところでは、それは上方に拡散して（１６Ｐ＋埋
込増に接触′ｆる。基板に対てる分離はＰＮ接合動作に
よって実現される。酸化動作の後で、２つの整合したは
う素沈着が、Ｎチャンイ・ルートランジスタが製造され
ΦべきＰ形つェルに接続された基板ケ形成ｆるように互
いにオーツ（−ラップして拡散−ｒな。
この時点で、エトラ４ド酸化マスクかウエノ〜からはが
され、裏側が再び第２の結晶欠陥制御及びケツタリング
層形成の注入を受げり。次に、薄（−保護酸化物が除去
され、適性なゲート順化物が露出していなウェハの表面
上に注意深（成長される。
され、裏側が再び第２の結晶欠陥制御及びケツタリング
層形成の注入を受げり。次に、薄（−保護酸化物が除去
され、適性なゲート順化物が露出していなウェハの表面
上に注意深（成長される。
次に、ウェハの表面がＰチャンイ・ルトランジスタのス
レシホールド制御のためにほう素イオン注入される。次
に、ケートｅ化物かトランジスタのゲートになΦＴこめ
に気相成長された多結晶シリコン（ポリ）によって覆わ
れ句。このポリは矢に導電性に丁勺γこめニド−ピング
され、トランジスタのゲートを形成するためにホトリソ
グラフによってエツチングされ石。
レシホールド制御のためにほう素イオン注入される。次
に、ケートｅ化物かトランジスタのゲートになΦＴこめ
に気相成長された多結晶シリコン（ポリ）によって覆わ
れ句。このポリは矢に導電性に丁勺γこめニド−ピング
され、トランジスタのゲートを形成するためにホトリソ
グラフによってエツチングされ石。
？’／１１．［、Ｎチャンイ・ルトランジスタのケート
領域が適当なホトレジストマスクを使用して、ひ素イオ
ン注入乞セルフマスクするために使用される。
領域が適当なホトレジストマスクを使用して、ひ素イオ
ン注入乞セルフマスクするために使用される。
これが後ｖｃＮチャンイ・ルトランジスタのソース及び
ドレインとなる沈着を形成てる。
ドレインとなる沈着を形成てる。
次に、Ｐチャンネルトランジスタ領域が、同時にバイポ
ーラトランジスタのベース不純物を沈着てるために用い
られるイオン注入をセルフマスク′ｆ勺ために使用され
る。この後に、バイポーラトランジスタ接点領域とＰチ
ャンネルトランジスタのソース及びドレイン領域を露出
てるマスクが続く。次に、濃度の大きいほう素注入か行
なわれΦ。
ーラトランジスタのベース不純物を沈着てるために用い
られるイオン注入をセルフマスク′ｆ勺ために使用され
る。この後に、バイポーラトランジスタ接点領域とＰチ
ャンネルトランジスタのソース及びドレイン領域を露出
てるマスクが続く。次に、濃度の大きいほう素注入か行
なわれΦ。
これがＰチャンネルトランジスタのソース及びドレイ、
ン領域に溢って導電性の尚いベース接点を形成′ｆな。
ン領域に溢って導電性の尚いベース接点を形成′ｆな。
この時点で、ウェハの表面が清浄にされ、不働態に′ｆ
り酸化物の層が、ポリゲートを含むウエノ・乞カバー′
ｆるように沈着される。
り酸化物の層が、ポリゲートを含むウエノ・乞カバー′
ｆるように沈着される。
次に、バイポーラ及びＰチャンネルトランジスタが製造
されるべきエピタキシャルタブ内のエツジ部分にある不
働態にｆる酸化物を除去する１こめのエツチングレジス
トとして、ホトマスクか使用されり。エツチングが除去
された後に、ウエノ・Ｑ工これらのエピタキシャルタブ
にオーミック接点を形成ｆるためにリンの沈着及び拡散
ケ受ける。この拡散にもとのＮ形埋込層沈着物に接触し
、このようにしてウェハ表面で使用できるバイポーラト
ランジスタコレクタを形成するｃ、Ｐチャンネルトラン
ジスタ用のバックゲート接点も与えられる。
されるべきエピタキシャルタブ内のエツジ部分にある不
働態にｆる酸化物を除去する１こめのエツチングレジス
トとして、ホトマスクか使用されり。エツチングが除去
された後に、ウエノ・Ｑ工これらのエピタキシャルタブ
にオーミック接点を形成ｆるためにリンの沈着及び拡散
ケ受ける。この拡散にもとのＮ形埋込層沈着物に接触し
、このようにしてウェハ表面で使用できるバイポーラト
ランジスタコレクタを形成するｃ、Ｐチャンネルトラン
ジスタ用のバックゲート接点も与えられる。
この接点拡散の間に、Ｐチャンイ、ル及びＮチャンネル
ソース及びドレイン接点に沿って、バイポーラトランジ
スタのベース及びベース接点がほぼ所望の深さまでシリ
コンを貫通するように拡散する。
ソース及びドレイン接点に沿って、バイポーラトランジ
スタのベース及びベース接点がほぼ所望の深さまでシリ
コンを貫通するように拡散する。
次に、全ての接点領域における不働態にてる酸化物）ａ
：’除去てるＴ二めに、ホトレジストマスクかエツチン
グレジストとして使用されり。次に、同じマスクの開口
２介してトランジスタのベース及びエミッタの両方乞形
成′ｆろために使用されたほう素及びひ素注入物乞マス
ク￥ろために、ホトレジストが使用される。レジストが
除去された後、注入＠ケ宿性化して最終的な位置まで拡
散する定めに不宿性界囲気でアユ−１１ングが行なわれ
る。
：’除去てるＴ二めに、ホトレジストマスクかエツチン
グレジストとして使用されり。次に、同じマスクの開口
２介してトランジスタのベース及びエミッタの両方乞形
成′ｆろために使用されたほう素及びひ素注入物乞マス
ク￥ろために、ホトレジストが使用される。レジストが
除去された後、注入＠ケ宿性化して最終的な位置まで拡
散する定めに不宿性界囲気でアユ−１１ングが行なわれ
る。
先ニエッチングされたトランジスタのベース接点孔か、
旨導軍性のベース接点に達するだけでなく、コレクタ中
のエピタキシャルＮ形材料にオーバーラツプてろのにも
十分なだけ太き（される二次に、）゛ラチナの層かウェ
ハ表面上に沈着され、接点孔内に１ラチナシリサイドを
形Ｈ，′ｆるためにシンタリングされ句。次に、作用し
なかったプラチナか選択的にエツチングで除去されり。
旨導軍性のベース接点に達するだけでなく、コレクタ中
のエピタキシャルＮ形材料にオーバーラツプてろのにも
十分なだけ太き（される二次に、）゛ラチナの層かウェ
ハ表面上に沈着され、接点孔内に１ラチナシリサイドを
形Ｈ，′ｆるためにシンタリングされ句。次に、作用し
なかったプラチナか選択的にエツチングで除去されり。
シリサイドがバイポーラトランジスタのコレクタ上にあ
るところではショットキーダイオードが形成され、また
シリサイドがトランジスタのベース上にあるところでは
オーミック接触が存在′ｆる。このように、ショットキ
ーダイオードは自動的にトランジスタのコレクタとベー
スとの間に接続される。これは実質的に従来のＡＬＳデ
バイス中で行なわれΦものである、シリサイドが濃度が
大きくドーピングされｙ：ＭＯ３ｌ−ランジスタのソー
ス、ゲート及びドレイン接点に接続しているところでは
オーミック接触が発生している。
るところではショットキーダイオードが形成され、また
シリサイドがトランジスタのベース上にあるところでは
オーミック接触が存在′ｆる。このように、ショットキ
ーダイオードは自動的にトランジスタのコレクタとベー
スとの間に接続される。これは実質的に従来のＡＬＳデ
バイス中で行なわれΦものである、シリサイドが濃度が
大きくドーピングされｙ：ＭＯ３ｌ−ランジスタのソー
ス、ゲート及びドレイン接点に接続しているところでは
オーミック接触が発生している。
次に、通常の単一金属層が通常のＩＣの方法でシリサイ
ド上に設げられる。別に、複数の金属層の接点構造が望
まれる場合には、この構造か通常のようにシリサイド接
点上にもうけられ句。この金属はＩＣの相互接続を形成
ｆるために通常の方法で形状が決められる。
ド上に設げられる。別に、複数の金属層の接点構造が望
まれる場合には、この構造か通常のようにシリサイド接
点上にもうけられ句。この金属はＩＣの相互接続を形成
ｆるために通常の方法で形状が決められる。
第１図において、基板１０は２５−４５オ一ムセンチメ
ートルの抵抗率を有″′ｒりＰ形（１００，＞ウェハか
ある。その上に９．２ＫＡ［化物１１が成長されている
。孔にはバイポーラトランジスタが製造されクベき領域
内に酸化物を介してホトリソグラフによってエツチング
される。このウェハは次に波形矢印によって示されてい
るようにイオン注入される、この例示はイオン注入のた
めに一般に使用されり表記ｔｉ！：有している。第１の
文字ｓｂはイオンの種類、この場合にはアンチモニイを
示している。３．７Ｅ１５は３．７ＸＩＤ 原子／７が
積分された線量として領域１３において沈着されり。最
後の番号８０ＫｅＶはイオンのエネルギであり、この場
合には８０００エレクトロンボルトである。このエネル
ギで、大きいアンチモニイの原子がシリコン表面に少し
注入される、この形式のイオン注入の表記は以降の説明
全体に使用される。
ートルの抵抗率を有″′ｒりＰ形（１００，＞ウェハか
ある。その上に９．２ＫＡ［化物１１が成長されている
。孔にはバイポーラトランジスタが製造されクベき領域
内に酸化物を介してホトリソグラフによってエツチング
される。このウェハは次に波形矢印によって示されてい
るようにイオン注入される、この例示はイオン注入のた
めに一般に使用されり表記ｔｉ！：有している。第１の
文字ｓｂはイオンの種類、この場合にはアンチモニイを
示している。３．７Ｅ１５は３．７ＸＩＤ 原子／７が
積分された線量として領域１３において沈着されり。最
後の番号８０ＫｅＶはイオンのエネルギであり、この場
合には８０００エレクトロンボルトである。このエネル
ギで、大きいアンチモニイの原子がシリコン表面に少し
注入される、この形式のイオン注入の表記は以降の説明
全体に使用される。
図面に示された値は本発明の好適実施例の値であΦＯ
第２図においては、酸化物層の孔１５’Ｙ形、１ｌｉ３
ｉ；−ｆ＠ためのレジスト１４が示されてい＠。この場
合に、レジストは沈着物かそのまＮ残るように孔１２を
正しく樟って残されている。次に、はう素が１５０Ｋｅ
Ｖで注入され、そのためこのほう素はＮチャンネルトラ
ンジスタ及びチャンイ・ルストツフ゛が形成されるべき
ウェハの領域内に表面下の沈着物１６’Ｙ形成する。図
示されていないが、基板接点もこの注入動作の間に配置
される。沈着物１６の右側部分は最終的には、基板１０
とオーミック接触てりＰ形つェルを形成てる。このＰ形
つェルに上側基板接点を形成′ｆるためにも使用できる
。
ｉ；−ｆ＠ためのレジスト１４が示されてい＠。この場
合に、レジストは沈着物かそのまＮ残るように孔１２を
正しく樟って残されている。次に、はう素が１５０Ｋｅ
Ｖで注入され、そのためこのほう素はＮチャンネルトラ
ンジスタ及びチャンイ・ルストツフ゛が形成されるべき
ウェハの領域内に表面下の沈着物１６’Ｙ形成する。図
示されていないが、基板接点もこの注入動作の間に配置
される。沈着物１６の右側部分は最終的には、基板１０
とオーミック接触てりＰ形つェルを形成てる。このＰ形
つェルに上側基板接点を形成′ｆるためにも使用できる
。
このような接点に対しては、埋込Ｐ形層か上側沈着Ｐ形
層と一致して配置され、その結果この２つが拡散ステッ
プにおいて互いに混合し接触てることだけが必要とされ
る。このような上側接点はＩＣの要求を満たてことが望
まれるところはどこにでも配置できる。
層と一致して配置され、その結果この２つが拡散ステッ
プにおいて互いに混合し接触てることだけが必要とされ
る。このような上側接点はＩＣの要求を満たてことが望
まれるところはどこにでも配置できる。
レジスト及び酸化物層１１は次にウェハ１０がら完全に
除去され、エピタキシャル層１７が第７図に示されてい
るようにウェハ土に成長される。
除去され、エピタキシャル層１７が第７図に示されてい
るようにウェハ土に成長される。
この層は望ましくは約１．５（±０．２）ミクロン厚さ
であり、２．０〜２．７オーム・センチメートルのＮ形
抵抗率を有していり。層１７の向き（エピタキシーによ
る基板１００回きに従う。エピタキシーの間は、埋込層
は基板１０中及びエピタキシャル層１７中に少し拡散で
る。
であり、２．０〜２．７オーム・センチメートルのＮ形
抵抗率を有していり。層１７の向き（エピタキシーによ
る基板１００回きに従う。エピタキシーの間は、埋込層
は基板１０中及びエピタキシャル層１７中に少し拡散で
る。
この時点で、１０ａとして示されてい句ウェハ１０の裏
側がアルゴンイオン衝滅を受けり。これによって、内２
０によって示される表面ダメージ層か発生′ｆる。この
作用が構造的な転位か沢山ありダメージ結晶材の層を形
成ｆ勺。これらの転位は製造プロセス中に反対の面上に
生じた転位暑補償てゐ１こめに７リコンウエハを介して
拡散て／−１゜ま１こ、層２０はウェハ１０中の移動ｏ
ＴＮ２な金４不純＃Ｉを固定する定めに、それら暑トラ
ップあるいはケツタリングｆるように作用′ｆる。
側がアルゴンイオン衝滅を受けり。これによって、内２
０によって示される表面ダメージ層か発生′ｆる。この
作用が構造的な転位か沢山ありダメージ結晶材の層を形
成ｆ勺。これらの転位は製造プロセス中に反対の面上に
生じた転位暑補償てゐ１こめに７リコンウエハを介して
拡散て／−１゜ま１こ、層２０はウェハ１０中の移動ｏ
ＴＮ２な金４不純＃Ｉを固定する定めに、それら暑トラ
ップあるいはケツタリングｆるように作用′ｆる。
裏側両層の後に、薄い保護酸化物層１８が層１７上に約
５０ＯＡの厚さまで成長されろ。
５０ＯＡの厚さまで成長されろ。
次に、第４図に示されるように、Ｎチャンネルトランジ
スタが製造されるべき第２図の右側の孔１５に整合′ｆ
／）開口２６を有てり、レジスト２２か付刀口される。
スタが製造されるべき第２図の右側の孔１５に整合′ｆ
／）開口２６を有てり、レジスト２２か付刀口される。
次に、はう素か表面下の層２４を形成でるために沈着さ
れ句。光のｔｈ＋菫は１９０ＫｅＶのエネルギで使用さ
れる。この線量は全ての製造ステップが完了したｍＮチ
ャンネルトランジスタか所望のスレシホールド電圧乞有
￥るように選択されている。
れ句。光のｔｈ＋菫は１９０ＫｅＶのエネルギで使用さ
れる。この線量は全ての製造ステップが完了したｍＮチ
ャンネルトランジスタか所望のスレシホールド電圧乞有
￥るように選択されている。
ウェハは次にレジストヲ除去されそして沈着されたシリ
コンニドライ” （Ｓｉ ３Ｎ４ ） ２６の層によっ
て覆われる。この層は下層のシリコンの酸化を防止てる
ように作用てる。第５図に示されているように、下層の
薄い酸化物１８Ｖｃ治ったシリコンニトライドが２７で
ホト１１ノグラフ的に除去される。
コンニドライ” （Ｓｉ ３Ｎ４ ） ２６の層によっ
て覆われる。この層は下層のシリコンの酸化を防止てる
ように作用てる。第５図に示されているように、下層の
薄い酸化物１８Ｖｃ治ったシリコンニトライドが２７で
ホト１１ノグラフ的に除去される。
実際、図示されていないか、切り込み２７は、最終的に
層１７０部分を分離′ｆΦリングの形式であるＩＣ’分
ｌ＃ｌＩを表わしている。この時点で、点線２８により
示されているように、層１７の約半分か（ウェットある
いはドライ）エツチングにより除去される。
層１７０部分を分離′ｆΦリングの形式であるＩＣ’分
ｌ＃ｌＩを表わしている。この時点で、点線２８により
示されているように、層１７の約半分か（ウェットある
いはドライ）エツチングにより除去される。
ウェハは次に、ニトライド２６の下を除いてシリコンが
酸化するように酸化雰囲気中に置かれ句。
酸化するように酸化雰囲気中に置かれ句。
層１７０半分かエツチングされなので、残りの半分がほ
とんど完全に鹸化され定１５にはは化物が実質的にウェ
ハの表面のスタートレベルまで形成される。所望であれ
ば、以降ｖｃＢ明されΦように、清浄なかつかなりスト
レスのない成長インタフェース欠形成てΦために、酸化
物成長が最初にＨＣＡの存在中に付なうことかできる。
とんど完全に鹸化され定１５にはは化物が実質的にウェ
ハの表面のスタートレベルまで形成される。所望であれ
ば、以降ｖｃＢ明されΦように、清浄なかつかなりスト
レスのない成長インタフェース欠形成てΦために、酸化
物成長が最初にＨＣＡの存在中に付なうことかできる。
次に、酸化物成長かスタートした後に、より迅速に作用
ｆる蒸気の酸化物成長雰囲気かスイッチオンされる。
ｆる蒸気の酸化物成長雰囲気かスイッチオンされる。
第２図で行なわれているように、酸化物がＰ形埋込層１
６上に成長されているところでは、Ｐ＋層が上方への拡
散となる。これは酸化が完全にはエピタキシャル層１７
を貫通させないことを意味している。このように、エピ
タキシャル層が公称厚さよりも大きい場合でも、酸化物
分離（ヱ有効であり、 エピタキシャル層が醇化物によって貫通された′後に、
シリコンニトライド層２６が第６図の構造からはかされ
Φ。ａ化物プラグ２９は層１７を複数の分離したタブに
分断てるように作用てΦ。タブ６０はもとのＮ形材料の
ものであり、最終的にはＰチャンイ・ルトランジスタを
含む、層２４及び１６′の位置合わせ部分はＰ形つェル
６１を形成てΦために酸化中に互いに拡散てる、Ｐ形つ
ェル６１は基板１０中に伸びこれとオーミック接触Ｙ形
成′ｆΦ０このように、完成したＩＣにおいては、Ｎチ
ャンネルトランジスタは全てバックケート基板を有して
いり。埋込層１６″を宮むタブ６２は最終的にバイポー
ラトランジスタを含む。
６上に成長されているところでは、Ｐ＋層が上方への拡
散となる。これは酸化が完全にはエピタキシャル層１７
を貫通させないことを意味している。このように、エピ
タキシャル層が公称厚さよりも大きい場合でも、酸化物
分離（ヱ有効であり、 エピタキシャル層が醇化物によって貫通された′後に、
シリコンニトライド層２６が第６図の構造からはかされ
Φ。ａ化物プラグ２９は層１７を複数の分離したタブに
分断てるように作用てΦ。タブ６０はもとのＮ形材料の
ものであり、最終的にはＰチャンイ・ルトランジスタを
含む、層２４及び１６′の位置合わせ部分はＰ形つェル
６１を形成てΦために酸化中に互いに拡散てる、Ｐ形つ
ェル６１は基板１０中に伸びこれとオーミック接触Ｙ形
成′ｆΦ０このように、完成したＩＣにおいては、Ｎチ
ャンネルトランジスタは全てバックケート基板を有して
いり。埋込層１６″を宮むタブ６２は最終的にバイポー
ラトランジスタを含む。
この時点で、第６図に示されているように、結晶構造の
ダメージ層６５を形５ｙ、てΦために、第２の裏側アル
ゴンイオン衝湛が行なわれる。第６図に示されるように
、もとのつまり第１の処理がダメージ層を形成′ｆるが
、順化熱処理は転位を拡散するように作用′ｆる。この
第６図の衝−＄は鹸化の後に、新しい転位Ｎを形成てる
ために付なわれ句。
ダメージ層６５を形５ｙ、てΦために、第２の裏側アル
ゴンイオン衝湛が行なわれる。第６図に示されるように
、もとのつまり第１の処理がダメージ層を形成′ｆるが
、順化熱処理は転位を拡散するように作用′ｆる。この
第６図の衝−＄は鹸化の後に、新しい転位Ｎを形成てる
ために付なわれ句。
この時点で、薄い酸化物１８か除去され、ゲート酸化物
が第７図の層２１により示されているようにウェハ上に
成長される。この酸化物はＭＱ動トランジスタ内に最終
的にあるので、それは少量（約０．２ｑｂ）のＨαを含
む酸化雰囲気中で６０ＯＡの厚さまで注意深く成長され
る。これがかなり１由なアルカリ金属原子であるストレ
スのない酸化物乞形成ｆΦ０実際に、このＨαの添加も
、先に説明された酸化物１８の形成において及び酸化物
１１及び２９の初期成長相において使用できる。
が第７図の層２１により示されているようにウェハ上に
成長される。この酸化物はＭＱ動トランジスタ内に最終
的にあるので、それは少量（約０．２ｑｂ）のＨαを含
む酸化雰囲気中で６０ＯＡの厚さまで注意深く成長され
る。これがかなり１由なアルカリ金属原子であるストレ
スのない酸化物乞形成ｆΦ０実際に、このＨαの添加も
、先に説明された酸化物１８の形成において及び酸化物
１１及び２９の初期成長相において使用できる。
次に、はう素かシリコン中にゲート酸化物２１を介して
イオン注入される。かなり低いエネルギで行なわれるこ
のイオン注入は、このＩＣの処理力完了した後に所望の
Ｐチャンイ・ルトランジスタスレノホールドを与えるよ
うに選択された國量を有してい句。
イオン注入される。かなり低いエネルギで行なわれるこ
のイオン注入は、このＩＣの処理力完了した後に所望の
Ｐチャンイ・ルトランジスタスレノホールドを与えるよ
うに選択された國量を有してい句。
次に、多結晶シリコン（ポリ）の層が約５００ＯＡの厚
さまで、鹸化′＋ｖＪ２１の頂部のウェハ上に沈着され
る。このポリは次に通常の処理によって１０−１５オー
ム／平方の導電率までドーグされる。このポリは次に、
トランジスタのゲートが望まれるところを除いてホトリ
ノグラフ的に除去される。第８図のゲート６８はＰチャ
ンイ・ルトランジスタが製造されるところに配置されて
おり、ゲート３９はＮチャンイ・ルトランジスタとして
作用′ｆる。第８図に示されているように、レジスト４
０かＮチャンネルデバイスを除いてウェハを保護てり１
こめに与えられ、ひ素かソース及びドレインＮ＋沈着物
４１乞形成するためにイオン注入される。
さまで、鹸化′＋ｖＪ２１の頂部のウェハ上に沈着され
る。このポリは次に通常の処理によって１０−１５オー
ム／平方の導電率までドーグされる。このポリは次に、
トランジスタのゲートが望まれるところを除いてホトリ
ノグラフ的に除去される。第８図のゲート６８はＰチャ
ンイ・ルトランジスタが製造されるところに配置されて
おり、ゲート３９はＮチャンイ・ルトランジスタとして
作用′ｆる。第８図に示されているように、レジスト４
０かＮチャンネルデバイスを除いてウェハを保護てり１
こめに与えられ、ひ素かソース及びドレインＮ＋沈着物
４１乞形成するためにイオン注入される。
ゲート６９がかなりヘビーにソース及びドレイン沈着＠
４１ｙａ−セルフマスクし、そのためマスク４０か重要
な精度乞必要としないことがわかる。
４１ｙａ−セルフマスクし、そのためマスク４０か重要
な精度乞必要としないことがわかる。
次に、第９図に示されているように、新しいマスク４２
が、Ｐチャンネルトランジスタを含むタブ６０と、バイ
ポーラトランジスタのベースか最終的に存在ｆるタブ６
２とを除いて、ウニハラ憶うように与えられろ。次に、
はう素の注入が、バイポーラトランジスタのベース４７
及びＰチャンネルトランジスタのソース及びドレイン領
域４６内のウェハに行なわれる。この巌量はバイポーラ
トランジスタのベースの導電率を最適化するよう［選択
されてい金。図示されていないが、同時にマスク４２が
ＩＣ抵抗を形成′ｆりために形状を決定できろ。注入エ
ネルギはかなり低い値にあΦ。
が、Ｐチャンネルトランジスタを含むタブ６０と、バイ
ポーラトランジスタのベースか最終的に存在ｆるタブ６
２とを除いて、ウニハラ憶うように与えられろ。次に、
はう素の注入が、バイポーラトランジスタのベース４７
及びＰチャンネルトランジスタのソース及びドレイン領
域４６内のウェハに行なわれる。この巌量はバイポーラ
トランジスタのベースの導電率を最適化するよう［選択
されてい金。図示されていないが、同時にマスク４２が
ＩＣ抵抗を形成′ｆりために形状を決定できろ。注入エ
ネルギはかなり低い値にあΦ。
次に、第１０図に示されているように、第２のマスク４
６がマスク４２上に付加される。
６がマスク４２上に付加される。
この第２のマスクは、バイポーラトランジスタのベース
接点鎖酸４９上に、及びＰチャン坏ルトランジスタ上に
開口を有している。高濃度のほう素注入が、ベース接点
領域４９に沿ってソース及びドレイン領域４６を形成て
るためにかなり低いエイルギで行なわれる。再び、図示
されていないがＩＣ抵抗接点が同時に形成できる。
接点鎖酸４９上に、及びＰチャン坏ルトランジスタ上に
開口を有している。高濃度のほう素注入が、ベース接点
領域４９に沿ってソース及びドレイン領域４６を形成て
るためにかなり低いエイルギで行なわれる。再び、図示
されていないがＩＣ抵抗接点が同時に形成できる。
この点で、このウェハは注意深く清浄にされ、第１１図
に示されるように（ゲート３８及び６９を含む）ウェハ
上に沈着されているレジストの跡及び不働態ＩＣ−ｆる
酸化物４５を除去される。
に示されるように（ゲート３８及び６９を含む）ウェハ
上に沈着されているレジストの跡及び不働態ＩＣ−ｆる
酸化物４５を除去される。
第１１図に示されているように、次のステップは、タブ
６０及び６２のエツジ上に配置された開口を有するマス
ク５０を有している。このマスクは、孔の内側に配置さ
れた酸化物４５０部分を除去ｆりために、エッチレジス
トとして使用されている。次に、レジスト５０か除去さ
れ、ウェハは連常のリンの予備沈着及び拡散を受ける。
６０及び６２のエツジ上に配置された開口を有するマス
ク５０を有している。このマスクは、孔の内側に配置さ
れた酸化物４５０部分を除去ｆりために、エッチレジス
トとして使用されている。次に、レジスト５０か除去さ
れ、ウェハは連常のリンの予備沈着及び拡散を受ける。
酸化物４５はこの拡散を防止しそのためリンの局部的な
貝通が行なわれる、これが点線５１及び５２によってｂ
くされ金ようにタブ５０及びろ２の各々ＫＮ＋接点を与
えΦ。これらのＮ十接点は５１でＰチャンネルトランジ
スタのバックゲートと、５２でバイポーラトランジスタ
のコレクタとに抵抗性接続２与えり。拡散５２か接点埋
込層１６“に伸びてい句ことかわかり。この拡散ステッ
プは（１１１図に示されていない）露出シリコン上に酸
化物を再成長でるように作用′ｆる。リン拡散ステップ
は、やはり先に竹なわれた沈着物４１．４３．４７及び
４９を粘性化しかつ拡散てΦように作用てる熱 ゝ処理
を含んでいる。これは第１１図の点線の概略の開ぶにボ
されてい句。
貝通が行なわれる、これが点線５１及び５２によってｂ
くされ金ようにタブ５０及びろ２の各々ＫＮ＋接点を与
えΦ。これらのＮ十接点は５１でＰチャンネルトランジ
スタのバックゲートと、５２でバイポーラトランジスタ
のコレクタとに抵抗性接続２与えり。拡散５２か接点埋
込層１６“に伸びてい句ことかわかり。この拡散ステッ
プは（１１１図に示されていない）露出シリコン上に酸
化物を再成長でるように作用′ｆる。リン拡散ステップ
は、やはり先に竹なわれた沈着物４１．４３．４７及び
４９を粘性化しかつ拡散てΦように作用てる熱 ゝ処理
を含んでいる。これは第１１図の点線の概略の開ぶにボ
されてい句。
酸化物４５は孔がホトリソグラフ的にエツチングされ１
こところ２除いてリンの拡散を防止でるが、この表面は
リン酸化物に露出されている。このことかアルカリ金属
イオンを取り除（ｎヒカを有￥る ゛リン珪酸ｓＡ （
ｐｈｏｓｐｈａｓ ｉ ｌ ｉ ｃａｔｅ ）カラス（
ＰＳＧ）の表面層を形成丁り。このアルカリ金属イオン
（工さもなけれびＩＣが完成した後トラブルを発生さり
について極めて有用な安定化という作用２持つことで良
く知られている。
こところ２除いてリンの拡散を防止でるが、この表面は
リン酸化物に露出されている。このことかアルカリ金属
イオンを取り除（ｎヒカを有￥る ゛リン珪酸ｓＡ （
ｐｈｏｓｐｈａｓ ｉ ｌ ｉ ｃａｔｅ ）カラス（
ＰＳＧ）の表面層を形成丁り。このアルカリ金属イオン
（工さもなけれびＩＣが完成した後トラブルを発生さり
について極めて有用な安定化という作用２持つことで良
く知られている。
次に、第１２図に示されているように、接点の孔が酸化
物４５中にエツチングされ金。これらの孔は６０−６９
として表示され、最終的［はトランジスタの接点を形成
するメタライゼーションを含む。望ましくはこれらの孔
は、図示のようにテ、＜状に酸化物の孔を残すウェット
プロセスを用いて、ホトリソグラフによってエツチング
される。
物４５中にエツチングされ金。これらの孔は６０−６９
として表示され、最終的［はトランジスタの接点を形成
するメタライゼーションを含む。望ましくはこれらの孔
は、図示のようにテ、＜状に酸化物の孔を残すウェット
プロセスを用いて、ホトリソグラフによってエツチング
される。
次に、レジスト７０が接点孔６１を除いてウェハな覆う
ように付加される。この点で、二重のほう素とひ素との
注入がかなり低いエイ・ルギで行なわれる。第１６図は
孔６１の周囲のウェハ領域の拡大図である。
ように付加される。この点で、二重のほう素とひ素との
注入がかなり低いエイ・ルギで行なわれる。第１６図は
孔６１の周囲のウェハ領域の拡大図である。
かなり重い種類であるひ素はかなりの程度まで貫通せず
これにより領域８０内にＮ十注入を生じる。しかし、か
なり高いエネルギで注入されるほう素は貞通し、８１に
ベース拡張層を形成てる。
これにより領域８０内にＮ十注入を生じる。しかし、か
なり高いエネルギで注入されるほう素は貞通し、８１に
ベース拡張層を形成てる。
また、孔６１でテーパ状の酸化物の実質的な頁通のそれ
を超える。このように、二重の注入が酸化物４５によっ
てマスクされるので、８０でのエミッタの注入は常に８
１でのベース注入により囲まれる。これはバイポーラト
ランジスタのエミッタが自動的にベースに自己整列され
ることを意味していΦ０ 所望であれば第１２図のバイポーラトランジスタのコレ
クタ接点５２も第１６図の注入を受けることができる。
を超える。このように、二重の注入が酸化物４５によっ
てマスクされるので、８０でのエミッタの注入は常に８
１でのベース注入により囲まれる。これはバイポーラト
ランジスタのエミッタが自動的にベースに自己整列され
ることを意味していΦ０ 所望であれば第１２図のバイポーラトランジスタのコレ
クタ接点５２も第１６図の注入を受けることができる。
これはコレクタの接触抵抗を低減させる。領域５２はリ
ンによってヘビーにドーグされていなので、はう素は圧
１到されるがしかしひ素はウェハ表面でＩＪン暑補足”
ｆろ。次に、レジストが除去され、ウェハが注意深く清
浄にされ、その債エミッタ及びベースイオン注入８０及
び８１が不活性雰曲気内でアニーリングされる。これが
沈着物乞活性化し、それらを多少拡散させるか、しかし
開口内に露出されているシリコンを敵化しない。はう素
はひ素よりも速く拡散″ｆΦので、はう素は第１６図の
点線８１により示されているよ５１Ｃトランジスタのベ
ースを拡張する。ひ素はトランジスタのエミッタを形成
′ｆるために点線８゜筐で拡散する。接点領域４９内の
ほう素イオンの注入線型は処理の後約２００オーム／平
方のバイポーラトランジスタのベース接点領域抵抗値乞
発生′ｆるように選択される。処理後のベースの抵抗値
は約２にオーム／平方である。これは高温処理を完了ｆ
る。次に続くステップ全部がＡＬＳの従来技術で周知で
ある。
ンによってヘビーにドーグされていなので、はう素は圧
１到されるがしかしひ素はウェハ表面でＩＪン暑補足”
ｆろ。次に、レジストが除去され、ウェハが注意深く清
浄にされ、その債エミッタ及びベースイオン注入８０及
び８１が不活性雰曲気内でアニーリングされる。これが
沈着物乞活性化し、それらを多少拡散させるか、しかし
開口内に露出されているシリコンを敵化しない。はう素
はひ素よりも速く拡散″ｆΦので、はう素は第１６図の
点線８１により示されているよ５１Ｃトランジスタのベ
ースを拡張する。ひ素はトランジスタのエミッタを形成
′ｆるために点線８゜筐で拡散する。接点領域４９内の
ほう素イオンの注入線型は処理の後約２００オーム／平
方のバイポーラトランジスタのベース接点領域抵抗値乞
発生′ｆるように選択される。処理後のベースの抵抗値
は約２にオーム／平方である。これは高温処理を完了ｆ
る。次に続くステップ全部がＡＬＳの従来技術で周知で
ある。
次に、ウェハはプラチナによって被覆され心。
このウエハシエ次にンンタリングされ、プラチナが１１
４５内で先にエツチングされている接点孔６゜−６９内
でシリコンに接触ｆるところで、プラチナとシリコンと
か反応ｆる、これが接点孔の各々内に薄いプラチナシリ
サイド層を生じさせる。残ってい０非反応プラチナが次
に王水エツチングによって除去されろ。孔６２の内側の
プラチナシリサイドかベース接点とエピタキシャルＮ形
材料のコレクタとの両方と重なることがわかる。ベース
接点かかなりヘビーにドーピングされているので、シリ
サイド接点はオーミックである。シＩＪサイドかタブ６
２内のかなり軽くドーピングされ１こコレクタ上に伸び
ているところには、ショットキーダイオードが形成され
る。このように、バイポーラトランジスタのコレクター
ベース接合は並列接続されたショットキーダイオードを
有していΦ、通＃Ｊ ノ 常のトランジスタ（あるいは非ショットキーデバイス〕
が望まれる場合ｖｃは、孔６２はベース接点領域を決定
する、 孔６０．６１及び６３−６９における場合のように、プ
ラチナシリサイドがヘビードーピングされたシリコン表
面に接触しているところでは、扁導電性オーミック接触
が得られる。次に、チタニウム−タングステン合金の層
がウェハ上に沈着され、続いてアルミニウムの厚い層が
沈着されΦ、これらの金属層は接点７０−７９を形成て
りためにホトリソグラフ的に形状が決められな。接点７
〇−７２はそれぞれショットキークランプバイポーラト
ランジスタのコレクタ、エミッタ及びベースを表わて。
４５内で先にエツチングされている接点孔６゜−６９内
でシリコンに接触ｆるところで、プラチナとシリコンと
か反応ｆる、これが接点孔の各々内に薄いプラチナシリ
サイド層を生じさせる。残ってい０非反応プラチナが次
に王水エツチングによって除去されろ。孔６２の内側の
プラチナシリサイドかベース接点とエピタキシャルＮ形
材料のコレクタとの両方と重なることがわかる。ベース
接点かかなりヘビーにドーピングされているので、シリ
サイド接点はオーミックである。シＩＪサイドかタブ６
２内のかなり軽くドーピングされ１こコレクタ上に伸び
ているところには、ショットキーダイオードが形成され
る。このように、バイポーラトランジスタのコレクター
ベース接合は並列接続されたショットキーダイオードを
有していΦ、通＃Ｊ ノ 常のトランジスタ（あるいは非ショットキーデバイス〕
が望まれる場合ｖｃは、孔６２はベース接点領域を決定
する、 孔６０．６１及び６３−６９における場合のように、プ
ラチナシリサイドがヘビードーピングされたシリコン表
面に接触しているところでは、扁導電性オーミック接触
が得られる。次に、チタニウム−タングステン合金の層
がウェハ上に沈着され、続いてアルミニウムの厚い層が
沈着されΦ、これらの金属層は接点７０−７９を形成て
りためにホトリソグラフ的に形状が決められな。接点７
〇−７２はそれぞれショットキークランプバイポーラト
ランジスタのコレクタ、エミッタ及びベースを表わて。
接点７３−．７６はそれぞれＰチャンネルトランジスタ
のバックゲート、ソース、ゲート及びドレインを表わし
てい／）、接点７７−７９はそれぞれＮチャンイ・ルト
ランジスタのソース、ゲート及びドレインを表わしてい
る、 所望である場合には、別に、アルミニウム層がかなり薄
いアルミニウムー銅合金によって置き換えることかでき
、次にエツチングされた金属が絶縁層によって覆われ、
そして相互接続金属の第２の層が付加される。がなり複
雑な相互接続が要求されているところでは、この２つの
金属層の接近か望ましい。
のバックゲート、ソース、ゲート及びドレインを表わし
てい／）、接点７７−７９はそれぞれＮチャンイ・ルト
ランジスタのソース、ゲート及びドレインを表わしてい
る、 所望である場合には、別に、アルミニウム層がかなり薄
いアルミニウムー銅合金によって置き換えることかでき
、次にエツチングされた金属が絶縁層によって覆われ、
そして相互接続金属の第２の層が付加される。がなり複
雑な相互接続が要求されているところでは、この２つの
金属層の接近か望ましい。
メタライゼーノヨンの後、ウェハが気相成長酸化物及び
気相成長ニトライドの層（図示せず）により通常のよ５
ＶＣ被覆される。不働態にしがっ保護′ｆりためである
。
気相成長ニトライドの層（図示せず）により通常のよ５
ＶＣ被覆される。不働態にしがっ保護′ｆりためである
。
第１図ないし第１４図は本発明の逐次の製造ステップに
おけるＩＣウェハの部分を示て図である。 １０：基 板 １に酸 化 物 １２．１５：孔 １３，１６：沈着物 １４．２２ニレジスト １７：エビタキシヤル層１８：
採掘酸化物層 ２６：開 口 ２６：シリコンニトライド ２７：切 リ 込 み２９
：酸化物プラグ ６０：タ プ ロ１：Ｐ形つェル 特許量６人 ナショナル・セミコンダクター・コーポレ
ーション Ｓｂ ３．７Ｅ１５＠８０ｋｅｙ ｉｇ２ ｉｇ３ ｉｇＡ Ｆｉｇ＋５ １ｇ−６ ｔｇ−９ Ｂ１１ＥＩ４ ＠ ４０１ｎＶ Ｆｉｇ−１０ １ｇ−１１ Ｂ２．５Ｅ１３＠８５に＊Ｖ Ａ＊１Ｅ１６＠１ｏｏｋ
ｅＶバイホ１−ラ）ｊ、’−’−’７ Ｐ＋ｖノオＪし
Ｌう′Ｊジス７ Ｎ子マン、奎ルトヲン９′入９第１頁
の続き ０発 明 者 フランクリン・ディ アー・ヴアンジー
ソン サ□ メリ力合衆国カリフォルニヤ州９４０８６．サニーベイ
ル。
おけるＩＣウェハの部分を示て図である。 １０：基 板 １に酸 化 物 １２．１５：孔 １３，１６：沈着物 １４．２２ニレジスト １７：エビタキシヤル層１８：
採掘酸化物層 ２６：開 口 ２６：シリコンニトライド ２７：切 リ 込 み２９
：酸化物プラグ ６０：タ プ ロ１：Ｐ形つェル 特許量６人 ナショナル・セミコンダクター・コーポレ
ーション Ｓｂ ３．７Ｅ１５＠８０ｋｅｙ ｉｇ２ ｉｇ３ ｉｇＡ Ｆｉｇ＋５ １ｇ−６ ｔｇ−９ Ｂ１１ＥＩ４ ＠ ４０１ｎＶ Ｆｉｇ−１０ １ｇ−１１ Ｂ２．５Ｅ１３＠８５に＊Ｖ Ａ＊１Ｅ１６＠１ｏｏｋ
ｅＶバイホ１−ラ）ｊ、’−’−’７ Ｐ＋ｖノオＪし
Ｌう′Ｊジス７ Ｎ子マン、奎ルトヲン９′入９第１頁
の続き ０発 明 者 フランクリン・ディ アー・ヴアンジー
ソン サ□ メリ力合衆国カリフォルニヤ州９４０８６．サニーベイ
ル。
Claims (1)
- 【特許請求の範囲】 （ＩＩ ＣＭＯＳトランジスタと共に、分離され１こバ
イポーラトランジスタを形成てる方法において、第１の
導電形式の半導体ウェハを用意′ｆΦこと、バイポーラ
トランジスタか製造されるべき領域に反対の導電形式の
第１の不純′１７！Ｉヲ沈看てΦこと、ｉｌ前記対の導
電形式のチャンネル導電率２有てるＣＭＯＳトランジス
タが製造されるべき領域に前記第１の導電形式の第２の
不純物を沈着てること、 前記ウェハ及び前記第１及び第２の不純物領域上に前記
反対の導電形式のエピタキシャル半導体材料の層を沈着
ｆること、 前記反対の導゛屯形式のチャンネル導電４を有する前記
ＣＭＯ８）ランジスタが製造されるべき領域内の前記エ
ピタキシャル層の表面上に前記第１０４屯形式の第５の
不純物を沈着てること、前記エピタキシャル層上に酸化
防止コーティングを沈着ｆること、 分離が必要な前記トランジスタ間の領域内の前記酸化防
止コーティングを除去ｆること、前記半導体が酸化され
る酸化雰囲気中で前記ウェハ’＆７１０熱し、前記エピ
タキシャル層が生じた酸化物でほぼ貫通されるまで前記
加熱を継続すること、前記加熱（・工同時に前記第２及
び第６の不純物乞混合ｆろために互いの方間に回はて拡
散させるように作用し、これによつ前記エピタキシャル
層中に前記第１の導゛亀形式のウェハを形成でる、ゲー
・ト酸化物を形成すること、 前記ケート１７化物上に結晶半導体層を沈着し、前記層
を導電性にさせるためにド−ピングてる゛こと、 ＣＭＯＳトランジスタゲートが望まれる領域を除いて前
記多結晶半纏体層を除去でろこと、前記反対の４電形式
のチャンネル導電率を有てΦＣＭＯＳトランジスタが望
まれる領域内に配置された開口を有ｆるレジストによっ
て前記ウエノ・をマスクし、前記反対の導電形式の第４
の不純物を沈着し、これにより前記開口内で露出された
多結晶ゲートがトランジスタのソース及びドレイン領域
を形成″″ｒるために沈着物ン自己整列するように作用
させること、 バイポーラトランジスタと前記第１の形式のチャンネル
導電率を有ｆるＣＭＯ８）ランジスタとが望まれる領域
内に配置された開口を有すΦレジストによって前記ウエ
ノ・をマスクし、前記第１の導電形式の第５の不純９Ｊ
欠イオン注入ｆること、バイポーラ、トランジスタのベ
ース接点と前記第゛）１の導電形成のチャンネル導電率
を有ｆるＣＭＯＳトランジスタとが望まれろ領域内に配
置され１こ開口を有″ｆるレジストによって前記ウエノ
・をマスクし、前記第５の不純物のレベルよりも実質的
に高いド−ピングレベルまで前記第１の導電形式の第６
の不純’ｓをイオン注入てること、 前記ウェハ上にこのウエノ・を不働態に￥る酸化物をｆ
Ｘ、漸しこれに前記多結晶ゲート、前記第４及び第５の
不純物の沈漕物及び前記バイポーラトランジスタの領域
乞カバー′ｆ心こと、 バイポーラトランジスタのコレクタ接点と（ＭＪＳトラ
ンジスタのバックゲート接点とが望まれる領域内に開口
を有′ｆΦレジストによって前記ウニハケマスクし、前
記マスクの開口内に露出された前記不働態にｆる酸化物
乞除去し、このように前記不働態する酸化物内に形成さ
れた開口なブｒして、第７の不純物が前記第１の不純物
と混合′ｆる程度まで、−■記反対の導電形式の第７の
不純物ケ拡張′ｆること、 前記ＣＭＯ８及び前記バイポーラトランジスタに対して
罷勤デバ４ス接点が望まれるところに配置され１こ開ロ
ン有す句レジストによって前記ウェハなマスクし、前記
ウニ・・を不働態に￥る酸化物内に孔ヲエッチングする
こと、 バイポーラトランジスタのエミッタが望まれる領域内に
配置されＴこ開口を有てるレジストによって前記ウェハ
をマスクし、このよう［露出されている半導体中に前記
第１の導電形式の第８の不純物と前記反対の導電形式の
第９の不純物と乞注入′ｆること、前記第８の不純物は
所望のバイポーラトランジスタベース領域を形成′ｆる
ように選択されたレベルまで沈着されており、前記第９
の不純物は所望のバイポーラトランジスタのエミッタを
形成′ｆΦレベルまで前記半導体内に沈着されている、 前記第８及び第９の不純物乞不働態化しかつ拡散させる
ために前記ウエノ・ｔ〃口熱てること、及び前記電極に
メタライゼーションを付７）［］てること、の各ステッ
プから成ることを特徴と′ｆるＣＭＯＳトランジスタと
共にバイポーラトランジスタを製造ｆる方法。 （２） 特許請求の範囲第１項において、前記スター）
半Ｓ体ウェハがＰ形シリコンであり、前記エピタキシ
ャル層がＮ形であり、前記第１の不純物がアンチモニイ
であり、前記第２、第３、第５、第６及び第８の不純物
がほう素であり前記第７の不純物がリンであり、前記第
４及び第９の不純物Ｊ八１に掬婆づｔ七−λ 索ＩＪ丸
士ンＬ（３）特許請求の範囲第２項において、前記第７
の不純物乞除い１こ全ての不純物がイオン注入される、
製造方法。 （４） 特許請求の範囲第６項において、前記ウェハの
裏側が、断層欠与える１こめに前記鹸化ステップの後に
アルゴンのイオン注入を受ける、製造方法。 （５）特許請求の範囲第４項において、更に前記酸化ス
テップに先付して裏側のアルゴンイオン注入を有′ｆる
、製造方法。 （６）特許請求の範囲第４項において、更に、処理が完
了しγこ後測定される前記トランジスタのスレシホール
ドを調整ｆるために、前記多結晶半導体層の前記沈着に
先行して、前記第１の形式の不純物をイオン注入′ｆろ
ことを含み、このイオン注入が前記裏側イオン衝潅ステ
ップの後に行なわれる、製造方法。 （７）モノリシック集積回路半導体ウェハ中にバイポー
ラトランジスタのエミッタ及びベース領域を製造てり方
法であって。 前記ウェハ上にウェハ火不働態に′ｆる酸化物を形成￥
Φこと、 前記エミッタが望まれている前記酸化物中に開口をエツ
チング′ｆること、 注入マスクとして機能″ｆる前記開口によって前記ウェ
ハ中にベース及びエミッタ不純物乞注入てろこと、前記
ベース不純物の種類は前記エミッタ不純物の種類よりも
軽いように選択されている、及び 前記不純物を活性化′ｆるために前記ウエノ・乞アニー
リングし、これにより前記ベース不純物が前記エミッタ
不純物を取り囲んでいること、の各ステップから成るこ
とを特許とするモノリシック集積回路半導体ウェハ中に
バイポーラトランジスタのエミッタ及びベース領域乞製
造てろ方法、（８）特許請求の範囲第７項において、前
記開口がテーバ状の酸化物エツジを形成でるためにエツ
チングされる、製造方法。 （９）特許請求の範囲第８項において、前記エミッタ不
純物がひ素であり、前記ベース不純物がは５素である、
製造方法。 （１０）特許請求の範囲第９項において、前記はう素が
前記ひ素に先行して注入される、製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/601,195 US4536945A (en) | 1983-11-02 | 1984-04-17 | Process for producing CMOS structures with Schottky bipolar transistors |
| US601195 | 1984-04-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60226163A true JPS60226163A (ja) | 1985-11-11 |
| JPH07105454B2 JPH07105454B2 (ja) | 1995-11-13 |
Family
ID=24406575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59281956A Expired - Fee Related JPH07105454B2 (ja) | 1984-04-17 | 1984-12-28 | ショットキーバイポーラトランジスタを有するｃｍｏｓ構造を製造する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4536945A (ja) |
| JP (1) | JPH07105454B2 (ja) |
| DE (1) | DE3511229A1 (ja) |
| GB (1) | GB2157885B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347963A (ja) * | 1986-08-13 | 1988-02-29 | シ−メンス、アクチエンゲゼルシヤフト | 集積回路とその製造方法 |
| JP2009016856A (ja) * | 1998-03-26 | 2009-01-22 | Texas Instr Inc <Ti> | 合併したバイポーラ回路およびｃｍｏｓ回路とその製造法 |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5931052A (ja) * | 1982-08-13 | 1984-02-18 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| DE3478170D1 (en) * | 1983-07-15 | 1989-06-15 | Toshiba Kk | A c-mos device and process for manufacturing the same |
| USRE34158E (en) * | 1984-10-17 | 1993-01-12 | Hitachi, Ltd. | Complementary semiconductor device |
| DE3583575D1 (de) * | 1984-10-17 | 1991-08-29 | Hitachi Ltd | Komplementaere halbleiteranordnung. |
| US4656730A (en) * | 1984-11-23 | 1987-04-14 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method for fabricating CMOS devices |
| US5100824A (en) * | 1985-04-01 | 1992-03-31 | National Semiconductor Corporation | Method of making small contactless RAM cell |
| US4764480A (en) * | 1985-04-01 | 1988-08-16 | National Semiconductor Corporation | Process for making high performance CMOS and bipolar integrated devices on one substrate with reduced cell size |
| US5340762A (en) * | 1985-04-01 | 1994-08-23 | Fairchild Semiconductor Corporation | Method of making small contactless RAM cell |
| US5072275A (en) * | 1986-02-28 | 1991-12-10 | Fairchild Semiconductor Corporation | Small contactless RAM cell |
| EP0204979B1 (de) * | 1985-06-03 | 1989-03-29 | Siemens Aktiengesellschaft | Verfahren zum gleichzeitigen Herstellen von bipolaren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat |
| EP0219641B1 (de) * | 1985-09-13 | 1991-01-09 | Siemens Aktiengesellschaft | Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung |
| US4721682A (en) * | 1985-09-25 | 1988-01-26 | Monolithic Memories, Inc. | Isolation and substrate connection for a bipolar integrated circuit |
| JPH0628296B2 (ja) * | 1985-10-17 | 1994-04-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| US4797372A (en) * | 1985-11-01 | 1989-01-10 | Texas Instruments Incorporated | Method of making a merge bipolar and complementary metal oxide semiconductor transistor device |
| EP0224712A3 (en) * | 1985-11-01 | 1988-02-10 | Texas Instruments Incorporated | Integrated device comprising bipolar and complementary metal oxide semiconductor transistors |
| US4735911A (en) * | 1985-12-17 | 1988-04-05 | Siemens Aktiengesellschaft | Process for the simultaneous production of bipolar and complementary MOS transistors on a common silicon substrate |
| DE3706278A1 (de) * | 1986-02-28 | 1987-09-03 | Canon Kk | Halbleitervorrichtung und herstellungsverfahren hierfuer |
| WO1987006764A1 (en) * | 1986-04-23 | 1987-11-05 | American Telephone & Telegraph Company | Process for manufacturing semiconductor devices |
| JPS62277745A (ja) * | 1986-05-27 | 1987-12-02 | Toshiba Corp | 半導体集積回路 |
| EP0248988B1 (de) * | 1986-06-10 | 1990-10-31 | Siemens Aktiengesellschaft | Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen |
| US5063168A (en) * | 1986-07-02 | 1991-11-05 | National Semiconductor Corporation | Process for making bipolar transistor with polysilicon stringer base contact |
| US4974046A (en) * | 1986-07-02 | 1990-11-27 | National Seimconductor Corporation | Bipolar transistor with polysilicon stringer base contact |
| US4727046A (en) * | 1986-07-16 | 1988-02-23 | Fairchild Semiconductor Corporation | Method of fabricating high performance BiCMOS structures having poly emitters and silicided bases |
| US4929570A (en) * | 1986-10-06 | 1990-05-29 | National Semiconductor Corporation | Selective epitaxy BiCMOS process |
| KR880005690A (ko) * | 1986-10-06 | 1988-06-30 | 넬손 스톤 | 선택적인 에피켁샬층을 사용한 BiCMOS 제조방법 |
| US5023690A (en) * | 1986-10-24 | 1991-06-11 | Texas Instruments Incorporated | Merged bipolar and complementary metal oxide semiconductor transistor device |
| US4962053A (en) * | 1987-01-30 | 1990-10-09 | Texas Instruments Incorporated | Bipolar transistor fabrication utilizing CMOS techniques |
| DE3882251T2 (de) * | 1987-01-30 | 1993-10-28 | Texas Instruments Inc | Verfahren zum Herstellen eines bipolaren Transistors unter Verwendung von CMOS-Techniken. |
| US4734382A (en) * | 1987-02-20 | 1988-03-29 | Fairchild Semiconductor Corporation | BiCMOS process having narrow bipolar emitter and implanted aluminum isolation |
| US5166770A (en) * | 1987-04-15 | 1992-11-24 | Texas Instruments Incorporated | Silicided structures having openings therein |
| US5087579A (en) * | 1987-05-28 | 1992-02-11 | Texas Instruments Incorporated | Method for fabricating an integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias |
| US4901120A (en) * | 1987-06-10 | 1990-02-13 | Unitrode Corporation | Structure for fast-recovery bipolar devices |
| EP0312965B1 (de) * | 1987-10-23 | 1992-12-30 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines planaren selbstjustierten Heterobipolartransistors |
| US4925806A (en) * | 1988-03-17 | 1990-05-15 | Northern Telecom Limited | Method for making a doped well in a semiconductor substrate |
| US4943536A (en) * | 1988-05-31 | 1990-07-24 | Texas Instruments, Incorporated | Transistor isolation |
| KR910009739B1 (ko) * | 1988-07-13 | 1991-11-29 | 삼성전자 주식회사 | 반도체장치의 제조방법 |
| JPH02268463A (ja) * | 1989-04-10 | 1990-11-02 | Toshiba Corp | 複合型半導体素子 |
| EP0450503A3 (en) * | 1990-04-02 | 1992-05-20 | National Semiconductor Corporation | Semiconductor devices with borosilicate glass sidewall spacers and method of fabrication |
| US5139961A (en) * | 1990-04-02 | 1992-08-18 | National Semiconductor Corporation | Reducing base resistance of a bjt by forming a self aligned silicide in the single crystal region of the extrinsic base |
| EP0452720A3 (en) * | 1990-04-02 | 1994-10-26 | Nat Semiconductor Corp | A semiconductor structure and method of its manufacture |
| US5139966A (en) * | 1990-04-02 | 1992-08-18 | National Semiconductor Corporation | Low resistance silicided substrate contact |
| US5045483A (en) * | 1990-04-02 | 1991-09-03 | National Semiconductor Corporation | Self-aligned silicided base bipolar transistor and resistor and method of fabrication |
| US5231042A (en) * | 1990-04-02 | 1993-07-27 | National Semiconductor Corporation | Formation of silicide contacts using a sidewall oxide process |
| US5234847A (en) * | 1990-04-02 | 1993-08-10 | National Semiconductor Corporation | Method of fabricating a BiCMOS device having closely spaced contacts |
| US5219784A (en) * | 1990-04-02 | 1993-06-15 | National Semiconductor Corporation | Spacer formation in a bicmos device |
| US5079182A (en) * | 1990-04-02 | 1992-01-07 | National Semiconductor Corporation | Bicmos device having self-aligned well tap and method of fabrication |
| US5107321A (en) * | 1990-04-02 | 1992-04-21 | National Semiconductor Corporation | Interconnect method for semiconductor devices |
| KR100234550B1 (ko) * | 1990-04-02 | 1999-12-15 | 클라크 3세 존 엠 | 증가된 항복 전압을 지닌 트랜지스터 디바이스 및 제조방법 |
| US5071778A (en) * | 1990-06-26 | 1991-12-10 | National Semiconductor Corporation | Self-aligned collector implant for bipolar transistors |
| US5225359A (en) * | 1990-08-17 | 1993-07-06 | National Semiconductor Corporation | Method of fabricating Schottky barrier diodes and Schottky barrier diode-clamped transistors |
| US5109256A (en) * | 1990-08-17 | 1992-04-28 | National Semiconductor Corporation | Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication |
| US5364801A (en) * | 1990-12-17 | 1994-11-15 | Texas Instruments Incorporated | Method of forming a charge pump circuit |
| US5169794A (en) * | 1991-03-22 | 1992-12-08 | National Semiconductor Corporation | Method of fabrication of pnp structure in a common substrate containing npn or MOS structures |
| US5150177A (en) * | 1991-12-06 | 1992-09-22 | National Semiconductor Corporation | Schottky diode structure with localized diode well |
| US5286991A (en) * | 1992-08-26 | 1994-02-15 | Pioneer Semiconductor Corporation | Capacitor for a BiCMOS device |
| US5325268A (en) * | 1993-01-28 | 1994-06-28 | National Semiconductor Corporation | Interconnector for a multi-chip module or package |
| EP0676802B1 (en) * | 1994-03-31 | 1998-12-23 | STMicroelectronics S.r.l. | a method of manufacturing a semiconductor device with a buried junction |
| US5554562A (en) * | 1995-04-06 | 1996-09-10 | Advanced Micro Devices, Inc. | Advanced isolation scheme for deep submicron technology |
| JP2776350B2 (ja) * | 1995-12-18 | 1998-07-16 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
| JPH09199513A (ja) * | 1996-01-19 | 1997-07-31 | Mitsubishi Electric Corp | バイポーラトランジスタおよび該バイポーラトランジスタを有する半導体装置 |
| GB2316224B (en) * | 1996-06-14 | 2000-10-04 | Applied Materials Inc | Ion implantation method |
| US5859465A (en) * | 1996-10-15 | 1999-01-12 | International Rectifier Corporation | High voltage power schottky with aluminum barrier metal spaced from first diffused ring |
| US6093591A (en) * | 1997-04-08 | 2000-07-25 | Matsushita Electronics Corporation | Method of fabricating a semiconductor integrated circuit device |
| KR100377130B1 (ko) * | 2000-11-22 | 2003-03-19 | 페어차일드코리아반도체 주식회사 | 반도체 소자 및 그 제조 방법 |
| CN101599463B (zh) * | 2009-07-24 | 2013-02-27 | 上海宏力半导体制造有限公司 | 一种cmos嵌入式肖特基二极管制造方法 |
| US8791546B2 (en) * | 2010-10-21 | 2014-07-29 | Freescale Semiconductor, Inc. | Bipolar transistors having emitter-base junctions of varying depths and/or doping concentrations |
| US9099489B2 (en) | 2012-07-10 | 2015-08-04 | Freescale Semiconductor Inc. | Bipolar transistor with high breakdown voltage |
| US10410862B2 (en) * | 2014-05-02 | 2019-09-10 | Synopsys, Inc. | 3D TCAD simulation |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57188862A (en) * | 1981-05-18 | 1982-11-19 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPS58137227A (ja) * | 1982-02-10 | 1983-08-15 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS58170063A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | 半導体装置 |
| JPS58197877A (ja) * | 1982-05-14 | 1983-11-17 | Nec Corp | 半導体集積回路装置の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3556879A (en) * | 1968-03-20 | 1971-01-19 | Rca Corp | Method of treating semiconductor devices |
| US3655457A (en) * | 1968-08-06 | 1972-04-11 | Ibm | Method of making or modifying a pn-junction by ion implantation |
| NL7007993A (ja) * | 1969-09-18 | 1971-03-22 | ||
| US3886569A (en) * | 1970-01-22 | 1975-05-27 | Ibm | Simultaneous double diffusion into a semiconductor substrate |
| US3748198A (en) * | 1970-01-22 | 1973-07-24 | Ibm | Simultaneous double diffusion into a semiconductor substrate |
| US4032372A (en) * | 1971-04-28 | 1977-06-28 | International Business Machines Corporation | Epitaxial outdiffusion technique for integrated bipolar and field effect transistors |
| US4203126A (en) * | 1975-11-13 | 1980-05-13 | Siliconix, Inc. | CMOS structure and method utilizing retarded electric field for minimum latch-up |
| US4029522A (en) * | 1976-06-30 | 1977-06-14 | International Business Machines Corporation | Method to fabricate ion-implanted layers with abrupt edges to reduce the parasitic resistance of Schottky barrier fets and bipolar transistors |
| JPS5413779A (en) * | 1977-07-04 | 1979-02-01 | Toshiba Corp | Semiconductor integrated circuit device |
| US4354307A (en) * | 1979-12-03 | 1982-10-19 | Burroughs Corporation | Method for mass producing miniature field effect transistors in high density LSI/VLSI chips |
| US4346512A (en) * | 1980-05-05 | 1982-08-31 | Raytheon Company | Integrated circuit manufacturing method |
| JPS57149770A (en) * | 1981-03-11 | 1982-09-16 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS5955052A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US4471523A (en) * | 1983-05-02 | 1984-09-18 | International Business Machines Corporation | Self-aligned field implant for oxide-isolated CMOS FET |
-
1984
- 1984-04-17 US US06/601,195 patent/US4536945A/en not_active Expired - Lifetime
- 1984-12-28 JP JP59281956A patent/JPH07105454B2/ja not_active Expired - Fee Related
-
1985
- 1985-03-28 DE DE19853511229 patent/DE3511229A1/de not_active Ceased
- 1985-04-03 GB GB08508703A patent/GB2157885B/en not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57188862A (en) * | 1981-05-18 | 1982-11-19 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPS58137227A (ja) * | 1982-02-10 | 1983-08-15 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS58170063A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | 半導体装置 |
| JPS58197877A (ja) * | 1982-05-14 | 1983-11-17 | Nec Corp | 半導体集積回路装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347963A (ja) * | 1986-08-13 | 1988-02-29 | シ−メンス、アクチエンゲゼルシヤフト | 集積回路とその製造方法 |
| JP2009016856A (ja) * | 1998-03-26 | 2009-01-22 | Texas Instr Inc <Ti> | 合併したバイポーラ回路およびｃｍｏｓ回路とその製造法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07105454B2 (ja) | 1995-11-13 |
| GB8508703D0 (en) | 1985-05-09 |
| DE3511229A1 (de) | 1985-10-24 |
| US4536945A (en) | 1985-08-27 |
| GB2157885A (en) | 1985-10-30 |
| GB2157885B (en) | 1987-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60226163A (ja) | シヨツトキ−バイポ−ラトランジスタを有するｃｍｏｓ構造を製造する方法 | |
| US4422885A (en) | Polysilicon-doped-first CMOS process | |
| JP2510751B2 (ja) | 単一集積回路チップ上に高電圧及び低電圧ｃｍｏｓトランジスタを形成するためのプロセス | |
| US5424572A (en) | Spacer formation in a semiconductor structure | |
| US4450620A (en) | Fabrication of MOS integrated circuit devices | |
| EP0256904B1 (en) | A method of fabricating high performance bicmos structures having poly emitters and silicided bases | |
| US4851257A (en) | Process for the fabrication of a vertical contact | |
| US4663825A (en) | Method of manufacturing semiconductor device | |
| EP0096734B1 (en) | Stacked complementary metal oxide semiconductor inverter | |
| WO1986007491A1 (en) | Process for forming contacts and interconnects for integrated circuits | |
| JP3285207B2 (ja) | 薄い犠牲層を使用した縦型ヒュ−ズ装置及びショットキダイオ−ドを製造する方法 | |
| JPH05347383A (ja) | 集積回路の製法 | |
| US4797372A (en) | Method of making a merge bipolar and complementary metal oxide semiconductor transistor device | |
| US5128272A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| JPH0348457A (ja) | 半導体装置およびその製造方法 | |
| US5268316A (en) | Fabrication process for Schottky diode with localized diode well | |
| US4560421A (en) | Semiconductor device and method of manufacturing the same | |
| JPH03270068A (ja) | 集積回路の製造方法 | |
| US4464824A (en) | Epitaxial contact fabrication process | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| US4691436A (en) | Method for fabricating a bipolar semiconductor device by undercutting and local oxidation | |
| US5244832A (en) | Method for fabricating a poly emitter logic array and apparatus produced thereby | |
| US5151378A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| US5691226A (en) | Method of manufacturing BICMOS integrated circuits | |
| US5780347A (en) | Method of forming polysilicon local interconnects |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |