JP3285207B2 - 薄い犠牲層を使用した縦型ヒュ−ズ装置及びショットキダイオ−ドを製造する方法 - Google Patents
薄い犠牲層を使用した縦型ヒュ−ズ装置及びショットキダイオ−ドを製造する方法Info
- Publication number
- JP3285207B2 JP3285207B2 JP20578091A JP20578091A JP3285207B2 JP 3285207 B2 JP3285207 B2 JP 3285207B2 JP 20578091 A JP20578091 A JP 20578091A JP 20578091 A JP20578091 A JP 20578091A JP 3285207 B2 JP3285207 B2 JP 3285207B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- transistor
- layer
- region
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 72
- 239000002184 metal Substances 0.000 claims description 72
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 48
- 229920005591 polysilicon Polymers 0.000 claims description 46
- 239000003870 refractory metal Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 38
- 229910021332 silicide Inorganic materials 0.000 claims description 30
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 28
- 239000002019 doping agent Substances 0.000 claims description 24
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910021339 platinum silicide Inorganic materials 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 5
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 description 16
- 229910008484 TiSi Inorganic materials 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000000126 substance Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000007717 exclusion Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 101100229953 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SCT1 gene Proteins 0.000 description 2
- 101100194362 Schizosaccharomyces pombe (strain 972 / ATCC 24843) res1 gene Proteins 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- -1 e.g. Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 150000003057 platinum Chemical class 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、集積回路におけるショ
ットキトランジスタ及び縦型ヒュ−ズの製造に関するも
のである。特に、本発明は、少なくともベ−スコンタク
トの一部の上の第１シリサイドを第２金属シリサイドで
置換し全てのコンタクト上に第１金属シリサイドを有す
るショットキクランプ型トランジスタ（ＳＣＴ）に関す
るものである。本発明は、更に、スイッチング速度を改
善し且つエミッタとベ−スとの間の側壁接合容量を減少
させるエミッタへの多結晶シリコン（ポリシリコン）コ
ンタクトを持った縦型ヒュ−ズを提供するものである。
ットキトランジスタ及び縦型ヒュ−ズの製造に関するも
のである。特に、本発明は、少なくともベ−スコンタク
トの一部の上の第１シリサイドを第２金属シリサイドで
置換し全てのコンタクト上に第１金属シリサイドを有す
るショットキクランプ型トランジスタ（ＳＣＴ）に関す
るものである。本発明は、更に、スイッチング速度を改
善し且つエミッタとベ−スとの間の側壁接合容量を減少
させるエミッタへの多結晶シリコン（ポリシリコン）コ
ンタクトを持った縦型ヒュ−ズを提供するものである。
【０００２】
【従来の技術】バイポ−ラトランジスタ集積回路を製造
するための多数の製造方法が公知である。酸化物分離型
バイポ−ラトランジスタ集積回路も公知であり、例え
ば、「酸化分離を有する集積回路の製造方法及びその結
果得られる構成体（Ｍｅｔｈｏｄｏｆ Ｆａｂｒｉｃａ
ｔｉｎｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓｗ
ｉｔｈ Ｏｘｉｄｉｚｅｄ Ｉｓｏｌａｔｉｏｎ ａｎ
ｄ ｔｈｅ Ｒｅｓｕｌｔｉｎｇ Ｓｔｒｕｃｔｕｒ
ｅ）」という名称の米国特許第３，６４８，１２５号
（Ｐｅｌｔｚｅｒ）に記載されている。
するための多数の製造方法が公知である。酸化物分離型
バイポ−ラトランジスタ集積回路も公知であり、例え
ば、「酸化分離を有する集積回路の製造方法及びその結
果得られる構成体（Ｍｅｔｈｏｄｏｆ Ｆａｂｒｉｃａ
ｔｉｎｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓｗ
ｉｔｈ Ｏｘｉｄｉｚｅｄ Ｉｓｏｌａｔｉｏｎ ａｎ
ｄ ｔｈｅ Ｒｅｓｕｌｔｉｎｇ Ｓｔｒｕｃｔｕｒ
ｅ）」という名称の米国特許第３，６４８，１２５号
（Ｐｅｌｔｚｅｒ）に記載されている。
【０００３】上述した「アイソプレ−ナ」製造技術に加
えて、単一のダイ上にバイポ−ラトランジスタ装置とＣ
ＭＯＳ装置との両方を製造し且つ単一の集積回路内に組
み込む技術が「セル寸法を減少させて１個の基板上に高
性能ＣＭＯＳ及びバイポ−ラ集積回路装置を製造する方
法（Ｐｒｏｃｅｓｓ ｆｏｒ Ｍａｋｉｎｇ Ｈｉｇｈ
Ｐｅｒｆｏｒｍａｎｃｅ ＣＭＯＳ ａｎｄ Ｂｉｐ
ｏｌａｒ Ｉｎｔｅｇｒａｔｅｄ Ｄｅｖｉｃｅｓ Ｏ
ｎ Ｏｎｅ Ｓｕｂｓｔｒａｔｅ ＷｉｔｈＲｅｄｕｃ
ｅｄ Ｃｅｌｌ Ｓｉｚｅ）」という名称の１９８８年
８月１６日に発行された米国特許第４，７６４，４８０
号（Ｖｏｒａ）に開示されている。この特許に記載され
ている方法では、所望の活性区域へのコンタクトを形成
するための相互接続媒体としてポリシリコンを使用して
いる。
えて、単一のダイ上にバイポ−ラトランジスタ装置とＣ
ＭＯＳ装置との両方を製造し且つ単一の集積回路内に組
み込む技術が「セル寸法を減少させて１個の基板上に高
性能ＣＭＯＳ及びバイポ−ラ集積回路装置を製造する方
法（Ｐｒｏｃｅｓｓ ｆｏｒ Ｍａｋｉｎｇ Ｈｉｇｈ
Ｐｅｒｆｏｒｍａｎｃｅ ＣＭＯＳ ａｎｄ Ｂｉｐ
ｏｌａｒ Ｉｎｔｅｇｒａｔｅｄ Ｄｅｖｉｃｅｓ Ｏ
ｎ Ｏｎｅ Ｓｕｂｓｔｒａｔｅ ＷｉｔｈＲｅｄｕｃ
ｅｄ Ｃｅｌｌ Ｓｉｚｅ）」という名称の１９８８年
８月１６日に発行された米国特許第４，７６４，４８０
号（Ｖｏｒａ）に開示されている。この特許に記載され
ている方法では、所望の活性区域へのコンタクトを形成
するための相互接続媒体としてポリシリコンを使用して
いる。
【０００４】従来技術の典型的な酸化物分離型プロセス
においては、Ｎ型埋込層をＰ型シリコン基板内に拡散さ
せる。次いで、基板の上表面にわたってＮ型エピタキシ
ャル層を付着形成させる。典型的には二酸化シリコン上
に窒化シリコンを設けた適宜のマスクを該エピタキシャ
ル層上に形成し、エピタキシャル層内においてフィ−ル
ド酸化物領域が所望される個所において窒化シリコン領
域を除去する。次いで、該窒化物層内の開口を介してエ
ピタキシャル層を酸化して、これらのフィ−ルド酸化物
領域を画定する。凹設型フィ−ルド酸化物領域が所望さ
れる場合には、酸化の前にシリコンエッチを実施する。
においては、Ｎ型埋込層をＰ型シリコン基板内に拡散さ
せる。次いで、基板の上表面にわたってＮ型エピタキシ
ャル層を付着形成させる。典型的には二酸化シリコン上
に窒化シリコンを設けた適宜のマスクを該エピタキシャ
ル層上に形成し、エピタキシャル層内においてフィ−ル
ド酸化物領域が所望される個所において窒化シリコン領
域を除去する。次いで、該窒化物層内の開口を介してエ
ピタキシャル層を酸化して、これらのフィ−ルド酸化物
領域を画定する。凹設型フィ−ルド酸化物領域が所望さ
れる場合には、酸化の前にシリコンエッチを実施する。
【０００５】従来のバイポ−ラプロセス技術において
は、次いで、エピタキシャル層をＰ型ド−パントで注入
してバイポ−ラ装置のベ−スを画定し、次いで高度にド
−プしたＮ型エミッタをベ−ス領域内に拡散させる。ト
ランジスタが所望される場合には、エミッタ、ベ−ス及
びコレクタへの金属コンタクトを形成する。ベ−スコン
タクトはエミッタコンタクトから離隔されているが、コ
レクタコンタクトは、埋込層への同一の導電型のコレク
タシンク上に載置され、エピタキシャル層の表面から埋
込層へ延在する。ヒュ−ズを形成する場合には、ベ−ス
コンタクトを省略する。ショットキクランプトランジス
タを形成する場合には、コレクタコンタクトをベ−スコ
ンタクトとを接続するために金属が使用される。
は、次いで、エピタキシャル層をＰ型ド−パントで注入
してバイポ−ラ装置のベ−スを画定し、次いで高度にド
−プしたＮ型エミッタをベ−ス領域内に拡散させる。ト
ランジスタが所望される場合には、エミッタ、ベ−ス及
びコレクタへの金属コンタクトを形成する。ベ−スコン
タクトはエミッタコンタクトから離隔されているが、コ
レクタコンタクトは、埋込層への同一の導電型のコレク
タシンク上に載置され、エピタキシャル層の表面から埋
込層へ延在する。ヒュ−ズを形成する場合には、ベ−ス
コンタクトを省略する。ショットキクランプトランジス
タを形成する場合には、コレクタコンタクトをベ−スコ
ンタクトとを接続するために金属が使用される。
【０００６】従来、バイポ−ラトランジスタ装置が、プ
ログラマブルリ−ドオンリメモリ（ＰＲＯＭ）及びプロ
グラマブルアレイロジック（ＰＡＬ）、及びその他のタ
イプの回路におけるヒュ−ズとして使用されている。縦
型ヒュ−ズは、通常、集積回路において寸法がより小さ
く且つ集積度が一層大きいので、これらの適用におい
て、横型ヒュ−ズよりも好適である。典型的な従来の縦
型ヒュ−ズにおけるヒュ−ズ動作は、バイポ−ラトラン
ジスタのエミッタとコレクタとの間に十分に高い電流又
は電圧を供給することによって活性化させ、その場合
に、該ヒュ−ズ装置は、フロ−ティングベ−スＮＰＮト
ランジスタ「０」からコレクタ・ベ−スダイオ−ド
「１」へ変換される。好適実施例のメモリにおいて、オ
−ミックコンタクトは、トランジスタによって表される
ビットを「０」から「１」格納要素へ変換させる。
ログラマブルリ−ドオンリメモリ（ＰＲＯＭ）及びプロ
グラマブルアレイロジック（ＰＡＬ）、及びその他のタ
イプの回路におけるヒュ−ズとして使用されている。縦
型ヒュ−ズは、通常、集積回路において寸法がより小さ
く且つ集積度が一層大きいので、これらの適用におい
て、横型ヒュ−ズよりも好適である。典型的な従来の縦
型ヒュ−ズにおけるヒュ−ズ動作は、バイポ−ラトラン
ジスタのエミッタとコレクタとの間に十分に高い電流又
は電圧を供給することによって活性化させ、その場合
に、該ヒュ−ズ装置は、フロ−ティングベ−スＮＰＮト
ランジスタ「０」からコレクタ・ベ−スダイオ−ド
「１」へ変換される。好適実施例のメモリにおいて、オ
−ミックコンタクトは、トランジスタによって表される
ビットを「０」から「１」格納要素へ変換させる。
【０００７】幾つかの従来技術プロセスは、エミッタ及
びコレクタ領域に対してポリシリコンコンタクト形成す
る。従来のプロセスにおいては、該ポリシリコンは、集
積回路の種々の活性領域とコンタクトし且つ相互接続す
る比較的柔軟性のある手段として確立される。一般的に
は、ポリシリコンはダイ全体にわたって形成され、且つ
区域が選択的にド−プされて下側のシリコンへのコンタ
クトを形成するか、又は従来公知の如く、抵抗要素を形
成する。
びコレクタ領域に対してポリシリコンコンタクト形成す
る。従来のプロセスにおいては、該ポリシリコンは、集
積回路の種々の活性領域とコンタクトし且つ相互接続す
る比較的柔軟性のある手段として確立される。一般的に
は、ポリシリコンはダイ全体にわたって形成され、且つ
区域が選択的にド−プされて下側のシリコンへのコンタ
クトを形成するか、又は従来公知の如く、抵抗要素を形
成する。
【０００８】ポリシリコン領域への金属コンタクトを設
ける場合、耐火性金属をダイ全体にわたり付着形成し且
つ反応させて、シリサイドを形成する。典型的には、チ
タン「Ｔｉ」が使用され、その場合には、ＴｉＳｉ2が
形成される。例えばプラチナシリサイド（ＰｔＳｉ）、
モリブデンシリサイド（ＭｏＳｉ）、タンタルシリサイ
ド（ＴａＳｉ）等のその他の耐火性金属を使用してシリ
サイドを形成することも可能である。反応しなかった金
属を除去し、且つメタリゼ−ションプロセスを開始させ
る。通常のトランジスタと同一のダイに縦型ヒュ−ズを
組み込む場合には、メタリゼ−ションプロセスにおい
て、コンタクト金属を付着形成する前に、該トランジス
タ上のシリサイドにわたってバリア金属層チタン−タン
グステン（ＴｉＷ）を形成することが多い。該バリア金
属は、コンタクト金属原子が、縦型ヒュ−ズにおけるコ
ンタクト金属の場合において発生する如く、トランジス
タ用のポリシリコン内に拡散することを禁止する。トラ
ンジスタとヒュ−ズとを共に有する構成体を製造する場
合における１つの問題は、バリア金属がヒュ−ズ上に付
着することを許容すること無しに、該トランジスタ上に
バリア金属を形成する処理効果を最小とすることであ
る。
ける場合、耐火性金属をダイ全体にわたり付着形成し且
つ反応させて、シリサイドを形成する。典型的には、チ
タン「Ｔｉ」が使用され、その場合には、ＴｉＳｉ2が
形成される。例えばプラチナシリサイド（ＰｔＳｉ）、
モリブデンシリサイド（ＭｏＳｉ）、タンタルシリサイ
ド（ＴａＳｉ）等のその他の耐火性金属を使用してシリ
サイドを形成することも可能である。反応しなかった金
属を除去し、且つメタリゼ−ションプロセスを開始させ
る。通常のトランジスタと同一のダイに縦型ヒュ−ズを
組み込む場合には、メタリゼ−ションプロセスにおい
て、コンタクト金属を付着形成する前に、該トランジス
タ上のシリサイドにわたってバリア金属層チタン−タン
グステン（ＴｉＷ）を形成することが多い。該バリア金
属は、コンタクト金属原子が、縦型ヒュ−ズにおけるコ
ンタクト金属の場合において発生する如く、トランジス
タ用のポリシリコン内に拡散することを禁止する。トラ
ンジスタとヒュ−ズとを共に有する構成体を製造する場
合における１つの問題は、バリア金属がヒュ−ズ上に付
着することを許容すること無しに、該トランジスタ上に
バリア金属を形成する処理効果を最小とすることであ
る。
【０００９】縦型ヒュ−ズの使用に加えて、多くの集積
回路は、ショットキクランプトランジスタを使用するこ
とにより利点が得られる。これらのトランジスタは、そ
れらのベ−ス電流が制御されるので望ましいものであ
る。ショットキクランプトランジスタは、上述した如き
バイポ−ラヒュ−ズ装置を製造するために使用されるの
と多数の同一の製造ステップを使用するバイポ−ラトラ
ンジスタである。然し乍ら、ショットキダイオ−ドトラ
ンジスタのコレクタとベ−スとの間のダイオ−ド接合に
対して必要な金属コンタクト手法は、縦型ヒュ−ズの製
造と屡々両立性のない処理ステップを必要とする。例え
ば、ショットキクランプトランジスタにおけるショット
キ金属コンタクトとしてＰｔＳｉを使用することが公知
であるが、ＰｔＳｉはコンタクト抵抗を増加させるの
で、幾つかのヒュ−ズ装置においては望ましいものでは
ない。更に、ショットキ装置及び縦型ヒュ−ズが同一の
基板に製造される場合には、基板表面上にＰｔＳｉを付
着させる前に、全てのコンタクト領域が開口される。Ｐ
ｔＳｉはショットキ装置のために意図されているもので
あり、且つ残存するコンタクトから不所望のＰｔＳｉを
除去し、特に縦型ヒュ−ズ上のものを除去するためにエ
ッチングが使用される。このエッチングは、精密に制御
することは困難であり、且つそうであるから、意図せず
に過剰にエッチンッグが行われて、縦型ヒュ−ズ及び、
設けられている場合には、上部接続型ＮＰＮトランジス
タの両方のＶeboを短絡させることがある。更に、ショ
ットキクランプ型トランジスタ及びヒュ−ズ装置を同一
の基板に製造する場合には、ショットキクランプ型トラ
ンジスタは、例えばアルミニウム等の相互接続金属から
保護され、ヒュ−ズ装置に対して必要な同一のタイプの
溶融作用から保護せねばならない。
回路は、ショットキクランプトランジスタを使用するこ
とにより利点が得られる。これらのトランジスタは、そ
れらのベ−ス電流が制御されるので望ましいものであ
る。ショットキクランプトランジスタは、上述した如き
バイポ−ラヒュ−ズ装置を製造するために使用されるの
と多数の同一の製造ステップを使用するバイポ−ラトラ
ンジスタである。然し乍ら、ショットキダイオ−ドトラ
ンジスタのコレクタとベ−スとの間のダイオ−ド接合に
対して必要な金属コンタクト手法は、縦型ヒュ−ズの製
造と屡々両立性のない処理ステップを必要とする。例え
ば、ショットキクランプトランジスタにおけるショット
キ金属コンタクトとしてＰｔＳｉを使用することが公知
であるが、ＰｔＳｉはコンタクト抵抗を増加させるの
で、幾つかのヒュ−ズ装置においては望ましいものでは
ない。更に、ショットキ装置及び縦型ヒュ−ズが同一の
基板に製造される場合には、基板表面上にＰｔＳｉを付
着させる前に、全てのコンタクト領域が開口される。Ｐ
ｔＳｉはショットキ装置のために意図されているもので
あり、且つ残存するコンタクトから不所望のＰｔＳｉを
除去し、特に縦型ヒュ−ズ上のものを除去するためにエ
ッチングが使用される。このエッチングは、精密に制御
することは困難であり、且つそうであるから、意図せず
に過剰にエッチンッグが行われて、縦型ヒュ−ズ及び、
設けられている場合には、上部接続型ＮＰＮトランジス
タの両方のＶeboを短絡させることがある。更に、ショ
ットキクランプ型トランジスタ及びヒュ−ズ装置を同一
の基板に製造する場合には、ショットキクランプ型トラ
ンジスタは、例えばアルミニウム等の相互接続金属から
保護され、ヒュ−ズ装置に対して必要な同一のタイプの
溶融作用から保護せねばならない。
【００１０】
【発明が解決しようとする課題】従って、ショットキト
ランジスタ及び縦型ヒュ−ズ装置を製造する改善した方
法及びその結果得られる改善された装置を提供すること
が所望されている。
ランジスタ及び縦型ヒュ−ズ装置を製造する改善した方
法及びその結果得られる改善された装置を提供すること
が所望されている。
【００１１】
【課題を解決するための手段】本発明によれば、好適に
は同一の半導体基板内に、ポリシリコンショットキクラ
ンプ型トランジスタ及び縦型ヒュ−ズ装置を製造する改
善した方法が提供される。その結果得られる構成体は、
改善されたショットキクランプ型トランジスタ及び縦型
ヒュ−ズ装置を有している。改善されたショットキトラ
ンジスタは、第１導電型のコレクタコンタクト領域及び
エミッタコンタクト領域を有すると共に、第２導電型の
ベ−スコンタクト領域を有している。エミッタ及びベ−
スコンタクト領域は、その上に第１耐火性金属コンタク
トを具備する表面を有している。コレクタ窓表面は、ベ
−スコンタクト領域の一部に隣接しており、且つ該窓表
面及び隣接するベ−スコンタクト領域上に第２耐火性金
属コンタクトを有している。バリア金属が、ベ−スコン
タクト領域上の第１耐火性金属の一部及びベ−スコンタ
クト領域及びコレクタ窓表面上の第２耐火性金属の一部
の上に設けられており、エミッタコンタクト領域下側の
エミッタ領域内にアルミニウムコンタクト金属がマイグ
レ−ト即ち移動することを防止している。
は同一の半導体基板内に、ポリシリコンショットキクラ
ンプ型トランジスタ及び縦型ヒュ−ズ装置を製造する改
善した方法が提供される。その結果得られる構成体は、
改善されたショットキクランプ型トランジスタ及び縦型
ヒュ−ズ装置を有している。改善されたショットキトラ
ンジスタは、第１導電型のコレクタコンタクト領域及び
エミッタコンタクト領域を有すると共に、第２導電型の
ベ−スコンタクト領域を有している。エミッタ及びベ−
スコンタクト領域は、その上に第１耐火性金属コンタク
トを具備する表面を有している。コレクタ窓表面は、ベ
−スコンタクト領域の一部に隣接しており、且つ該窓表
面及び隣接するベ−スコンタクト領域上に第２耐火性金
属コンタクトを有している。バリア金属が、ベ−スコン
タクト領域上の第１耐火性金属の一部及びベ−スコンタ
クト領域及びコレクタ窓表面上の第２耐火性金属の一部
の上に設けられており、エミッタコンタクト領域下側の
エミッタ領域内にアルミニウムコンタクト金属がマイグ
レ−ト即ち移動することを防止している。
【００１２】本発明の改善された半導体構成体は、更
に、改善された縦型ヒュ−ズを提供している。縦型ヒュ
−ズは、第１導電型のコレクタコンタクト領域及びエミ
ッタコンタクト領域を有しており、且つエミッタコンタ
クト領域下側に位置されており第２導電型のベ−ス領域
を有している。エミッタコンタクト領域は、第１及び第
２耐火性金属の少なくとも一方で、ある実施例において
は、その両方が存在しない上部表面部分を有している。
ある実施例においては、第１耐火性金属はチタンシリサ
イドであり、第２耐火性金属はプラチナシリサイドであ
り、且つバリア金属はチタンタングステンである。
に、改善された縦型ヒュ−ズを提供している。縦型ヒュ
−ズは、第１導電型のコレクタコンタクト領域及びエミ
ッタコンタクト領域を有しており、且つエミッタコンタ
クト領域下側に位置されており第２導電型のベ−ス領域
を有している。エミッタコンタクト領域は、第１及び第
２耐火性金属の少なくとも一方で、ある実施例において
は、その両方が存在しない上部表面部分を有している。
ある実施例においては、第１耐火性金属はチタンシリサ
イドであり、第２耐火性金属はプラチナシリサイドであ
り、且つバリア金属はチタンタングステンである。
【００１３】ショットキトランジスタ及び縦型ヒュ−ズ
装置を持った半導体構成体を製造する場合、該半導体構
成体は、そのトランジスタのための第１区域とそのヒュ
−ズのための第２区域とを持つように画定される。各装
置のコレクタ領域、エミッタ領域、及びベ−ス領域の形
成の後に、第１耐火性金属をポリシリコン層の選択した
区域にわたって反応させて、第１の反応した耐火性金属
層を形成する。半導体構成体の上側に存在する所望の区
域は、該トランジスタに制限されており、且つベ−ス領
域の、エミッタ領域の、及びコレクタ領域の少なくとも
一部を包含している。その後に、キャップ酸化物を形成
し、且つその中にコンタクトビア（コンタクト用貫通導
体）を形成する。次いで、薄い犠牲酸化物層を、基板表
面上に成長させ、且つ該ポリシリコンをエッチングして
下側に存在するコレクタ領域へ延在させて、ショットキ
窓を形成する。トランジスタベ−スコンタクトの隣のト
ランジスタコレクタ窓領域にわたって窓領域を開口す
る。次いで、好適にはＰｔＳｉである第２金属シリサイ
ドを、該ショットキコンタクト窓内に形成する。
装置を持った半導体構成体を製造する場合、該半導体構
成体は、そのトランジスタのための第１区域とそのヒュ
−ズのための第２区域とを持つように画定される。各装
置のコレクタ領域、エミッタ領域、及びベ−ス領域の形
成の後に、第１耐火性金属をポリシリコン層の選択した
区域にわたって反応させて、第１の反応した耐火性金属
層を形成する。半導体構成体の上側に存在する所望の区
域は、該トランジスタに制限されており、且つベ−ス領
域の、エミッタ領域の、及びコレクタ領域の少なくとも
一部を包含している。その後に、キャップ酸化物を形成
し、且つその中にコンタクトビア（コンタクト用貫通導
体）を形成する。次いで、薄い犠牲酸化物層を、基板表
面上に成長させ、且つ該ポリシリコンをエッチングして
下側に存在するコレクタ領域へ延在させて、ショットキ
窓を形成する。トランジスタベ−スコンタクトの隣のト
ランジスタコレクタ窓領域にわたって窓領域を開口す
る。次いで、好適にはＰｔＳｉである第２金属シリサイ
ドを、該ショットキコンタクト窓内に形成する。
【００１４】ヒュ−ズエミッタコンタクト上の部分を除
いて、第１及び第２耐火性金属層の選択した区域にわた
り第１コンタクト金属層を形成する。この第１金属はバ
リア層として作用する。最後に、第１及び第２金属耐火
性金属層の選択した区域及び表面区域におけるヒュ−ズ
コレクタ領域にわたって第２金属層を形成する。この第
２金属は種々の装置領域に対するコンタクト金属として
作用する。
いて、第１及び第２耐火性金属層の選択した区域にわた
り第１コンタクト金属層を形成する。この第１金属はバ
リア層として作用する。最後に、第１及び第２金属耐火
性金属層の選択した区域及び表面区域におけるヒュ−ズ
コレクタ領域にわたって第２金属層を形成する。この第
２金属は種々の装置領域に対するコンタクト金属として
作用する。
【００１５】ヒュ−ズ装置においては、バリア金属が、
エミッタコンタクト領域上、及び、オプションとして、
ヒュ−ズ装置のコレクタコンタクト領域上の爾後の金属
コンタクトを分離するものではないことが重要である。
従って、第１耐火性金属を層形成した後に、犠牲酸化物
層を成長させて爾後のバリア金属ステップ期間中にヒュ
−ズ装置をマスクする。該バリア金属は、金属コンタク
トとして使用されるアルミニウムが、該トランジスタ内
のエミッタコンタクト領域へマイグレ−ト即ち移動する
ことを防止する。そうでない場合には、アルミニウムが
該トランジスタを短絡させる場合がある。
エミッタコンタクト領域上、及び、オプションとして、
ヒュ−ズ装置のコレクタコンタクト領域上の爾後の金属
コンタクトを分離するものではないことが重要である。
従って、第１耐火性金属を層形成した後に、犠牲酸化物
層を成長させて爾後のバリア金属ステップ期間中にヒュ
−ズ装置をマスクする。該バリア金属は、金属コンタク
トとして使用されるアルミニウムが、該トランジスタ内
のエミッタコンタクト領域へマイグレ−ト即ち移動する
ことを防止する。そうでない場合には、アルミニウムが
該トランジスタを短絡させる場合がある。
【００１６】その結果得られる装置は、一層薄いエピタ
キシャル層を使用することを可能とし、回路動作を一層
高速化させ、且つ一層薄いフィ−ルド酸化物を使用して
シリコン結晶にかかる応力を減少させ且つ接合リ−クを
低下させることを可能としている。
キシャル層を使用することを可能とし、回路動作を一層
高速化させ、且つ一層薄いフィ−ルド酸化物を使用して
シリコン結晶にかかる応力を減少させ且つ接合リ−クを
低下させることを可能としている。
【００１７】
【実施例】Ｉ．概説 図１（Ａ）及び（Ｂ）は、ショットキクランプトランジ
スタ１０及び半導体ヒュ−ズ装置１２の好適実施例を示
した概略断面図である。トランジスタ１０及びヒュ−ズ
装置１２は、好適実施例においては、所定の固有抵抗値
へボロンでド−プしたＰ導電型シリコン基板１４を有し
ている。この固有抵抗値は、約３０乃至５０Ω・cmであ
る。埋込層１８は、コレクタとコレクタコンタクトとの
間の低固有抵抗経路として作用し、基板１４内に延在し
ており、且つピ−ク濃度が約１０18乃至１０19／cm3に
砒素でド−プされている。単結晶シリコンの薄いＮ型エ
ピタキシャル層２２は、基板１４及び埋込層１８の上表
面に設けられている。エピタキシャル層２２は、約１μ
ｍの適宜の厚さを有している。
スタ１０及び半導体ヒュ−ズ装置１２の好適実施例を示
した概略断面図である。トランジスタ１０及びヒュ−ズ
装置１２は、好適実施例においては、所定の固有抵抗値
へボロンでド−プしたＰ導電型シリコン基板１４を有し
ている。この固有抵抗値は、約３０乃至５０Ω・cmであ
る。埋込層１８は、コレクタとコレクタコンタクトとの
間の低固有抵抗経路として作用し、基板１４内に延在し
ており、且つピ−ク濃度が約１０18乃至１０19／cm3に
砒素でド−プされている。単結晶シリコンの薄いＮ型エ
ピタキシャル層２２は、基板１４及び埋込層１８の上表
面に設けられている。エピタキシャル層２２は、約１μ
ｍの適宜の厚さを有している。
【００１８】チャンネルストップ注入２０は、フィ−ル
ド酸化物領域内の二酸化シリコン／シリコン界面におい
てチャンネル反転の発生を防止している。完全に凹設さ
れたフィ−ルド酸化物領域２４は、トランジスタ１０及
びヒュ−ズ装置１２の分離を与えるために使用されてい
る。フィ−ルド酸化物領域２４は、エピタキシャルシリ
コン２２の島状部２５を取り囲んでおり、その際に、そ
の中に能動及び／又は受動装置を形成することの可能な
電気的に分離されたポケットを与えている。第２フィ−
ルド酸化物２６は、コレクタシンク２８を、各装置の残
部から分離している。コレクタシンク２８は、燐で約１
０19乃至１０20原子数／cm3のＮ型ド−パントでピ−ク
アクティブ化学ド−パント濃度に高度にド−プされてお
り、コレクタシンクコンタクト１４から埋込層１８へオ
−ミック連続性を与えている。
ド酸化物領域内の二酸化シリコン／シリコン界面におい
てチャンネル反転の発生を防止している。完全に凹設さ
れたフィ−ルド酸化物領域２４は、トランジスタ１０及
びヒュ−ズ装置１２の分離を与えるために使用されてい
る。フィ−ルド酸化物領域２４は、エピタキシャルシリ
コン２２の島状部２５を取り囲んでおり、その際に、そ
の中に能動及び／又は受動装置を形成することの可能な
電気的に分離されたポケットを与えている。第２フィ−
ルド酸化物２６は、コレクタシンク２８を、各装置の残
部から分離している。コレクタシンク２８は、燐で約１
０19乃至１０20原子数／cm3のＮ型ド−パントでピ−ク
アクティブ化学ド−パント濃度に高度にド−プされてお
り、コレクタシンクコンタクト１４から埋込層１８へオ
−ミック連続性を与えている。
【００１９】トランジスタベ−ス３０は、約５×１０17
乃至約５×１０18原子数／cm3のＰ型ド−パントのピ−
クアクティブ化学ド−パント濃度を有しており、ポリシ
リコン−単結晶界面の下側約０．２５μｍの深さにおい
てベ−ス・コレクタ接合を形成している。ベ−ス３２
は、約１０17乃至１０18原子数／cm3で同一のＰ型ド−
パントの平均アクティブ化学ド−パント濃度を有してお
り、該ヒュ−ズ内に設けられている。
乃至約５×１０18原子数／cm3のＰ型ド−パントのピ−
クアクティブ化学ド−パント濃度を有しており、ポリシ
リコン−単結晶界面の下側約０．２５μｍの深さにおい
てベ−ス・コレクタ接合を形成している。ベ−ス３２
は、約１０17乃至１０18原子数／cm3で同一のＰ型ド−
パントの平均アクティブ化学ド−パント濃度を有してお
り、該ヒュ−ズ内に設けられている。
【００２０】真性ポリシリコン層４０が、エピタキシャ
ル層２２の上に形成されている。選択領域が所望の活性
化学ド−パント濃度へ注入されている。ヒュ−ズ１２
は、約１０20原子数／cm3の活性化学ド−パント濃度を
持った典型的には砒素であるＮ型ド−パント原子を具備
するポリシリコンエミッタコンタクト４２ｂを有してい
る。ヒュ−ズエミッタコンタクト４２ｂは、好適には、
ヒュ−ズベ−ス領域３２を完全に被覆して形成されてお
り、後の外因的ベ−ス注入操作がこのヒュ−ズ装置を修
正することを防止している。トランジスタ１０は、ベ−
ス領域３０の一部のみを被覆するべく制限されたエミッ
タコンタクト４２ａを有している。同様に、ポリシリコ
ンコレクタコンタクト４４は、コレクタシンク２８の上
側に位置して設けられている。
ル層２２の上に形成されている。選択領域が所望の活性
化学ド−パント濃度へ注入されている。ヒュ−ズ１２
は、約１０20原子数／cm3の活性化学ド−パント濃度を
持った典型的には砒素であるＮ型ド−パント原子を具備
するポリシリコンエミッタコンタクト４２ｂを有してい
る。ヒュ−ズエミッタコンタクト４２ｂは、好適には、
ヒュ−ズベ−ス領域３２を完全に被覆して形成されてお
り、後の外因的ベ−ス注入操作がこのヒュ−ズ装置を修
正することを防止している。トランジスタ１０は、ベ−
ス領域３０の一部のみを被覆するべく制限されたエミッ
タコンタクト４２ａを有している。同様に、ポリシリコ
ンコレクタコンタクト４４は、コレクタシンク２８の上
側に位置して設けられている。
【００２１】ヒュ−ズ１２内のエミッタ４６ｂは、ポリ
シリコンコンタクト４２ｂの下側に形成されており且つ
ヒュ−ズベ−ス３２の上側に存在しており、エミッタコ
ンタクト４２ｂからのＮ型ド−パント原子の拡散によっ
て形成されている。トランジスタ１０内のエミッタ４６
ａは、エミッタコンタクト４２ａからのＮ型ド−パント
原子の拡散によってポリシリコンコンタクト４２ａ下側
に形成されている。
シリコンコンタクト４２ｂの下側に形成されており且つ
ヒュ−ズベ−ス３２の上側に存在しており、エミッタコ
ンタクト４２ｂからのＮ型ド−パント原子の拡散によっ
て形成されている。トランジスタ１０内のエミッタ４６
ａは、エミッタコンタクト４２ａからのＮ型ド−パント
原子の拡散によってポリシリコンコンタクト４２ａ下側
に形成されている。
【００２２】好適には、例えばチタンシリサイド（Ｔｉ
Ｓｉ2）を形成するためのチタン等の耐火性金属を反応
させることによって形成されるシリサイド層５１が、ポ
リシリコン層４０の選択区域上に設けられている。ベ−
スコンタクト４８に隣接するコレクタ窓領域５０をマス
クし、その上にはシリサイド層５１が形成されることを
防止する。
Ｓｉ2）を形成するためのチタン等の耐火性金属を反応
させることによって形成されるシリサイド層５１が、ポ
リシリコン層４０の選択区域上に設けられている。ベ−
スコンタクト４８に隣接するコレクタ窓領域５０をマス
クし、その上にはシリサイド層５１が形成されることを
防止する。
【００２３】コレクタ窓領域５０及びトランジスタベ−
スコンタクト４８の一部を開口させ、従って、その上
に、第２耐火性金属を付着形成させることが可能であ
る。好適には、例えばプラチナシリサイド（ＰｔＳｉ）
等の耐火性金属を反応させることによって形成される第
２シリサイド層５２は、トランジスタ１０のコレクタ窓
領域５０内に設けられている。
スコンタクト４８の一部を開口させ、従って、その上
に、第２耐火性金属を付着形成させることが可能であ
る。好適には、例えばプラチナシリサイド（ＰｔＳｉ）
等の耐火性金属を反応させることによって形成される第
２シリサイド層５２は、トランジスタ１０のコレクタ窓
領域５０内に設けられている。
【００２４】ＰｔＳｉ５２は、付着され且つ反応され、
従って、一方の端部はベ−スコンタクト４８の上表面上
のＴｉＳｉ2と接触する。ＰｔＳｉ５２は、コレクタ窓
領域５０に隣接するベ−スコンタクト４８の側壁に沿っ
て下方に延在している。ＰｔＳｉ層５２はコレクタ窓領
域５０上を継続しており且つベ−スコンタクト４８の側
壁を上方に延在し、更にその上のＴｉＳｉ層５１と接続
している。この第２耐火性金属位置は好適である。何故
ならば、それは、必要とされる回路特性に依存して、シ
ョットキクランプ型トランジスタ１０のコレクタとベ−
スとの間の電圧を所望の電圧にクランプするショットキ
ダイオ−ドを形成するか、又はショットキダイオ−ドと
してとして作用するからである。
従って、一方の端部はベ−スコンタクト４８の上表面上
のＴｉＳｉ2と接触する。ＰｔＳｉ５２は、コレクタ窓
領域５０に隣接するベ−スコンタクト４８の側壁に沿っ
て下方に延在している。ＰｔＳｉ層５２はコレクタ窓領
域５０上を継続しており且つベ−スコンタクト４８の側
壁を上方に延在し、更にその上のＴｉＳｉ層５１と接続
している。この第２耐火性金属位置は好適である。何故
ならば、それは、必要とされる回路特性に依存して、シ
ョットキクランプ型トランジスタ１０のコレクタとベ−
スとの間の電圧を所望の電圧にクランプするショットキ
ダイオ−ドを形成するか、又はショットキダイオ−ドと
してとして作用するからである。
【００２５】バリア金属相互接続領域５４は、好適に
は、例えば、約１０％Ｔｉと９０％Ｗの組成を持ったチ
タンタングステン（ＴｉＷ）から形成されている。領域
５４は、ヒュ−ズエミッタコンタクト４２ｂ上の区域を
除いて、ＴｉＳｉ2５１及びＰｔＳｉ５２区域上に設け
られている。該バリア金属層は、ショットキコンタクト
内へのアルミニウム拡散（縦型ヒュ−ズ１２におけるヒ
ュ−ズ作用のために必要である）を防止するために設け
られている。
は、例えば、約１０％Ｔｉと９０％Ｗの組成を持ったチ
タンタングステン（ＴｉＷ）から形成されている。領域
５４は、ヒュ−ズエミッタコンタクト４２ｂ上の区域を
除いて、ＴｉＳｉ2５１及びＰｔＳｉ５２区域上に設け
られている。該バリア金属層は、ショットキコンタクト
内へのアルミニウム拡散（縦型ヒュ−ズ１２におけるヒ
ュ−ズ作用のために必要である）を防止するために設け
られている。
【００２６】好適にはアルミニウム（Ａｌ）、シリコン
（Ｓｉ）、銅（Ｃｕ）の混合物を有する第１コンタクト
金属層６０を酸化物層５９上に形成する。金属層６０
（メタル−１）は、好適には、以下のごとき相対的な重
量における量、即ち、Ａｌが約９３．５％乃至１００％
で好適には９５．１％、Ｓｉが約０．５％乃至１．５％
で好適には０．９％、Ｃｕが０％乃至５％で好適には４
％の量で、Ａｌ／Ｓｉ／Ｃｕから構成されている。金属
層６０は、トランジスタエミッタコンタクト４２ａ（こ
の場合、該コンタクトは示されていない）直上のＴｉＷ
５４と、コレクタコンタクト４４に隣接するベ−スコン
タクトと、及びコレクタと接触している。金属層６０
は、ヒュ−ズエミッタコンタクト４２ｂ直上のシリサイ
ド層５１と接触している。エミッタコンタクト領域４２
ｂ上のコンタクト金属層６０は、１実施例においては、
ヒュ−ズ装置１２のビットライン用の接続を形成する。
（Ｓｉ）、銅（Ｃｕ）の混合物を有する第１コンタクト
金属層６０を酸化物層５９上に形成する。金属層６０
（メタル−１）は、好適には、以下のごとき相対的な重
量における量、即ち、Ａｌが約９３．５％乃至１００％
で好適には９５．１％、Ｓｉが約０．５％乃至１．５％
で好適には０．９％、Ｃｕが０％乃至５％で好適には４
％の量で、Ａｌ／Ｓｉ／Ｃｕから構成されている。金属
層６０は、トランジスタエミッタコンタクト４２ａ（こ
の場合、該コンタクトは示されていない）直上のＴｉＷ
５４と、コレクタコンタクト４４に隣接するベ−スコン
タクトと、及びコレクタと接触している。金属層６０
は、ヒュ−ズエミッタコンタクト４２ｂ直上のシリサイ
ド層５１と接触している。エミッタコンタクト領域４２
ｂ上のコンタクト金属層６０は、１実施例においては、
ヒュ−ズ装置１２のビットライン用の接続を形成する。
【００２７】幾つかの実施例においては、Ａｌ／Ｓｉ／
Ｃｕの第２コンタクト金属層（不図示）は、ポリシリコ
ン領域４４へ結合されて、ヒュ−ズ装置１２のワ−ドラ
イン用のコンタクトを与えている。酸化物（不図示）
が、トランジスタ１０及びヒュ−ズ装置１２の構成に対
する分離及び保護を与えている。ヒュ−ズベ−ス３２
は、外部接続を有しておらず、好適実施例に対するビッ
トライン及びワ−ドラインに関して「フロ−ト」してい
る。
Ｃｕの第２コンタクト金属層（不図示）は、ポリシリコ
ン領域４４へ結合されて、ヒュ−ズ装置１２のワ−ドラ
イン用のコンタクトを与えている。酸化物（不図示）
が、トランジスタ１０及びヒュ−ズ装置１２の構成に対
する分離及び保護を与えている。ヒュ−ズベ−ス３２
は、外部接続を有しておらず、好適実施例に対するビッ
トライン及びワ−ドラインに関して「フロ−ト」してい
る。
【００２８】II.プロセスの流れ 図２Ａ乃至図２Ｊの各々の（Ａ）及び（Ｂ）は、本発明
を実施化した縦型ヒュ−ズ装置をショットキクランプ型
トランジスタ（ＳＣＴ）と共に同時的に製造し、これら
両方の装置を同一のダイに形成して図１に示した如きシ
ョットキクランプ型トランジスタと縦型ヒュ−ズとを形
成するタイプのプロセスで処理される半導体ダイの部分
的な概略断面図を示している。
を実施化した縦型ヒュ−ズ装置をショットキクランプ型
トランジスタ（ＳＣＴ）と共に同時的に製造し、これら
両方の装置を同一のダイに形成して図１に示した如きシ
ョットキクランプ型トランジスタと縦型ヒュ−ズとを形
成するタイプのプロセスで処理される半導体ダイの部分
的な概略断面図を示している。
【００２９】図２Ａは、２つの区域（Ａ）及び（Ｂ）に
分割されているダイ２の概略断面を示している。第１区
域（Ａ）はＳＣＴ１０を形成するために予め選択されて
おり、一方第２区域（Ｂ）は縦型ヒュ−ズ装置１２を形
成するために予め選択されている。Ｐ基板１４は、当業
者に公知の技術により酸化されている。Ｐ基板１２は、
選択的に、マスクされ、エッチングされ、且つ再度酸化
されて、注入保護酸化物１６を与え、且つトランジスタ
及びヒュ−ズの埋込層を画定する。次いで、Ｎ型ド−パ
ントを注入して埋込層１８を形成する。砒素原子を使用
して埋込層１８を形成する。Ｐド−パントを使用する同
様の注入（不図示）はチャンネルストップ領域２０を形
成する。
分割されているダイ２の概略断面を示している。第１区
域（Ａ）はＳＣＴ１０を形成するために予め選択されて
おり、一方第２区域（Ｂ）は縦型ヒュ−ズ装置１２を形
成するために予め選択されている。Ｐ基板１４は、当業
者に公知の技術により酸化されている。Ｐ基板１２は、
選択的に、マスクされ、エッチングされ、且つ再度酸化
されて、注入保護酸化物１６を与え、且つトランジスタ
及びヒュ−ズの埋込層を画定する。次いで、Ｎ型ド−パ
ントを注入して埋込層１８を形成する。砒素原子を使用
して埋込層１８を形成する。Ｐド−パントを使用する同
様の注入（不図示）はチャンネルストップ領域２０を形
成する。
【００３０】次いで、該フィ−ルド注入をアニ−ルし、
且つ燐をド−プした減圧（ＲＰ）エピタキシャルシリコ
ン層を成長させ且つ図２Ｂに示した如くに酸化させる。
エピタキシャル層２２は、約１０15乃至１０16原子数／
cm3の活性化学ド−パント濃度を有している。
且つ燐をド−プした減圧（ＲＰ）エピタキシャルシリコ
ン層を成長させ且つ図２Ｂに示した如くに酸化させる。
エピタキシャル層２２は、約１０15乃至１０16原子数／
cm3の活性化学ド−パント濃度を有している。
【００３１】図２Ｃ（Ａ）及び（Ｂ）は、ダイ２の概略
断面を示しており、分離島状部が形成されており且つバ
−ドヘッド平坦化プロセスが実施されている。これらの
分離島状部は、酸化物／窒化物サンドイッチ付着、マス
ク及びＫＯＨエッチング、高圧酸化（ＨＩ ＰＯＸ）手
順によって形成される。矩形領域が酸化物２４によって
形成され、且つ酸化物２６によって２つの区域に分割さ
れる。
断面を示しており、分離島状部が形成されており且つバ
−ドヘッド平坦化プロセスが実施されている。これらの
分離島状部は、酸化物／窒化物サンドイッチ付着、マス
ク及びＫＯＨエッチング、高圧酸化（ＨＩ ＰＯＸ）手
順によって形成される。矩形領域が酸化物２４によって
形成され、且つ酸化物２６によって２つの区域に分割さ
れる。
【００３２】図２Ｄの（Ａ）及び（Ｂ）は、シンクマス
ク（不図示）を付与し且つシンク注入ステップを実施し
た後のダイ２の概略断面を示している。このシンク注入
をアニ−ルしてシンク領域２８を与え、次いでＳＣＴ１
０の真性マスク無しベ−ス注入を行い、一方ヒュ−ズ装
置１２はマスクＭでマスクする。ＢＦ＋2を使用するベ
−ス注入は、約１０17乃至１０18原子数／cm3で、好適
には約１×１０18原子数／cm3の活性化学ド−パント濃
度を持ったベ−ス３０を具備するＳＣＴ１０を与える。
典型的には、該ベ−ス注入は、約４０乃至５０ＫｅＶの
間の注入エネルギを使用し、且つ２×１０13乃至３×１
０13ＢＦ＋2イオン数／cm3のド−ズで、好適には約４５
ＫｅＶの注入エネルギで且つ約３×１０13イオン数／cm
3のド−ズを使用して、実施する。ベ−ス注入は、後に
形成すべきトランジスタに対してのβが例えば約８０乃
至１２０の範囲内の値であるものを与える。マスクＭは
ヒュ−ズ装置を保護する。
ク（不図示）を付与し且つシンク注入ステップを実施し
た後のダイ２の概略断面を示している。このシンク注入
をアニ−ルしてシンク領域２８を与え、次いでＳＣＴ１
０の真性マスク無しベ−ス注入を行い、一方ヒュ−ズ装
置１２はマスクＭでマスクする。ＢＦ＋2を使用するベ
−ス注入は、約１０17乃至１０18原子数／cm3で、好適
には約１×１０18原子数／cm3の活性化学ド−パント濃
度を持ったベ−ス３０を具備するＳＣＴ１０を与える。
典型的には、該ベ−ス注入は、約４０乃至５０ＫｅＶの
間の注入エネルギを使用し、且つ２×１０13乃至３×１
０13ＢＦ＋2イオン数／cm3のド−ズで、好適には約４５
ＫｅＶの注入エネルギで且つ約３×１０13イオン数／cm
3のド−ズを使用して、実施する。ベ−ス注入は、後に
形成すべきトランジスタに対してのβが例えば約８０乃
至１２０の範囲内の値であるものを与える。マスクＭは
ヒュ−ズ装置を保護する。
【００３３】図２Ｅの（Ａ）及び（Ｂ）は、ヒュ−ズ装
置及びＳＣＴ１０のシンクの上側に存在するマスクを有
するダイ２の概略断面を示している。所望により、オプ
ションとして別のベ−ス注入を実施して、ＳＣＴ１０の
ベ−ス３０とは異なったパラメ−タ及び特性を有するベ
−ス３２を与える。この別のヒュ−ズベ−ス注入ステッ
プは、典型的には、約５０乃至１００ＫｅＶの注入エネ
ルギ及び１×１０13乃至５×１０13イオン数／cm3のド
−ズで、好適には約７０ＫｅＶ及び２×１０13イオン数
／cm3の注入エネルギ及びド−ズを使用して、ＢＦ＋2イ
オンで実施する。 図２Ｆの（Ａ）及び（Ｂ）は、ダイ
２の全表面上に付着形成させた多結晶シリコン、即ちポ
リシリコンの層４０を有するダイ２の概略断面を示して
いる。該ポリシリコン層は、約４０００乃至５０００Å
の範囲内で、好適には４５００Åの厚さを有している。
ポリシリコン層４０は、薄いキャップ酸化層を有してお
り、それを介して、Ｐ−及びＮ−型の両方の不純物をポ
リシリコン層４０内に注入する。例えば、エミッタ、ベ
−ス、及びコレクタコンタクト及び抵抗要素（不図示）
等の種々の要素がショットキクランプトランジスタ１０
及びヒュ−ズ装置１２に対して形成されるべき場合に、
ポリシリコン層４０内にＰ＋、Ｐ−、及びＮ＋区域が形
成されることを可能とするためにオ−バ−サイズ即ち過
大寸法のマスクが使用される。領域４１は、Ｐ＋又はＮ
＋注入のいずれにおいても露出されることはなく、従っ
て真性の状態を維持する。
置及びＳＣＴ１０のシンクの上側に存在するマスクを有
するダイ２の概略断面を示している。所望により、オプ
ションとして別のベ−ス注入を実施して、ＳＣＴ１０の
ベ−ス３０とは異なったパラメ−タ及び特性を有するベ
−ス３２を与える。この別のヒュ−ズベ−ス注入ステッ
プは、典型的には、約５０乃至１００ＫｅＶの注入エネ
ルギ及び１×１０13乃至５×１０13イオン数／cm3のド
−ズで、好適には約７０ＫｅＶ及び２×１０13イオン数
／cm3の注入エネルギ及びド−ズを使用して、ＢＦ＋2イ
オンで実施する。 図２Ｆの（Ａ）及び（Ｂ）は、ダイ
２の全表面上に付着形成させた多結晶シリコン、即ちポ
リシリコンの層４０を有するダイ２の概略断面を示して
いる。該ポリシリコン層は、約４０００乃至５０００Å
の範囲内で、好適には４５００Åの厚さを有している。
ポリシリコン層４０は、薄いキャップ酸化層を有してお
り、それを介して、Ｐ−及びＮ−型の両方の不純物をポ
リシリコン層４０内に注入する。例えば、エミッタ、ベ
−ス、及びコレクタコンタクト及び抵抗要素（不図示）
等の種々の要素がショットキクランプトランジスタ１０
及びヒュ−ズ装置１２に対して形成されるべき場合に、
ポリシリコン層４０内にＰ＋、Ｐ−、及びＮ＋区域が形
成されることを可能とするためにオ−バ−サイズ即ち過
大寸法のマスクが使用される。領域４１は、Ｐ＋又はＮ
＋注入のいずれにおいても露出されることはなく、従っ
て真性の状態を維持する。
【００３４】好適には約２００Åの平均直径を持った柱
状粒界を持ったポリシリコン層４０を形成する。理解さ
れるごとく、ポリシリコンの粒界寸法は温度及びド−ピ
ンド濃度の関数である。金属導電性金属原子のマスク輸
送が発生するのはこれらの粒界によるものである。これ
らの粒界の重要性については、本願の基礎となる米国特
許出願と同時に米国に出願されており本願出願人に譲渡
されている米国特許出願（代理人ドケット番号：８３３
２−１２９−２，−２２４，−２２５）であって「ポリ
シリコン縦型ヒュ−ズ装置（Ｐｏｌｙｓｉｌｉｃｏｎ
Ｖｅｒｔｉｃａｌ Ｆｕｓｅ Ｄｅｖｉｃｅ）」という
名称の特許出願に更に詳細に説明されている。
状粒界を持ったポリシリコン層４０を形成する。理解さ
れるごとく、ポリシリコンの粒界寸法は温度及びド−ピ
ンド濃度の関数である。金属導電性金属原子のマスク輸
送が発生するのはこれらの粒界によるものである。これ
らの粒界の重要性については、本願の基礎となる米国特
許出願と同時に米国に出願されており本願出願人に譲渡
されている米国特許出願（代理人ドケット番号：８３３
２−１２９−２，−２２４，−２２５）であって「ポリ
シリコン縦型ヒュ−ズ装置（Ｐｏｌｙｓｉｌｉｃｏｎ
Ｖｅｒｔｉｃａｌ Ｆｕｓｅ Ｄｅｖｉｃｅ）」という
名称の特許出願に更に詳細に説明されている。
【００３５】図２Ｇの（Ａ）及び（Ｂ）は、ポリシリコ
ン層４０を画定し且つエッチングした後のダイ２の概略
断面を示している。Ｎ＋ポリシリコンエミッタコンタク
ト４２ａ及び４２ｂ及びＮ＋ポリシリコンコレクタシン
クコンタクト４４が形成され、それらは、夫々、エミッ
タ４６ａ及び４６ｂへのコンタクト及びコレクタシンク
２８へのコンタクトを与える。ポリシリコンエミッタコ
ンタクト４２ｂは、ヒュ−ズベ−ス領域３２を完全にオ
−バ−ラップするのに十分な横方向寸法を有している。
ショットキクランプトランジスタ１０にはＰ＋ベ−スコ
ンタクト４８が設けられている。次いで、酸化物側壁
を、図２Ｇの（Ａ）及び（Ｂ）に示した如く、該コンタ
クトの選択部分上に形成する。
ン層４０を画定し且つエッチングした後のダイ２の概略
断面を示している。Ｎ＋ポリシリコンエミッタコンタク
ト４２ａ及び４２ｂ及びＮ＋ポリシリコンコレクタシン
クコンタクト４４が形成され、それらは、夫々、エミッ
タ４６ａ及び４６ｂへのコンタクト及びコレクタシンク
２８へのコンタクトを与える。ポリシリコンエミッタコ
ンタクト４２ｂは、ヒュ−ズベ−ス領域３２を完全にオ
−バ−ラップするのに十分な横方向寸法を有している。
ショットキクランプトランジスタ１０にはＰ＋ベ−スコ
ンタクト４８が設けられている。次いで、酸化物側壁
を、図２Ｇの（Ａ）及び（Ｂ）に示した如く、該コンタ
クトの選択部分上に形成する。
【００３６】その後に、外因的ベ−ス注入を実施する。
この外因的ベ−ス注入は、該トランジスタ内のエミッタ
及びベ−スコンタクト間において該ベ−ス内に一層高度
にド−プした領域を形成する。ポリシリコンヒュ−ズエ
ミッタコンタクト４２ｂは、外因的ベ−ス注入操作期間
中にヒュ−ズベ−ス３２のパラメ−タが変化することを
防止し、それに続いてキャップ酸化を行う。
この外因的ベ−ス注入は、該トランジスタ内のエミッタ
及びベ−スコンタクト間において該ベ−ス内に一層高度
にド−プした領域を形成する。ポリシリコンヒュ−ズエ
ミッタコンタクト４２ｂは、外因的ベ−ス注入操作期間
中にヒュ−ズベ−ス３２のパラメ−タが変化することを
防止し、それに続いてキャップ酸化を行う。
【００３７】次いで、ダイ２はコレクタ窓領域５０を保
護するために付与されるシリサイド排除マスク５３を有
し、且つ、オプションとして、ヒュ−ズエミッタ４２ｂ
（及び不図示の選択した抵抗）を有し、次いで最終的な
アニ−ル／酸化ステップを実施する。このステップは、
このポリシリコンコンタクト区域からのド−パントの幾
つかを下側に存在するエピタキシャル層２２内にドライ
ブさせる。このことは、ヒュ−ズ装置１２内にエミッタ
４６ｂを形成し且つＳＣＴ１０内にエミッタ４６ａを形
成する効果を有している。アニ−ルステップの後、オプ
ションとして、エミッタ排除マスクを形成し、次いで好
適にはチタン（Ｔｉ）である耐火性金属の付着をダイ２
上に実施する。その他の可能な耐火性金属としては、プ
ラチナ、モリブデン、タンタル等がある。チタン付着に
続いて、第１シリサイド反応を実施し、その場合に、Ｔ
ｉＳｉ2を形成し、チタンがポリシリコン層４０に接触
する。過剰なチタンを剥離し、次いでポリシリコンコン
タクトの酸化物側壁を除いてポリシリコンコンタクト区
域の上側に、且つシリサイド排除酸化物が残存する領域
上にＴｉＳｉ2５１を発生する第２シリサイド反応を実
施する。幾つかの実施例においては、第１シリサイド
は、図２Ｇ以後に示される如く、ヒュ−ズエミッタから
排除され、一方図１に示される如く、第１シリサイドは
エミッタ上に設けられている。好適実施例においては、
シリサイドは、更に、ＳＣＴコンタクト窓にわたり排除
されている。
護するために付与されるシリサイド排除マスク５３を有
し、且つ、オプションとして、ヒュ−ズエミッタ４２ｂ
（及び不図示の選択した抵抗）を有し、次いで最終的な
アニ−ル／酸化ステップを実施する。このステップは、
このポリシリコンコンタクト区域からのド−パントの幾
つかを下側に存在するエピタキシャル層２２内にドライ
ブさせる。このことは、ヒュ−ズ装置１２内にエミッタ
４６ｂを形成し且つＳＣＴ１０内にエミッタ４６ａを形
成する効果を有している。アニ−ルステップの後、オプ
ションとして、エミッタ排除マスクを形成し、次いで好
適にはチタン（Ｔｉ）である耐火性金属の付着をダイ２
上に実施する。その他の可能な耐火性金属としては、プ
ラチナ、モリブデン、タンタル等がある。チタン付着に
続いて、第１シリサイド反応を実施し、その場合に、Ｔ
ｉＳｉ2を形成し、チタンがポリシリコン層４０に接触
する。過剰なチタンを剥離し、次いでポリシリコンコン
タクトの酸化物側壁を除いてポリシリコンコンタクト区
域の上側に、且つシリサイド排除酸化物が残存する領域
上にＴｉＳｉ2５１を発生する第２シリサイド反応を実
施する。幾つかの実施例においては、第１シリサイド
は、図２Ｇ以後に示される如く、ヒュ−ズエミッタから
排除され、一方図１に示される如く、第１シリサイドは
エミッタ上に設けられている。好適実施例においては、
シリサイドは、更に、ＳＣＴコンタクト窓にわたり排除
されている。
【００３８】ＴｉＳｉ2５１は、トランジスタベ−スコ
ンタクト４８の上表面を被覆し且つエミッタコンタクト
４２ａに隣接する一方の側壁４９に沿って下方に延在し
且つエミッタコンタクト４２ａの側壁の基部において終
端している。ＴｉＳｉ2５１は、更に、エミッタコンタ
クト４２ａの上表面も被覆している。次いで、ＴｉＳｉ
2はエミッタコンタクト４２ａの他方の側壁の基部から
ベ−スコンタクト４８の第２部分へ延在し、該ベ−スコ
ンタクトの側壁４９と上表面の両方を被覆し、且つ酸化
物分離２６で終端している。トランジスタ及びヒュ−ズ
コレクタコンタクト４４は、更に、それらの上表面上に
ＴｉＳｉ2５１を有している。
ンタクト４８の上表面を被覆し且つエミッタコンタクト
４２ａに隣接する一方の側壁４９に沿って下方に延在し
且つエミッタコンタクト４２ａの側壁の基部において終
端している。ＴｉＳｉ2５１は、更に、エミッタコンタ
クト４２ａの上表面も被覆している。次いで、ＴｉＳｉ
2はエミッタコンタクト４２ａの他方の側壁の基部から
ベ−スコンタクト４８の第２部分へ延在し、該ベ−スコ
ンタクトの側壁４９と上表面の両方を被覆し、且つ酸化
物分離２６で終端している。トランジスタ及びヒュ−ズ
コレクタコンタクト４４は、更に、それらの上表面上に
ＴｉＳｉ2５１を有している。
【００３９】図２Ｈの（Ａ）及び（Ｂ）は、化学蒸着
（ＣＶＤ）酸化物５９、平坦化、エッチバック／ＣＶＤ
コンタクトマスク／エッチを実施した後のダイ２の概略
断面を示している。次いで、低温酸化物６１（ＬＴＯ）
から形成した薄い犠牲酸化物層を、好適には６００乃至
１０００Åの間の厚さに、ダイ２の表面上に成長させ
る。
（ＣＶＤ）酸化物５９、平坦化、エッチバック／ＣＶＤ
コンタクトマスク／エッチを実施した後のダイ２の概略
断面を示している。次いで、低温酸化物６１（ＬＴＯ）
から形成した薄い犠牲酸化物層を、好適には６００乃至
１０００Åの間の厚さに、ダイ２の表面上に成長させ
る。
【００４０】その後に、図２Ｉの（Ａ）及び（Ｂ）に示
した如く、ショットキマスク及びエッチを実施し、その
場合に、該酸化物及びポリシリコンをエッチングしてシ
ョットキ窓５０を開口させる。その後に、好適にはプラ
チナ（Ｐｔ）からなる第２耐火性金属をダイ２上に付着
形成させる。このプラチナ付着に続いて、第１シリサイ
ド反応を実施し、その場合に、ＰｔＳｉが形成され、プ
ラチナがポリシリコン層４０及びエピタキシャル層３０
に接触し、この場合には、ショットキ窓５０であり、そ
れはベ−スポリシリコンコンタクトの側壁及びコレクタ
コンタクトの上表面を包含している。過剰なプラチナを
剥離し、次いで第２シリサイド反応（即ち、第２加熱ス
テップ）を実施する。ショットキクランプトランジスタ
１０のみが、コレクタ窓領域５０内において、プラチナ
シリサイドコンタクトを有している。ＰｔＳｉ層５２
は、コレクタ窓領域５０の水平表面を被覆しており、且
つ各側壁上のＴｉＳｉ2５１と接触するまで、両方の隣
接する側壁に沿って上方に延在している。ＰｔＳｉ層５
２がコレクタ窓領域５０上に付加されて、トランジスタ
１０のベ−スとコレクタとの間に整流性コンタクトを形
成している。ＰｔＳｉ層５２は改善したクランプ作用の
ために、ＴｉＳｉ2５１と接触している。
した如く、ショットキマスク及びエッチを実施し、その
場合に、該酸化物及びポリシリコンをエッチングしてシ
ョットキ窓５０を開口させる。その後に、好適にはプラ
チナ（Ｐｔ）からなる第２耐火性金属をダイ２上に付着
形成させる。このプラチナ付着に続いて、第１シリサイ
ド反応を実施し、その場合に、ＰｔＳｉが形成され、プ
ラチナがポリシリコン層４０及びエピタキシャル層３０
に接触し、この場合には、ショットキ窓５０であり、そ
れはベ−スポリシリコンコンタクトの側壁及びコレクタ
コンタクトの上表面を包含している。過剰なプラチナを
剥離し、次いで第２シリサイド反応（即ち、第２加熱ス
テップ）を実施する。ショットキクランプトランジスタ
１０のみが、コレクタ窓領域５０内において、プラチナ
シリサイドコンタクトを有している。ＰｔＳｉ層５２
は、コレクタ窓領域５０の水平表面を被覆しており、且
つ各側壁上のＴｉＳｉ2５１と接触するまで、両方の隣
接する側壁に沿って上方に延在している。ＰｔＳｉ層５
２がコレクタ窓領域５０上に付加されて、トランジスタ
１０のベ−スとコレクタとの間に整流性コンタクトを形
成している。ＰｔＳｉ層５２は改善したクランプ作用の
ために、ＴｉＳｉ2５１と接触している。
【００４１】その後に、ＬＴＯ６１のエッチングを実施
して該コンタクト窓を再度開口させる。ダイ２の全表面
上にバリア金属５４を付着形成させる。バリア金属５４
は、典型的には、チタンタングステン（ＴｉＷ）を有し
ている。選択した区域をマスクして、除去ステップの後
に、バリア金属コンタクトが残存することを可能として
いる。この場合、露出された縦型ヒュ−ズエミッタコン
タクト４２ｂの表面からバリア金属を除去する。トラン
ジスタ１０に関して、バリア金属コンタクト５４はコレ
クタ窓領域５０及びベ−スコンタクト４８上にコンタク
トを形成し、それはＰｔＳｉ５２、酸化物５９及びＴｉ
Ｓｉ2５１へ接触している。バリア金属コンタクト５４
はコレクタコンタクト４４上にコンタクトを形成し、そ
れは酸化物５９及びＴｉＳｉ2５１へコンタクトしてい
る。
して該コンタクト窓を再度開口させる。ダイ２の全表面
上にバリア金属５４を付着形成させる。バリア金属５４
は、典型的には、チタンタングステン（ＴｉＷ）を有し
ている。選択した区域をマスクして、除去ステップの後
に、バリア金属コンタクトが残存することを可能として
いる。この場合、露出された縦型ヒュ−ズエミッタコン
タクト４２ｂの表面からバリア金属を除去する。トラン
ジスタ１０に関して、バリア金属コンタクト５４はコレ
クタ窓領域５０及びベ−スコンタクト４８上にコンタク
トを形成し、それはＰｔＳｉ５２、酸化物５９及びＴｉ
Ｓｉ2５１へ接触している。バリア金属コンタクト５４
はコレクタコンタクト４４上にコンタクトを形成し、そ
れは酸化物５９及びＴｉＳｉ2５１へコンタクトしてい
る。
【００４２】該バリア金属はヒュ−ズエミッタから除去
される。何故ならば、それは、爾後のコンタクトステッ
プ期間中に与えられるアルミニウムの移動を阻止するか
らであり、ヒュ−ズ装置１２を短絡させるために必要だ
からである。過剰なＴｉＷは標準的なドライエッチプロ
セスによって除去される。ポリシリコンエミッタコンタ
クト４２ｂ、及び、オプションとして、ヒュ−ズ１２の
コレクタコンタクト４４は、ＴｉＷ無しで残存される。
尚、本願の米国特許出願と同時に出願され本願出願人に
譲渡されている、「ポリシリコンショットキクランプ型
トランジスタ及び縦型ヒュ−ズ装置（Ｐｏｌｙｓｉｌｉ
ｃｏｎ Ｓｃｈｏｔｔｋｙ Ｃｌａｍｐｅｄ Ｔｒａｎ
ｓｉｓｔｏｒ ａｎｄ Ｖｅｒｔｉｃａｌ ＦｕｓｅＤ
ｅｖｉｃｅｓ）」という名称の米国特許出願（代理人ド
ケット番号：８３３２−２４９）においては、金属が所
望されない個所においてヒュ−ズエミッタを保護する方
法が開示されている。
される。何故ならば、それは、爾後のコンタクトステッ
プ期間中に与えられるアルミニウムの移動を阻止するか
らであり、ヒュ−ズ装置１２を短絡させるために必要だ
からである。過剰なＴｉＷは標準的なドライエッチプロ
セスによって除去される。ポリシリコンエミッタコンタ
クト４２ｂ、及び、オプションとして、ヒュ−ズ１２の
コレクタコンタクト４４は、ＴｉＷ無しで残存される。
尚、本願の米国特許出願と同時に出願され本願出願人に
譲渡されている、「ポリシリコンショットキクランプ型
トランジスタ及び縦型ヒュ−ズ装置（Ｐｏｌｙｓｉｌｉ
ｃｏｎ Ｓｃｈｏｔｔｋｙ Ｃｌａｍｐｅｄ Ｔｒａｎ
ｓｉｓｔｏｒ ａｎｄ Ｖｅｒｔｉｃａｌ ＦｕｓｅＤ
ｅｖｉｃｅｓ）」という名称の米国特許出願（代理人ド
ケット番号：８３３２−２４９）においては、金属が所
望されない個所においてヒュ−ズエミッタを保護する方
法が開示されている。
【００４３】図２Ｊの（Ａ）及び（Ｂ）は、コンタクト
金属６０を付着させ、マスクし且つエッチングして金属
コンタクトを形成したダイ２の概略断面を示している。
付着させたコンタクト金属６０は、アルミニウムと、シ
リコンと、銅との混合物である。コンタクト金属６０
は、エミッタ４６ｂ上方のポリシリコンエミタコンタク
ト４２ｂ上に直接的に付着形成されている。バリア金属
コンタクト５４の小さな一部が、コンタクト金属６０の
周辺端部と酸化物５９との間に残存する。コンタクト金
属６０は、ヒュ−ズエミッタコンタクト４２ｂ（又は、
それが残存する場合には、第１シリサイド）におけるポ
リシリコンと直接的に接触する。その他の活性区域への
接続の場合、バリア金属５４（ＴｉＷ）がコンタクト金
属をポリシリコン層４０から分離している。最後に、誘
電体ＣＶＤ酸化物（不図示）を形成し且つその後にマス
クして且つエッチングしてダイ２上の形成したＳＣＴ１
０及びヒュ−ズ装置１２に対して付加的な金属コンタク
ト層（不図示）を形成する。
金属６０を付着させ、マスクし且つエッチングして金属
コンタクトを形成したダイ２の概略断面を示している。
付着させたコンタクト金属６０は、アルミニウムと、シ
リコンと、銅との混合物である。コンタクト金属６０
は、エミッタ４６ｂ上方のポリシリコンエミタコンタク
ト４２ｂ上に直接的に付着形成されている。バリア金属
コンタクト５４の小さな一部が、コンタクト金属６０の
周辺端部と酸化物５９との間に残存する。コンタクト金
属６０は、ヒュ−ズエミッタコンタクト４２ｂ（又は、
それが残存する場合には、第１シリサイド）におけるポ
リシリコンと直接的に接触する。その他の活性区域への
接続の場合、バリア金属５４（ＴｉＷ）がコンタクト金
属をポリシリコン層４０から分離している。最後に、誘
電体ＣＶＤ酸化物（不図示）を形成し且つその後にマス
クして且つエッチングしてダイ２上の形成したＳＣＴ１
０及びヒュ−ズ装置１２に対して付加的な金属コンタク
ト層（不図示）を形成する。
【００４４】全体として、０．８×１．６平方ミクロン
の最小エミッタ面積を持ったショットキクランプ型トラ
ンジスタに他いする装置特性は、電流利得＝９０、ＢＶ
ceo=7V、BVeco＝２．５Ｖ、Ｆt＝１４ＧＨｚである。
１．６×１．６平方ミクロンの面積を持った縦型ヒュ−
ズに対する装置特性は、ＢＶceo＞８Ｖ、ＢＶeco＞３
Ｖ、書き込み電力≒２００ｍＷ、書込後ヒュ−ズ直列抵
抗＜１５０Ω、リ−ク電流＝１ｎＡである。
の最小エミッタ面積を持ったショットキクランプ型トラ
ンジスタに他いする装置特性は、電流利得＝９０、ＢＶ
ceo=7V、BVeco＝２．５Ｖ、Ｆt＝１４ＧＨｚである。
１．６×１．６平方ミクロンの面積を持った縦型ヒュ−
ズに対する装置特性は、ＢＶceo＞８Ｖ、ＢＶeco＞３
Ｖ、書き込み電力≒２００ｍＷ、書込後ヒュ−ズ直列抵
抗＜１５０Ω、リ−ク電流＝１ｎＡである。
【００４５】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これらの具体例にのみ限
定されるべきものではなく、本発明の技術的範囲を逸脱
することなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これらの具体例にのみ限
定されるべきものではなく、本発明の技術的範囲を逸脱
することなしに種々の変形が可能であることは勿論であ
る。
【図１】 （Ａ）及び（Ｂ）は、本発明の１実施例に基
づいて構成されたショットキクランプ型トランジスタ及
び縦型ヒュ−ズの概略断面図。
づいて構成されたショットキクランプ型トランジスタ及
び縦型ヒュ−ズの概略断面図。
【図２Ａ】 （Ａ）及び（Ｂ）は、本発明の１実施例に
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
【図２Ｂ】 （Ａ）及び（Ｂ）は、本発明の１実施例に
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
【図２Ｃ】 （Ａ）及び（Ｂ）は、本発明の１実施例に
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
【図２Ｄ】 （Ａ）及び（Ｂ）は、本発明の１実施例に
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
【図２Ｅ】 （Ａ）及び（Ｂ）は、本発明の１実施例に
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
【図２Ｆ】 （Ａ）及び（Ｂ）は、本発明の１実施例に
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
【図２Ｇ】 （Ａ）及び（Ｂ）は、本発明の１実施例に
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
【図２Ｈ】 （Ａ）及び（Ｂ）は、本発明の１実施例に
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
【図２Ｉ】 （Ａ）及び（Ｂ）は、本発明の１実施例に
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
【図２Ｊ】 （Ａ）及び（Ｂ）は、本発明の１実施例に
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
基づいて、同一のダイにショットキクランプ型トランジ
スタと縦型ヒュ−ズとを同時的に形成する方法の１段階
における概略断面図。
１０ ショットキクランプ型トランジスタ １２ 半導体ヒュ−ズ装置 １４ 基板 ３０ トランジスタベ−ス ３２ ヒュ−ズベ−ス ５１ 第１シリサイド層 ５２ 第２シリサイド層 ６０ 金属層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/872 (72)発明者 ローレンス ケイ．シイ． ラム アメリカ合衆国， ワシントン 98031, ケント， エイティーエイス アベニ ュー サウス 23240， ナンバー エ イエイ−201 (56)参考文献 特開 平１−164067（ＪＰ，Ａ) 特開 平１−125975（ＪＰ，Ａ) 特開 昭57−193055（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/73
Claims (11)
- 【請求項１】 所定区域内にショットキトランジスタを
持った半導体構成体を製造する方法において、前記トラ
ンジスタは更にコレクタ領域とエミッタ領域とベ−ス領
域とを具備しており且つ前記ベ−ス領域は前記コレクタ
領域とエミッタ領域との間に位置しており、 (a)コンタクトポリシリコン層の選択した部分にわたり
第１耐火性金属を反応させて第１の反応済み耐火性金属
層を形成し、前記選択した部分は更に前記トランジスタ
ベ−ス領域へのコンタクト、前記トランジスタエミッタ
領域へのコンタクト及び前記トランジスタコレクタ領域
へのコンタクトの一部を有しており、 (b)コンタクト酸化物層を形成し且つその中にコンタク
トビアをエッチングにより形成し、 (c)前記所定区域にわたり薄い犠牲酸化物層を成長さ
せ、 (d)前記コンタクトポリシリコン層の一部を除去して前
記トランジスタコレクタ領域へのコンタクト窓を形成
し、 (e)第２耐火性金属を付着し且つ反応させて前記コレク
タ窓内に第２耐火性金属シリサイドのコンタクトを形成
し、前記第２耐火性金属シリサイドが前記ベ−スと前記
コレクタとのあいだにオ−ミックコンタクトを形成す
る、 上記各ステップを有することを特徴とする方法。 - 【請求項２】 請求項１において、前記第２耐火性金属
を付着させるステップの後に、反応しなかった第２耐火
性金属及び前記薄い犠牲酸化物層の残存部分を前記所定
区域から除去するステップを有することを特徴とする方
法。 - 【請求項３】 請求項１において、前記第１の反応済み
耐火性金属層がチタンシリサイドを有することを特徴と
する方法。 - 【請求項４】 請求項１において、前記第２耐火性金属
シリサイドがプラチナシリサイドを有することを特徴と
する方法。 - 【請求項５】 請求項１において、前記第１耐火性金属
がチタンを有しており、且つ前記第２耐火性金属がプラ
チナを有していることを特徴とする方法。 - 【請求項６】 請求項１において、更に、少なくとも前
記第２耐火性金属の上にバリア金属を且つ前記バリア金
属の上にコンタクト金属を形成するステップを有するこ
とを特徴とする方法。 - 【請求項７】 請求項６において、前記バリア金属がＴ
ｉＷを有しており且つ前記コンタクト金属がアルミニウ
ムを有していることを特徴とする方法。 - 【請求項８】 第１区域内にショットキトランジスタを
且つ第２区域内に縦型ヒュ−ズ装置を有する半導体構成
体の製造方法において、 (a)第１導電型のド−パントを基板内に注入して前記シ
ョットキトランジスタのコレクタ領域及び前記縦型ヒュ
−ズ装置を形成し、 (b)前記基板及び前記コレクタ領域上にエピタキシャル
層を成長させ、 (c)前記ショットキトランジスタ用に前記エピタキシャ
ル層のベ−ス領域内に第２導電型のド−パントを注入
し、前記トランジスタのベ−ス領域は前記エピタキシャ
ル層の表面の一部を前記トランジスタのコレクタ領域へ
結合させるシンク領域から分離されており、 (d)前記縦型ヒュ−ズ装置用に前記第２導電型のド−パ
ントを前記エピタキシャル層のベ−ス領域内に注入し、
前記ヒュ−ズベ−ス領域は前記エピタキシャル層の表面
の一部を前記ヒュ−ズコレクタ領域へ結合するシンク領
域から分離されており、 (e)前記エピタキシャル層の前記表面上に複数個の粒界
を持った多結晶層を付着形成し、 (f)前記ベ−ス領域の上側に存在する前記多結晶層の少
なくとも一部内に前記第１導電型のド−パントを且つ前
記多結晶層の少なくともベ−スコンタクト領域内に第２
導電型のド−パントを注入し、 (g)本半導体構成体をアニ−ルして前記多結晶層の界面
を横断して前記トランジスタ及びヒュ−ズベ−ス領域の
上側に存在するエミッタ領域へ前記エピタキシャル層内
への前記第１導電型ド−パントの移動を促進させ、 (h)前記多結晶層の選択した区域にわたり第１耐火性金
属を反応させて第１耐火性金属層を形成し、前記選択し
た区域は前記トランジスタベ−ス領域及び前記トランジ
スタエミッタ領域の一部の上側に存在しており、 (i)厚い酸化物層を成長させ且つその中にコンタクトビ
アをエッチングにより形成し、 (j)前記第１及び第２区域にわたり薄い犠牲酸化物層を
成長させ、 (k)前記多結晶層の一部をエッチングして前記トランジ
スタコレクタ領域へのコンタクト窓を形成し、 (l)第２耐火性金属を付着形成し且つ加熱して前記コン
タクト窓内に第２金属シリサイドを形成し、前記第２シ
リサイドは前記トランジスタベ−ス領域と前記トランジ
スタコレクタ領域との間に整流性コンタクトを形成し、 (m)前記第１及び第２区域上にバリア金属層を形成し、 (n)前記ヒュ−ズエミッタ領域から前記バリア金属の一
部を除去し、 (o)コンタクト金属を形成し、前記コンタクト金属は前
記ヒュ−ズエミッタ上の前記第１シリサイドと直接的に
コンタクトする、 上記各ステップを有することを特徴とする方法。 - 【請求項９】 請求項８において、前記多結晶層がシリ
コンを有しており、前記反応した耐火性金属層がチタン
シリサイドを有しており、且つ前記第２の反応した耐火
性金属層がプラチナシリサイドを有することを特徴とす
る方法。 - 【請求項１０】 請求項８において、前記バリア金属が
チタン−タングステンを有することを特徴とする方法。 - 【請求項１１】 請求項８において、前記多結晶層内に
第１及び第２ド−パントを注入するステップが、前記コ
ンタクト窓内の前記多結晶層をド−プすることがないこ
とを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/570,068 US5059555A (en) | 1990-08-20 | 1990-08-20 | Method to fabricate vertical fuse devices and Schottky diodes using thin sacrificial layer |
| US570068 | 1990-08-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04256322A JPH04256322A (ja) | 1992-09-11 |
| JP3285207B2 true JP3285207B2 (ja) | 2002-05-27 |
Family
ID=24278085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20578091A Expired - Lifetime JP3285207B2 (ja) | 1990-08-20 | 1991-08-16 | 薄い犠牲層を使用した縦型ヒュ−ズ装置及びショットキダイオ−ドを製造する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5059555A (ja) |
| JP (1) | JP3285207B2 (ja) |
| KR (1) | KR100196484B1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH073835B2 (ja) * | 1990-03-19 | 1995-01-18 | 日本プレシジョン・サーキッツ株式会社 | 半導体装置 |
| US5614756A (en) * | 1990-04-12 | 1997-03-25 | Actel Corporation | Metal-to-metal antifuse with conductive |
| US5780323A (en) * | 1990-04-12 | 1998-07-14 | Actel Corporation | Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug |
| US5272101A (en) * | 1990-04-12 | 1993-12-21 | Actel Corporation | Electrically programmable antifuse and fabrication processes |
| US5225359A (en) * | 1990-08-17 | 1993-07-06 | National Semiconductor Corporation | Method of fabricating Schottky barrier diodes and Schottky barrier diode-clamped transistors |
| EP0490236A3 (en) * | 1990-12-13 | 1992-08-12 | National Semiconductor Corporation | Fabrication process for schottky barrier diodes on a substrate |
| US5395797A (en) * | 1992-12-01 | 1995-03-07 | Texas Instruments Incorporated | Antifuse structure and method of fabrication |
| US5264725A (en) * | 1992-12-07 | 1993-11-23 | Micron Semiconductor, Inc. | Low-current polysilicon fuse |
| US5472901A (en) * | 1994-12-02 | 1995-12-05 | Lsi Logic Corporation | Process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps |
| US5851903A (en) * | 1996-08-20 | 1998-12-22 | International Business Machine Corporation | Method of forming closely pitched polysilicon fuses |
| JP4213776B2 (ja) * | 1997-11-28 | 2009-01-21 | 光照 木村 | Ｍｏｓゲートショットキートンネルトランジスタおよびこれを用いた集積回路 |
| DE19926107C1 (de) * | 1999-06-08 | 2000-11-16 | Siemens Ag | Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren |
| US6489640B1 (en) | 2000-10-06 | 2002-12-03 | National Semiconductor Corporation | Integrated circuit with fuse element and contact pad |
| US6809398B2 (en) | 2000-12-14 | 2004-10-26 | Actel Corporation | Metal-to-metal antifuse structure and fabrication method |
| US6972470B2 (en) * | 2004-03-30 | 2005-12-06 | Texas Instruments Incorporated | Dual metal Schottky diode |
| KR100621773B1 (ko) * | 2005-02-07 | 2006-09-14 | 삼성전자주식회사 | 전기적 퓨즈 회로 및 레이아웃 방법 |
| US7227207B2 (en) * | 2005-03-03 | 2007-06-05 | International Business Machines Corporation | Dense semiconductor fuse array |
| DE102005026301B3 (de) * | 2005-06-08 | 2007-01-11 | Atmel Germany Gmbh | Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen |
| US7923362B2 (en) * | 2005-06-08 | 2011-04-12 | Telefunken Semiconductors Gmbh & Co. Kg | Method for manufacturing a metal-semiconductor contact in semiconductor components |
| US8232190B2 (en) * | 2007-10-01 | 2012-07-31 | International Business Machines Corporation | Three dimensional vertical E-fuse structures and methods of manufacturing the same |
| US8625242B2 (en) * | 2011-08-03 | 2014-01-07 | Maxim Integrated Products, Inc. | Failsafe galvanic isolation barrier |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3191151A (en) * | 1962-11-26 | 1965-06-22 | Fairchild Camera Instr Co | Programmable circuit |
| US3648125A (en) * | 1971-02-02 | 1972-03-07 | Fairchild Camera Instr Co | Method of fabricating integrated circuits with oxidized isolation and the resulting structure |
| FR2369652A1 (fr) * | 1976-10-29 | 1978-05-26 | Radiotechnique Compelec | Memoire morte programmable a transistors |
| JPS6041461B2 (ja) * | 1977-10-24 | 1985-09-17 | 株式会社日立製作所 | 半導体装置における電極配線の形成法 |
| CA1188418A (en) * | 1982-01-04 | 1985-06-04 | Jay A. Shideler | Oxide isolation process for standard ram/prom and lateral pnp cell ram |
| US4624046A (en) * | 1982-01-04 | 1986-11-25 | Fairchild Camera & Instrument Corp. | Oxide isolation process for standard RAM/PROM and lateral PNP cell RAM |
| JPS5988875A (ja) * | 1982-11-12 | 1984-05-22 | Toshiba Corp | 光電変換素子 |
| JPS59200418A (ja) * | 1983-04-28 | 1984-11-13 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60141011A (ja) * | 1983-12-28 | 1985-07-26 | Nec Corp | コレクタ飽和抑制回路 |
| JPS60254823A (ja) * | 1984-05-30 | 1985-12-16 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPS61214427A (ja) * | 1985-03-19 | 1986-09-24 | Nippon Gakki Seizo Kk | 半導体装置の電極形成法 |
| US4764480A (en) * | 1985-04-01 | 1988-08-16 | National Semiconductor Corporation | Process for making high performance CMOS and bipolar integrated devices on one substrate with reduced cell size |
| DE3683679D1 (de) * | 1985-04-26 | 1992-03-12 | Fujitsu Ltd | Verfahren zur herstellung einer kontaktanordnung fuer eine halbleiteranordnung. |
| US4808548A (en) * | 1985-09-18 | 1989-02-28 | Advanced Micro Devices, Inc. | Method of making bipolar and MOS devices on same integrated circuit substrate |
| US4851715A (en) * | 1986-04-11 | 1989-07-25 | Texas Instruments Incorporated | Schottky-clamped transistor logic buffer circuit |
| US4754172A (en) * | 1986-12-16 | 1988-06-28 | Texas Instruments Incorporated | STL low impedance buffer/driver |
| US4855617A (en) * | 1986-12-19 | 1989-08-08 | Texas Instruments Incorporated | Schottky transistor logic floating latch flip-flop |
| US4795722A (en) * | 1987-02-05 | 1989-01-03 | Texas Instruments Incorporated | Method for planarization of a semiconductor device prior to metallization |
| US4960732A (en) * | 1987-02-19 | 1990-10-02 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| JPS63299251A (ja) * | 1987-05-29 | 1988-12-06 | Toshiba Corp | 半導体装置の製造方法 |
| FR2625613B1 (ja) * | 1987-12-30 | 1990-05-04 | Labo Electronique Physique | |
| US4962414A (en) * | 1988-02-11 | 1990-10-09 | Sgs-Thomson Microelectronics, Inc. | Method for forming a contact VIA |
| JPH0227727A (ja) * | 1988-07-15 | 1990-01-30 | Seiko Epson Corp | 半導体装置 |
| US4981816A (en) * | 1988-10-27 | 1991-01-01 | General Electric Company | MO/TI Contact to silicon |
-
1990
- 1990-08-20 US US07/570,068 patent/US5059555A/en not_active Expired - Lifetime
-
1991
- 1991-08-16 JP JP20578091A patent/JP3285207B2/ja not_active Expired - Lifetime
- 1991-08-19 KR KR1019910014245A patent/KR100196484B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920005334A (ko) | 1992-03-28 |
| KR100196484B1 (ko) | 1999-06-15 |
| US5059555A (en) | 1991-10-22 |
| JPH04256322A (ja) | 1992-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3285207B2 (ja) | 薄い犠牲層を使用した縦型ヒュ−ズ装置及びショットキダイオ−ドを製造する方法 | |
| US5144404A (en) | Polysilicon Schottky clamped transistor and vertical fuse devices | |
| JP2697812B2 (ja) | 半導体メモリ装置およびその製造方法 | |
| US5045916A (en) | Extended silicide and external contact technology | |
| JPS60226163A (ja) | シヨツトキ−バイポ−ラトランジスタを有するｃｍｏｓ構造を製造する方法 | |
| EP0080730B1 (en) | Semiconductor device with wiring layers and method of manufacturing the same | |
| US4982244A (en) | Buried Schottky clamped transistor | |
| EP0190070B1 (en) | Semiconductor structure | |
| US5212102A (en) | Method of making polysilicon Schottky clamped transistor and vertical fuse devices | |
| US4404737A (en) | Method for manufacturing a semiconductor integrated circuit utilizing polycrystalline silicon deposition, oxidation and etching | |
| US5268316A (en) | Fabrication process for Schottky diode with localized diode well | |
| US5888875A (en) | Diffusion resistor structure with silicided contact areas, and methods of fabrication thereof | |
| US5244832A (en) | Method for fabricating a poly emitter logic array and apparatus produced thereby | |
| JPH0241170B2 (ja) | ||
| US4883772A (en) | Process for making a self-aligned silicide shunt | |
| GB2168845A (en) | Electrode arrangement for semiconductor devices | |
| US5298440A (en) | Method of fabrication of transistor device with increased breakdown voltage | |
| US5405789A (en) | Method of manufacturing a semiconductor device whereby a laterally bounded semiconductor zone is formed in a semiconductor body in a self-aligning manner | |
| US5355015A (en) | High breakdown lateral PNP transistor | |
| JP3167362B2 (ja) | バイポーラ型ｍｏｓ半導体装置の製造方法 | |
| EP0264309B1 (en) | Self-aligned base shunt for transistor | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| JP3370101B2 (ja) | 縦型ヒューズ用半導体装置及びその製造方法 | |
| EP0012545A1 (en) | Semiconductor integrated circuit and fabrication method | |
| JPS60207375A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120308 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120308 Year of fee payment: 10 |