JPS60254823A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS60254823A JPS60254823A JP59112491A JP11249184A JPS60254823A JP S60254823 A JPS60254823 A JP S60254823A JP 59112491 A JP59112491 A JP 59112491A JP 11249184 A JP11249184 A JP 11249184A JP S60254823 A JPS60254823 A JP S60254823A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- output
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00307—Modifications for increasing the reliability for protection in bipolar transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体集積回路装置に関し、特にその高電位
電源を低下した時の出力耐圧を向上した半導体集積回路
装置に関するものである。
電源を低下した時の出力耐圧を向上した半導体集積回路
装置に関するものである。
従来、この種の装置における出力回路として第１図に示
すものがある。図において、１は出力端子、２は出力が
“Ｌ”の時、電流をシンクするショットキクランプドｎ
ｐｎ）ランジスタ（以下ＳＢＤ、ｎｐｎＴｒと記す）、
３は出力が”Ｈ”の時、電流をソースするダーリントン
回路の前段を構成するＳ Ｂ Ｄ ｎ ｐ ｎ Ｔ ｒ
、４は前記ダーリントン回路の後段を構成するｎｐｎト
ランジスタ（以下ｎｐ ｎ Ｔ ｒと記す）、５は内部
信号を受ける５ＢＤｎｐｎＴｒｓ ６は５ＢＤｎｐｎＴ
ｒ２（７）ベース電荷放電用のＳ Ｂ Ｄ ｎ ｐ ｎ
Ｔ ｒ、７はショア）キバリアダイオード（以下ＳＢ
Ｄと記す）、８はｎｐｎＴｒ４のベース電荷を放電する
抵抗器、９，１０．ｌ’ｌ、１２．１３は抵抗器、１４
は高電位電源、１５は低電位電源である。
すものがある。図において、１は出力端子、２は出力が
“Ｌ”の時、電流をシンクするショットキクランプドｎ
ｐｎ）ランジスタ（以下ＳＢＤ、ｎｐｎＴｒと記す）、
３は出力が”Ｈ”の時、電流をソースするダーリントン
回路の前段を構成するＳ Ｂ Ｄ ｎ ｐ ｎ Ｔ ｒ
、４は前記ダーリントン回路の後段を構成するｎｐｎト
ランジスタ（以下ｎｐ ｎ Ｔ ｒと記す）、５は内部
信号を受ける５ＢＤｎｐｎＴｒｓ ６は５ＢＤｎｐｎＴ
ｒ２（７）ベース電荷放電用のＳ Ｂ Ｄ ｎ ｐ ｎ
Ｔ ｒ、７はショア）キバリアダイオード（以下ＳＢ
Ｄと記す）、８はｎｐｎＴｒ４のベース電荷を放電する
抵抗器、９，１０．ｌ’ｌ、１２．１３は抵抗器、１４
は高電位電源、１５は低電位電源である。
次に出力耐圧及び消費電流について説明する。
出力電圧が“Ｈ″のとき、その出力耐圧はｎｐｎＴ ｒ
４のＢＶＥＣＲ（エミッタに電圧を印加し、コレクタ
を基準電圧にし、ベースと基準電圧間を抵抗器で接続し
たときのｎ ｐ ｎ ’ｌ” ｒ ４の耐性）で決まっ
ており、これは抵抗器８の値に依存する。また出力が“
Ｈ”の時、消費電流の一部は抵抗器８を経由して、低電
位電源１５に流入し、これも抵抗器８の値に依存する。
４のＢＶＥＣＲ（エミッタに電圧を印加し、コレクタ
を基準電圧にし、ベースと基準電圧間を抵抗器で接続し
たときのｎ ｐ ｎ ’ｌ” ｒ ４の耐性）で決まっ
ており、これは抵抗器８の値に依存する。また出力が“
Ｈ”の時、消費電流の一部は抵抗器８を経由して、低電
位電源１５に流入し、これも抵抗器８の値に依存する。
従来の半導体集積回路装置は以上のように構成されてお
り、出力電圧が“Ｈ”の時の出力耐圧を向上するために
は、抵抗器８の値を小さくすればよいが、そうすると消
費電流が増加する欠点があった。
り、出力電圧が“Ｈ”の時の出力耐圧を向上するために
は、抵抗器８の値を小さくすればよいが、そうすると消
費電流が増加する欠点があった。
〔発明の概要〕
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、出力電圧が“Ｈ”の時の出力耐圧
を向上するために、ダーリントン回路の後段を構成する
ｎｐｎＴｒを５ＢＤｎｌ）ｎＴｒに変更し、又消費電流
を減少するために、上記ｎｐｎＴｒのベース電荷放電用
の抵抗器を取り除くとともに、上記変更したＳ Ｂ Ｄ
ｎ ｐ ｎ ７ ｒのベースとエミッタ間に抵抗器と
ＳＢＤを直列に接続することにより、消費電流を増加す
ることなく、出力耐圧を向上できる半導体集積回路装置
を提供することを目的としている。
めになされたもので、出力電圧が“Ｈ”の時の出力耐圧
を向上するために、ダーリントン回路の後段を構成する
ｎｐｎＴｒを５ＢＤｎｌ）ｎＴｒに変更し、又消費電流
を減少するために、上記ｎｐｎＴｒのベース電荷放電用
の抵抗器を取り除くとともに、上記変更したＳ Ｂ Ｄ
ｎ ｐ ｎ ７ ｒのベースとエミッタ間に抵抗器と
ＳＢＤを直列に接続することにより、消費電流を増加す
ることなく、出力耐圧を向上できる半導体集積回路装置
を提供することを目的としている。
以下、本発明の実施例を図について説明する。
第２図は本発明の一実施例による半導体集積回路装置を
示す。図において、第１図と同一符号は同図と同一部分
を示し、１６は前記ｎｐ ｎ Ｔ ｒ ４のベース電荷
放電用の抵抗器、１７は出力電圧が“Ｈ”の時の出力耐
圧向上用のＳＢＤ、１８はｎｐｎＴｒ４の耐圧向上用の
ＳＢＤである。なお抵抗器１６は配線抵抗等地の抵抗要
素を利用してもよい。ここで第３図Ｔａ）はＳＢＤの記
号、同図（ｂｌは５ＢＤｎｐｎＴｒの記号を示す。
示す。図において、第１図と同一符号は同図と同一部分
を示し、１６は前記ｎｐ ｎ Ｔ ｒ ４のベース電荷
放電用の抵抗器、１７は出力電圧が“Ｈ”の時の出力耐
圧向上用のＳＢＤ、１８はｎｐｎＴｒ４の耐圧向上用の
ＳＢＤである。なお抵抗器１６は配線抵抗等地の抵抗要
素を利用してもよい。ここで第３図Ｔａ）はＳＢＤの記
号、同図（ｂｌは５ＢＤｎｐｎＴｒの記号を示す。
なお以上のような構成において、５ＢＤｎｐｎＴｒ５，
５ＢＤｎｐｎＴｒ２，５ＢＤｎｐｎＴｒ３及びｎｐｎＴ
ｒ４が各々請求の範囲に記載した第１〜第４のトランジ
スタとなっており、又５ＢＤ１７及び５ＢＤ１８が各々
請求の範囲に記載した第１．第２のシミットキバリアダ
イオードとなっている。
５ＢＤｎｐｎＴｒ２，５ＢＤｎｐｎＴｒ３及びｎｐｎＴ
ｒ４が各々請求の範囲に記載した第１〜第４のトランジ
スタとなっており、又５ＢＤ１７及び５ＢＤ１８が各々
請求の範囲に記載した第１．第２のシミットキバリアダ
イオードとなっている。
次に作用効果について説明する。本装置では、出力電圧
が“Ｈ”の時、ｎｐｎＴｒ４のベース電荷放電用抵抗器
８を通して低電位電源１５に流れ込んでいた電流を零に
するため、抵抗器８を取り除き、ｎ ｐ ｎ Ｔ ｒ
４のベース電荷を５ＢＤｎｐｎＴｒ２を経由して低電位
電源１５に流し込むようにｎ ｐ ｎ ’ｐ ｒ ４の
ベースとエミッタ間に５ＢＤＩ７を接続した。しかしな
がら、上記回路構成にすると、出力電圧が“Ｈ”の時の
出力耐圧はｎｐｎＴｒのＢＶＥＣＯ（エミッタに電圧を
印加し、コレクタを基準電圧にし、ベースを開放したと
きのｎｐｎ’ｐｒの耐性）で決まり、これは上述のＢＶ
ＥＣＲより低くなり、出力耐圧が低下することを意味す
る。本発明において重要なことはｎｐｎＴｒ４のベース
とコレクツ間に５ＢＤ１Ｂを接続し、５ＢＤｎｐｎ’ｐ
ｒを構成することにより、ｎｐｎＴｒ４の耐圧を向上し
た点にある。
が“Ｈ”の時、ｎｐｎＴｒ４のベース電荷放電用抵抗器
８を通して低電位電源１５に流れ込んでいた電流を零に
するため、抵抗器８を取り除き、ｎ ｐ ｎ Ｔ ｒ
４のベース電荷を５ＢＤｎｐｎＴｒ２を経由して低電位
電源１５に流し込むようにｎ ｐ ｎ ’ｐ ｒ ４の
ベースとエミッタ間に５ＢＤＩ７を接続した。しかしな
がら、上記回路構成にすると、出力電圧が“Ｈ”の時の
出力耐圧はｎｐｎＴｒのＢＶＥＣＯ（エミッタに電圧を
印加し、コレクタを基準電圧にし、ベースを開放したと
きのｎｐｎ’ｐｒの耐性）で決まり、これは上述のＢＶ
ＥＣＲより低くなり、出力耐圧が低下することを意味す
る。本発明において重要なことはｎｐｎＴｒ４のベース
とコレクツ間に５ＢＤ１Ｂを接続し、５ＢＤｎｐｎ’ｐ
ｒを構成することにより、ｎｐｎＴｒ４の耐圧を向上し
た点にある。
以上のような本実施例の装置では、ダーリントン回路の
後段を構成するｎｌ）ｎＴｒを５ＢＤｎｐｎＴｒにした
ので、出力電圧がＨ′″の時の出力耐性を向上できる。
後段を構成するｎｌ）ｎＴｒを５ＢＤｎｐｎＴｒにした
ので、出力電圧がＨ′″の時の出力耐性を向上できる。
また上記ｎ ｐ ｎ Ｔ ｒのベース電荷放電用抵抗器
を取り除き、−上記ｎｐｎＴｒのベース・エミッタ間に
抵抗器とＳＢＤとを直列に接続するようにしたので、消
費電流を減少できる。
を取り除き、−上記ｎｐｎＴｒのベース・エミッタ間に
抵抗器とＳＢＤとを直列に接続するようにしたので、消
費電流を減少できる。
〔発明の効果〕
以上のように、この発明によれば、ダーリントン回路の
後段を構成するｎｌ）ｎＴｒを５ＢＤｎｐｎＴｒに変更
し、父上記ｎ ｐｎ Ｔ ｒのベース電荷放電用の抵抗
器を取り除くとともに、上記変更したＳ Ｂ Ｄ ｎ
ｐ ｎ Ｔ ｒのベースとエミッタ間に抵抗器とＳＢＤ
を直列に接続するようにしたので、消費電流を増加させ
ることなく、出力電圧が“Ｈ”の時の出力耐圧を向上で
きる効果がある。
後段を構成するｎｌ）ｎＴｒを５ＢＤｎｐｎＴｒに変更
し、父上記ｎ ｐｎ Ｔ ｒのベース電荷放電用の抵抗
器を取り除くとともに、上記変更したＳ Ｂ Ｄ ｎ
ｐ ｎ Ｔ ｒのベースとエミッタ間に抵抗器とＳＢＤ
を直列に接続するようにしたので、消費電流を増加させ
ることなく、出力電圧が“Ｈ”の時の出力耐圧を向上で
きる効果がある。
第１図は従来の半導体集積回路装置における出力回路の
回路図、第２図は本発明の一実施例による半導体集積回
路装置における出力回路の回路図、第３図は第１図、第
２図において使用した特殊記号を説明するための図であ
る。 図中、１は出力端子、５，２．３は５ＢＤｎｐｎＴｒ（
第１．第２．第３のトランジスタ）、４はｎｐｎＴｒ
（第４のトランジスタ）、１７．１８はＳＢＤ （第１
．第２のショットキバリアダイオード）、１４は高電位
電源、１５は低電位電源。 なお図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第１図
回路図、第２図は本発明の一実施例による半導体集積回
路装置における出力回路の回路図、第３図は第１図、第
２図において使用した特殊記号を説明するための図であ
る。 図中、１は出力端子、５，２．３は５ＢＤｎｐｎＴｒ（
第１．第２．第３のトランジスタ）、４はｎｐｎＴｒ
（第４のトランジスタ）、１７．１８はＳＢＤ （第１
．第２のショットキバリアダイオード）、１４は高電位
電源、１５は低電位電源。 なお図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第１図
Claims (1)
- （１）ベースを信号ラインに、コレクタを高電位電源に
接続した第１のトランジスタと、ベースを上記第１のト
ランジスタのエミッタに、エミッタを低電位電源に、コ
レクタを出力端子に接続した第２のトランジスタと、ベ
ースを上記第１のトランジスタのコレクタに、コレクタ
を高電位電源に接続した第３のトランジスタと、ベース
を上記第３のトランジスタのエミッタに、コレクタを上
記第３のトランジスタのコレクタに、エミッタを上記第
２のトランジスタのコレクタに接続した第４のトランジ
スタと、アノードを上記第４のトランジスタのベースに
、カソードを上記第４のトランジスタのエミッタに接続
した第１のショットキバリアダイオードと、アノードを
上記第４のトランジスタのベースに、カソードを上記第
４のトランジスタのコレクタに接続した第２のショット
キバリアダイオードとを備えたことを特徴とする半導体
集積回路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59112491A JPS60254823A (ja) | 1984-05-30 | 1984-05-30 | 半導体集積回路装置 |
| KR1019850002596A KR900005231B1 (ko) | 1984-05-30 | 1985-04-17 | 반도체 집적회로장치 |
| US06/738,718 US4705968A (en) | 1984-05-30 | 1985-05-29 | Semiconductor integrated circuit device with high breakdown voltage level |
| DE19853519413 DE3519413A1 (de) | 1984-05-30 | 1985-05-30 | Halbleiter-integrierte schaltungsvorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59112491A JPS60254823A (ja) | 1984-05-30 | 1984-05-30 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60254823A true JPS60254823A (ja) | 1985-12-16 |
Family
ID=14587971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59112491A Pending JPS60254823A (ja) | 1984-05-30 | 1984-05-30 | 半導体集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4705968A (ja) |
| JP (1) | JPS60254823A (ja) |
| KR (1) | KR900005231B1 (ja) |
| DE (1) | DE3519413A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5159213A (en) * | 1990-06-07 | 1992-10-27 | North American Philips Corporation | Logic gate circuit with limited transient bounce in potential of the internal voltage supply lines |
| US5059555A (en) * | 1990-08-20 | 1991-10-22 | National Semiconductor Corporation | Method to fabricate vertical fuse devices and Schottky diodes using thin sacrificial layer |
| US5144404A (en) * | 1990-08-22 | 1992-09-01 | National Semiconductor Corporation | Polysilicon Schottky clamped transistor and vertical fuse devices |
| US5212102A (en) * | 1990-08-22 | 1993-05-18 | National Semiconductor Corporation | Method of making polysilicon Schottky clamped transistor and vertical fuse devices |
| DE4133764C1 (ja) * | 1991-10-11 | 1993-02-18 | Texas Instruments Deutschland Gmbh, 8050 Freising, De |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58117731A (ja) * | 1981-12-30 | 1983-07-13 | ウエスタ−ン・エレクトリツク・カムパニ−・インコ−ポレ−テツド | トライステ−ト論理回路 |
| JPS5951625A (ja) * | 1982-09-17 | 1984-03-26 | Hitachi Ltd | 温度補償回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3790817A (en) * | 1972-02-14 | 1974-02-05 | Nat Semiconductor Corp | Schottky clamped ttl circuit |
| US3867644A (en) * | 1974-01-07 | 1975-02-18 | Signetics Corp | High speed low power schottky integrated logic gate circuit with current boost |
| US4400635A (en) * | 1981-01-21 | 1983-08-23 | Rca Corporation | Wide temperature range switching circuit |
| US4413194A (en) * | 1981-07-10 | 1983-11-01 | Motorola, Inc. | TTL Output circuit having means for preventing output voltage excursions induced by negative current reflections |
| US4581550A (en) * | 1984-03-06 | 1986-04-08 | Fairchild Camera & Instrument Corporation | TTL tristate device with reduced output capacitance |
-
1984
- 1984-05-30 JP JP59112491A patent/JPS60254823A/ja active Pending
-
1985
- 1985-04-17 KR KR1019850002596A patent/KR900005231B1/ko not_active IP Right Cessation
- 1985-05-29 US US06/738,718 patent/US4705968A/en not_active Expired - Fee Related
- 1985-05-30 DE DE19853519413 patent/DE3519413A1/de active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58117731A (ja) * | 1981-12-30 | 1983-07-13 | ウエスタ−ン・エレクトリツク・カムパニ−・インコ−ポレ−テツド | トライステ−ト論理回路 |
| JPS5951625A (ja) * | 1982-09-17 | 1984-03-26 | Hitachi Ltd | 温度補償回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4705968A (en) | 1987-11-10 |
| DE3519413A1 (de) | 1985-12-05 |
| DE3519413C2 (ja) | 1988-06-16 |
| KR850008050A (ko) | 1985-12-11 |
| KR900005231B1 (ko) | 1990-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4420786A (en) | Polarity guard circuit | |
| JPS60254823A (ja) | 半導体集積回路装置 | |
| JPS60142654A (ja) | 電話機インタフエイス | |
| US6870417B2 (en) | Circuit for loss-less diode equivalent | |
| EP0098155B1 (en) | Schmitt trigger circuit | |
| US4562364A (en) | TTL Circuit in which transient current is prevented from flowing therethrough | |
| US4740719A (en) | Semiconductor integrated circuit device | |
| JPS6281120A (ja) | 半導体装置 | |
| US4897566A (en) | Bipolar transistor logic circuit | |
| JPH0669141B2 (ja) | 入力回路 | |
| JP2775787B2 (ja) | 集積回路 | |
| US4912341A (en) | TTL buffer circuit with active turn-off | |
| JPS6110315A (ja) | 半導体集積回路装置 | |
| JPS6155810B2 (ja) | ||
| JPH0234211B2 (ja) | ||
| JPS5915331A (ja) | 論理ゲ−ト回路 | |
| JPS6297426A (ja) | 半導体集積回路装置 | |
| SU1228260A1 (ru) | Интегральна логическа схема (ее варианты) | |
| JPH01106520A (ja) | バイポーラ論理回路 | |
| JPS5954330A (ja) | 電流切換え論理回路 | |
| JPH0580084A (ja) | ピークホールド回路 | |
| JPS6348914A (ja) | バイポ−ラ論理回路 | |
| JPH0380617A (ja) | バイポーラ論理回路 | |
| JPH0572770B2 (ja) | ||
| JPH0637615A (ja) | 電流切替形駆動制御回路 |