JPH0637615A - 電流切替形駆動制御回路 - Google Patents
電流切替形駆動制御回路Info
- Publication number
- JPH0637615A JPH0637615A JP18773392A JP18773392A JPH0637615A JP H0637615 A JPH0637615 A JP H0637615A JP 18773392 A JP18773392 A JP 18773392A JP 18773392 A JP18773392 A JP 18773392A JP H0637615 A JPH0637615 A JP H0637615A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current switching
- base
- control input
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【構成】第１のトランジスタＱ１および第２のトランジ
スタＱ２から構成される電流切替回路の一方の入力に電
流切替の閾値を決めるための基準電源を接続し、第３の
トランジスタＱ３のベースを制御入力端子Ｔ１とし、電
流切替回路の他方の入力に第３のトランシスタＱ３のエ
ミッタを接続し、電流切替回路の出力によりスイッチン
グ素子を駆動するように構成した電流切替形駆動制御回
路である。さらに、第３のトランジスタＱ３と逆極性の
トランジスタＱ４のベースを制御入力端子Ｔ１に接続
し、第４のトランジスタＱ４のエミッタを第３のトラン
ジスタＱ３のエミッタに接続し、第４のトランジスタＱ
４のコレクタを電源に接続する。 【効果】低消費電力の駆動制御回路を実現できる。
スタＱ２から構成される電流切替回路の一方の入力に電
流切替の閾値を決めるための基準電源を接続し、第３の
トランジスタＱ３のベースを制御入力端子Ｔ１とし、電
流切替回路の他方の入力に第３のトランシスタＱ３のエ
ミッタを接続し、電流切替回路の出力によりスイッチン
グ素子を駆動するように構成した電流切替形駆動制御回
路である。さらに、第３のトランジスタＱ３と逆極性の
トランジスタＱ４のベースを制御入力端子Ｔ１に接続
し、第４のトランジスタＱ４のエミッタを第３のトラン
ジスタＱ３のエミッタに接続し、第４のトランジスタＱ
４のコレクタを電源に接続する。 【効果】低消費電力の駆動制御回路を実現できる。
Description
【０００１】
【産業上の利用分野】本発明は高電圧の印加されるスイ
ッチング素子を駆動する電流切替駆動制御回路に関す
る。
ッチング素子を駆動する電流切替駆動制御回路に関す
る。
【０００２】
【従来の技術】従来のこの種の駆動制御回路を示す図２
を参照すると、この回路は制御入力端子Ｔ１に入力され
る制御電圧ＶINによってＰＮＰトランジスタＱ１，Ｑ２
で構成される電流切替回路の電流源の電流Ｉの出力先を
切替え、制御出力端子Ｔ２に接続される高電圧の印加さ
れるスイッチング素子（例えばサイリスタ）に供給され
る電流を（駆動電流）をオン・オフする。制御入力端子
Ｔ１に入力される制御電圧ＶINと基準電源の基準電圧Ｖ
THとの関係が、 ＶIN＜ＶTH＋ＶBEQ2−ＶBEQ1−ＶBEQ3 ……（１） の条件の時、電流源の電流ＩはトランジスタＱ１を通り
制御出力端子Ｔ２に駆動電流として出力される。ここ
で、ＶBEQ1，ＶBEQ2，ＶBEQ3はトランジスタＱ１，Ｑ
２，Ｑ３のベース・エミッタ間電圧である。また、 ＶIN＞ＶTH＋ＶBEQ2−ＶBEQ1−ＶBEQ3 ……（２） の条件の時、上記電流ＩはトランジスタＱ２に流れるた
め、制御出力端子Ｔ２には出力されない。抵抗Ｒは
（２）式の条件の時にトランジスタＱ１のベースを電源
Ｖの電位とし、制御出力端子Ｔ２に駆動電流が出力され
ることを防止する。
を参照すると、この回路は制御入力端子Ｔ１に入力され
る制御電圧ＶINによってＰＮＰトランジスタＱ１，Ｑ２
で構成される電流切替回路の電流源の電流Ｉの出力先を
切替え、制御出力端子Ｔ２に接続される高電圧の印加さ
れるスイッチング素子（例えばサイリスタ）に供給され
る電流を（駆動電流）をオン・オフする。制御入力端子
Ｔ１に入力される制御電圧ＶINと基準電源の基準電圧Ｖ
THとの関係が、 ＶIN＜ＶTH＋ＶBEQ2−ＶBEQ1−ＶBEQ3 ……（１） の条件の時、電流源の電流ＩはトランジスタＱ１を通り
制御出力端子Ｔ２に駆動電流として出力される。ここ
で、ＶBEQ1，ＶBEQ2，ＶBEQ3はトランジスタＱ１，Ｑ
２，Ｑ３のベース・エミッタ間電圧である。また、 ＶIN＞ＶTH＋ＶBEQ2−ＶBEQ1−ＶBEQ3 ……（２） の条件の時、上記電流ＩはトランジスタＱ２に流れるた
め、制御出力端子Ｔ２には出力されない。抵抗Ｒは
（２）式の条件の時にトランジスタＱ１のベースを電源
Ｖの電位とし、制御出力端子Ｔ２に駆動電流が出力され
ることを防止する。
【０００３】
【発明が解決しようとする課題】上述した従来の電流切
替駆動制御回路においては、制御入力端子Ｔ１に入力さ
れる制御電圧ＶINが（２）式の条件の時（トランジスタ
Ｑ１には電流が流れない時）、制御出力端子Ｔ２に急峻
な負電圧が印加されると、トランジスタＱ１のベース・
コレクタ間のジャンクション容量を通して抵抗Ｒに電流
が流れる。これにより、トランジスタＱ１のベース電位
が基準電圧ＶTHにより低くなるため、駆動電流が制御出
力端子Ｔ２に出力される。この出力される時間は抵抗Ｒ
とトランジスタＱ１のジャンクション容量で決まる。こ
のため、制御出力端子Ｔ２に接続されるスイッチング素
子が誤動作する。この誤動作を防止するためには、抵抗
Ｒを小さな値にする必要があるが、この場合、制御入力
端子Ｔ１に入力される電圧が（１）式の条件の時、トラ
ンジスタＱ３に流れる電流が増加し、消費電力の増加を
招く。
替駆動制御回路においては、制御入力端子Ｔ１に入力さ
れる制御電圧ＶINが（２）式の条件の時（トランジスタ
Ｑ１には電流が流れない時）、制御出力端子Ｔ２に急峻
な負電圧が印加されると、トランジスタＱ１のベース・
コレクタ間のジャンクション容量を通して抵抗Ｒに電流
が流れる。これにより、トランジスタＱ１のベース電位
が基準電圧ＶTHにより低くなるため、駆動電流が制御出
力端子Ｔ２に出力される。この出力される時間は抵抗Ｒ
とトランジスタＱ１のジャンクション容量で決まる。こ
のため、制御出力端子Ｔ２に接続されるスイッチング素
子が誤動作する。この誤動作を防止するためには、抵抗
Ｒを小さな値にする必要があるが、この場合、制御入力
端子Ｔ１に入力される電圧が（１）式の条件の時、トラ
ンジスタＱ３に流れる電流が増加し、消費電力の増加を
招く。
【０００４】
【課題を解決するための手段】本発明は第１および第２
のトランジスタから構成される電流切替回路の一方の入
力に電流切替の閾値を決めるための基準電源を接続し、
第３のトランジスタのベースを制御入力端子とし、前記
電流切替回路の他方の入力に前記第３のトラジスタのエ
ミッタを接続し、前記電流切替回路の出力によりスイッ
チング素子を駆動するように構成した電流切替形駆動制
御回路において、前記第３のトランジスタと逆極性の第
４のトランジスタのベースを前記制御入力端子に接続
し、前記第４のトラジスタのエミッタを前記第３のトラ
ンジスタのエミッタに接続し、前記第４のトランジスタ
のコレクタを電源に接続するように構成する。
のトランジスタから構成される電流切替回路の一方の入
力に電流切替の閾値を決めるための基準電源を接続し、
第３のトランジスタのベースを制御入力端子とし、前記
電流切替回路の他方の入力に前記第３のトラジスタのエ
ミッタを接続し、前記電流切替回路の出力によりスイッ
チング素子を駆動するように構成した電流切替形駆動制
御回路において、前記第３のトランジスタと逆極性の第
４のトランジスタのベースを前記制御入力端子に接続
し、前記第４のトラジスタのエミッタを前記第３のトラ
ンジスタのエミッタに接続し、前記第４のトランジスタ
のコレクタを電源に接続するように構成する。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】本発明の一実施例を示す図１を参照する
と、この電流切替形駆動制御回路は従来例の回路におけ
る抵抗Ｒに代えて、制御入力端子Ｔ１に接続されるトラ
ンジスタＱ３と逆極性のＮＰＮトランジスタＱ４を制御
入力端子Ｔ１に接続したものである。回路動作は従来例
と基本的に同じであるが、電流切替回路のトランジスタ
Ｑ１のベース電位は、トランジスタＱ３がオフしている
領域では、ＶIN−ＶBEQ4（ＶBEQ4：Ｑ４のベース・エミ
ッタ間電圧）の電位となる。制御入力電圧ＶINが ＶIN＞ＶTH＋ＶBEQ2−ＶBEQ1＋ＶBEQ4 ……（３） である時、制御出力端子Ｔ２に急峻な負電圧が印加され
てトランジスタＱ１のベース・コレクタ間のジャンクシ
ョン容量を通してトランジスタＱ４に電流が流れても、
トランジスタＱ１のベース電位は基準電源の基準電圧Ｖ
THより低くならないため、駆動電流が制御出力端子Ｔ２
には出力されない。また、制御入力電圧ＶINが（１）式
の条件の時、トランジスタＱ３にはトランジスタＱ１の
ベース電流しか流れないため、消費電力は小さい。
と、この電流切替形駆動制御回路は従来例の回路におけ
る抵抗Ｒに代えて、制御入力端子Ｔ１に接続されるトラ
ンジスタＱ３と逆極性のＮＰＮトランジスタＱ４を制御
入力端子Ｔ１に接続したものである。回路動作は従来例
と基本的に同じであるが、電流切替回路のトランジスタ
Ｑ１のベース電位は、トランジスタＱ３がオフしている
領域では、ＶIN−ＶBEQ4（ＶBEQ4：Ｑ４のベース・エミ
ッタ間電圧）の電位となる。制御入力電圧ＶINが ＶIN＞ＶTH＋ＶBEQ2−ＶBEQ1＋ＶBEQ4 ……（３） である時、制御出力端子Ｔ２に急峻な負電圧が印加され
てトランジスタＱ１のベース・コレクタ間のジャンクシ
ョン容量を通してトランジスタＱ４に電流が流れても、
トランジスタＱ１のベース電位は基準電源の基準電圧Ｖ
THより低くならないため、駆動電流が制御出力端子Ｔ２
には出力されない。また、制御入力電圧ＶINが（１）式
の条件の時、トランジスタＱ３にはトランジスタＱ１の
ベース電流しか流れないため、消費電力は小さい。
【０００７】
【発明の効果】以上説明したように本発明によれば、電
流切替回路の制御入力に制御入力用のトランジスタと逆
極性のトランジスタを接続することにより、低消費電力
の駆動制御回路を実現できる。
流切替回路の制御入力に制御入力用のトランジスタと逆
極性のトランジスタを接続することにより、低消費電力
の駆動制御回路を実現できる。
【図１】本発明の一実施例を示す回路図である。
【図２】従来例を示す回路図である。
Ｑ１〜Ｑ３ ＰＮＰトランジスタ Ｑ４ ＮＰＮトランジスタ Ｉ 電流源の電流 ＶTH 基準電圧 Ｖ 電源電圧 ＶIN 制御入力電圧 Ｔ１ 制御入力端子 Ｔ２ 制御出力端子
Claims (2)
- 【請求項１】 第１および第２のトランジスタから構成
される電流切替回路の一方の入力に電流切替の閾値を決
めるための基準電源を接続し、第３のトランジスタのベ
ースを制御入力端子とし、前記電流切替回路の他方の入
力に前記第３のトラジスタのエミッタを接続し、前記電
流切替回路の出力によりスイッチング素子を駆動するよ
うに構成した電流切替形駆動制御回路において、前記第
３のトランジスタと逆極性の第４のトランジスタのベー
スを前記制御入力端子に接続し、前記第４のトラジスタ
のエミッタを前記第３のトランジスタのエミッタに接続
し、前記第４のトランジスタのコレクタを電源に接続す
るように構成することを特徴とする電流切替形駆動制御
回路。 - 【請求項２】 前記第１，第２および第３のトランジス
タの各各がＰＮＰトランジスタであり、かつ前記第４の
トランジスタがＮＰＮトランジスタであることを特徴と
する請求項１記載の電流切替形駆動制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18773392A JPH0637615A (ja) | 1992-07-15 | 1992-07-15 | 電流切替形駆動制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18773392A JPH0637615A (ja) | 1992-07-15 | 1992-07-15 | 電流切替形駆動制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637615A true JPH0637615A (ja) | 1994-02-10 |
Family
ID=16211240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18773392A Pending JPH0637615A (ja) | 1992-07-15 | 1992-07-15 | 電流切替形駆動制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637615A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0669719B1 (en) * | 1994-02-25 | 1999-12-01 | Texas Instruments Incorporated | Method and circuit for reducing transient currents |
-
1992
- 1992-07-15 JP JP18773392A patent/JPH0637615A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0669719B1 (en) * | 1994-02-25 | 1999-12-01 | Texas Instruments Incorporated | Method and circuit for reducing transient currents |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| GB2217134A (en) | Amplifier circuit | |
| JPH02892B2 (ja) | ||
| JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JP2998334B2 (ja) | Ｅｃｌ型半導体集積回路装置 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JPS6155810B2 (ja) | ||
| JPH0786895A (ja) | 出力回路 | |
| JPS6325775Y2 (ja) | ||
| JPH0683045B2 (ja) | スイツチングアンプ | |
| JPH0158757B2 (ja) | ||
| JPS595746A (ja) | コイル駆動回路 | |
| JPS6155200B2 (ja) | ||
| JPH062347Y2 (ja) | 信号切換回路 | |
| JP2585098B2 (ja) | バイポーラ論理素子のインターフェース | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPH0472410B2 (ja) | ||
| JPH0235555B2 (ja) | ||
| JPS60106225A (ja) | スイツチング回路 | |
| JPS5936766B2 (ja) | メモリ電源切換回路 | |
| JPH02137418A (ja) | 半導体回路 | |
| JPH0537348A (ja) | 出力回路 | |
| JPH0785534B2 (ja) | パルス電流出力回路 | |
| JPH07183769A (ja) | ラッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990302 |