JPS60106225A - スイツチング回路 - Google Patents
スイツチング回路Info
- Publication number
- JPS60106225A JPS60106225A JP21444183A JP21444183A JPS60106225A JP S60106225 A JPS60106225 A JP S60106225A JP 21444183 A JP21444183 A JP 21444183A JP 21444183 A JP21444183 A JP 21444183A JP S60106225 A JPS60106225 A JP S60106225A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/0422—Anti-saturation measures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の属する技術分野〉
この発明は、出力トランジスタスイッチング回路、更に
詳しくは出力負荷電流の大きさに応じて出力トランジス
タのベース電流を制御し、不必要な電流損失をなくする
ようにしたスイッチング回路に関する。
詳しくは出力負荷電流の大きさに応じて出力トランジス
タのベース電流を制御し、不必要な電流損失をなくする
ようにしたスイッチング回路に関する。
〈従来技術とその問題点〉
この種のスイッチング回路として、従来第１図のような
回路が知られている。この回路は特開昭５７−５５６２
’２号公報にきわめて詳細に開示されている。その要点
は、第１のトランジスタＱ、のベースと第２のトランジ
スタＱ２のコレクタ（出力端）との間に出力端側に１願
方向となるようにタイオードＤが接続されることにより
、抵抗Ｒ１を通じて流れルｉｔ［ｔをトランジスタＱ１
のベース・エミッタからトランジスタＱ２のベース・エ
ミッタへ流れる回流イ）とダイオードＤからトランジス
タＱ２のコレクタ◆エミッタへ流れる電流（口］とに分
流させ、げ）の経路で生じる電圧降下ｖ、−１−ｖ、と
１口）の経路で生じる電圧降下Ｖｓ 十Ｖ４の関係が、 Ｖｌ十ｖ２＝ｖ３＋Ｖ４・・・・・・川（１）但し、■
、：トランジスタＱ、のベース・エミッタ間電圧 − ■、：トランジスタＱ、のベース・エミッタ間電圧 ｖ３：トランジスタＱ２のコレクタ・エミッタ間電圧 ■４：ダイオードＤの順方向降下電圧 きなるように各経路を流れる電流を定めている点にある
。第３のトランジスタＱ３は、そのベースに加えられる
スイッチング入夫信号Ｖｉｎで導通されると、抵抗Ｒ，
を流れる電流を基準点ＧＮＤにバイパスさせることによ
って、出方トランジスタ。、をしゃ断させるための制御
トランジスタである。
回路が知られている。この回路は特開昭５７−５５６２
’２号公報にきわめて詳細に開示されている。その要点
は、第１のトランジスタＱ、のベースと第２のトランジ
スタＱ２のコレクタ（出力端）との間に出力端側に１願
方向となるようにタイオードＤが接続されることにより
、抵抗Ｒ１を通じて流れルｉｔ［ｔをトランジスタＱ１
のベース・エミッタからトランジスタＱ２のベース・エ
ミッタへ流れる回流イ）とダイオードＤからトランジス
タＱ２のコレクタ◆エミッタへ流れる電流（口］とに分
流させ、げ）の経路で生じる電圧降下ｖ、−１−ｖ、と
１口）の経路で生じる電圧降下Ｖｓ 十Ｖ４の関係が、 Ｖｌ十ｖ２＝ｖ３＋Ｖ４・・・・・・川（１）但し、■
、：トランジスタＱ、のベース・エミッタ間電圧 − ■、：トランジスタＱ、のベース・エミッタ間電圧 ｖ３：トランジスタＱ２のコレクタ・エミッタ間電圧 ■４：ダイオードＤの順方向降下電圧 きなるように各経路を流れる電流を定めている点にある
。第３のトランジスタＱ３は、そのベースに加えられる
スイッチング入夫信号Ｖｉｎで導通されると、抵抗Ｒ，
を流れる電流を基準点ＧＮＤにバイパスさせることによ
って、出方トランジスタ。、をしゃ断させるための制御
トランジスタである。
この回路によれば、電源Ｓから負荷ｔに流れる電流Ｉｃ
が小さい領域では、トランジスタ。２の飽和電圧ＶｃＥ
（ｓａｔ）が小さいため（ロ）の経路を流れる電流が増
加し、その分げ１の経路を流れる電流が減少する。従っ
てトランジスタＱ、のベース電流が小さくなるため、そ
のエミッタ電流は小さくなりトランジスタＱ２のベース
電流は小さくなる。負荷電流Ｉｃが大きい時には、トラ
ンジスタＱ２の飽和電圧Ｖｃｇ（ｓａｔ）が大きくなる
ため、抵抗Ｒ１を流れる電流はほとんどすべてトランジ
スタＱ、のベースに流れ、従って抵抗鳥で決まる比較的
大きな電流がトランジスタＱ、のベースに流れるため、
大きな負荷電流Ｉｃを駆動するに足るベース電流が得ら
れる。ところが、このような回路によれば、げ）、（ロ
）の経路電流を（１）式で決めていることから、負荷電
流Ｉｃがきわめて小さな領域でも出力トランジスタＱ、
（７）コレクタ・エミッタ間にはダイオード１個の順
電圧降下分にほぼ等しい高い飽和電圧ｖＣＥ（Ｓａｔ）
が生じる欠点がある。
が小さい領域では、トランジスタ。２の飽和電圧ＶｃＥ
（ｓａｔ）が小さいため（ロ）の経路を流れる電流が増
加し、その分げ１の経路を流れる電流が減少する。従っ
てトランジスタＱ、のベース電流が小さくなるため、そ
のエミッタ電流は小さくなりトランジスタＱ２のベース
電流は小さくなる。負荷電流Ｉｃが大きい時には、トラ
ンジスタＱ２の飽和電圧Ｖｃｇ（ｓａｔ）が大きくなる
ため、抵抗Ｒ１を流れる電流はほとんどすべてトランジ
スタＱ、のベースに流れ、従って抵抗鳥で決まる比較的
大きな電流がトランジスタＱ、のベースに流れるため、
大きな負荷電流Ｉｃを駆動するに足るベース電流が得ら
れる。ところが、このような回路によれば、げ）、（ロ
）の経路電流を（１）式で決めていることから、負荷電
流Ｉｃがきわめて小さな領域でも出力トランジスタＱ、
（７）コレクタ・エミッタ間にはダイオード１個の順
電圧降下分にほぼ等しい高い飽和電圧ｖＣＥ（Ｓａｔ）
が生じる欠点がある。
この事は、（１）式よりトランジスタＱ２のコレクター
ｘ ミ’ｙ 夕間’ｔｌｔ圧ＶｓハＶａ＝Ｖ１＋Ｖｔ
−ｖ、テアリ、Ｖ。
ｘ ミ’ｙ 夕間’ｔｌｔ圧ＶｓハＶａ＝Ｖ１＋Ｖｔ
−ｖ、テアリ、Ｖ。
中ｖ２中ｖ４とすればＶ、キｖＩとなることから明らか
である。この高い飽和電圧特性は、例えば次段ＩｄＴ、
Ｌ論理回路等が接続されるような応用においてはきわめ
て不都合な現象である。
である。この高い飽和電圧特性は、例えば次段ＩｄＴ、
Ｌ論理回路等が接続されるような応用においてはきわめ
て不都合な現象である。
〈発明の目的〉
この発明は、上記に鑑み負荷電流の大きさに応じて出力
トランジスタのベース電流を制御し、不必要な電流損失
を防ぐとともに、ある低い負荷電流領域での出力飽和電
圧を低下改善するようにしたスイッチング回路を提供す
ることを目的とする。
トランジスタのベース電流を制御し、不必要な電流損失
を防ぐとともに、ある低い負荷電流領域での出力飽和電
圧を低下改善するようにしたスイッチング回路を提供す
ることを目的とする。
〈発明の要点〉
この発明は、従来回路におけるダイオードの代りに第１
ないし第３のトランジスタとは逆接合タイプの第４のト
ランジスタのエミッタを第１のトランジスタのベースに
、ベースを第２のトランジスタのコレクタ（出力端）に
、そしてコレクタを第１のトランジスタのエミッタと第
２のトランジスタのベースとの接続点に接続することに
より、負荷電流が小さい時は第４のトランジスタを導通
せしめ、抵抗を流れる電流のほとんどを第２のトランジ
スタのベースに導ひくことによって該トランジスタの飽
和特性を改善し、負荷電流が大きい時には第４のトラン
ジスタをしゃ断状態とさせ、抵抗を流れる電流のほとん
どを第１のトランジスタのベースに流し、従って第２の
トランジスタのベース電流を増加させ得るように構成し
たものである。 ・ 〈発明の実施例〉 第２図はこの発明の実施例を示すもので、第１図とはダ
イオードＤの代りに第４のトランジスタｑを用いた点で
のみ相違する。すなわち、第１のトランジスタＱ、のベ
ースと抵抗几、の接続点にトランジスタｑのエミッタを
、トランジスタＱ、のエミッタと第２のトランジスタＱ
２のベースの接続点にトランジスタｑのコレクタを、ト
ランジスタＱ２のコレクタ（出力端）にトランジスタへ
のベースをそれぞれ接続している。負荷電流１ｃが小さ
い時は、出力トランジスタＱ２の飽和電圧ＶｃＥ（ｓａ
ｔ）も小さいため、トランジスタｑのエミッターベース
は順バイアスとなり導通状態となる。従って、抵抗Ｒ８
を流れる電流のほとんどはトランジスタＱｔ ａ）ベー
ス電流ＩＢ（！：なって良好な出力飽和特性を示す。し
かもトランジスタＱ１はしゃ断に近い状態にあるため、
抵抗賜を通して流れる不要な電流がトランジスタＱ２の
ベース電流となることはない。
ないし第３のトランジスタとは逆接合タイプの第４のト
ランジスタのエミッタを第１のトランジスタのベースに
、ベースを第２のトランジスタのコレクタ（出力端）に
、そしてコレクタを第１のトランジスタのエミッタと第
２のトランジスタのベースとの接続点に接続することに
より、負荷電流が小さい時は第４のトランジスタを導通
せしめ、抵抗を流れる電流のほとんどを第２のトランジ
スタのベースに導ひくことによって該トランジスタの飽
和特性を改善し、負荷電流が大きい時には第４のトラン
ジスタをしゃ断状態とさせ、抵抗を流れる電流のほとん
どを第１のトランジスタのベースに流し、従って第２の
トランジスタのベース電流を増加させ得るように構成し
たものである。 ・ 〈発明の実施例〉 第２図はこの発明の実施例を示すもので、第１図とはダ
イオードＤの代りに第４のトランジスタｑを用いた点で
のみ相違する。すなわち、第１のトランジスタＱ、のベ
ースと抵抗几、の接続点にトランジスタｑのエミッタを
、トランジスタＱ、のエミッタと第２のトランジスタＱ
２のベースの接続点にトランジスタｑのコレクタを、ト
ランジスタＱ２のコレクタ（出力端）にトランジスタへ
のベースをそれぞれ接続している。負荷電流１ｃが小さ
い時は、出力トランジスタＱ２の飽和電圧ＶｃＥ（ｓａ
ｔ）も小さいため、トランジスタｑのエミッターベース
は順バイアスとなり導通状態となる。従って、抵抗Ｒ８
を流れる電流のほとんどはトランジスタＱｔ ａ）ベー
ス電流ＩＢ（！：なって良好な出力飽和特性を示す。し
かもトランジスタＱ１はしゃ断に近い状態にあるため、
抵抗賜を通して流れる不要な電流がトランジスタＱ２の
ベース電流となることはない。
次に負荷電流Ｉｃが大きい時には、出力トランジスタＱ
２の飽和電圧ＶｃＥ（ｓａｔ）が高くなり、定性的には ＶＣＥ（Ｓａｔ）キＶＢＥ 但Ｌ／ ＶＢＥ ： Ｑ、のベース・エミッタ間電圧と
なったところでトランジスタｑはしゃ断状態となる。従
って、抵抗Ｒ１を流れる電流のほとんどはトランジスタ
Ｑ、のベース電流となり、トランジスタＱ、で増幅され
た電流がトランジスタＱ２のベース電流となるため、充
分に大きな負荷電流Ｉｃを駆動できる。
２の飽和電圧ＶｃＥ（ｓａｔ）が高くなり、定性的には ＶＣＥ（Ｓａｔ）キＶＢＥ 但Ｌ／ ＶＢＥ ： Ｑ、のベース・エミッタ間電圧と
なったところでトランジスタｑはしゃ断状態となる。従
って、抵抗Ｒ１を流れる電流のほとんどはトランジスタ
Ｑ、のベース電流となり、トランジスタＱ、で増幅され
た電流がトランジスタＱ２のベース電流となるため、充
分に大きな負荷電流Ｉｃを駆動できる。
第３図は実際の特性曲線を示すもので、点線は従来回路
の特性、実線は本発明回路の負荷電流ｆｃに対するベー
ス電流ＩＢ特性および出力飽和電圧ＶｃＥ（ｓａｔ）特
性を表わす。第３図から明らかなように、トランジスタ
αの効果によって低負荷電流領域の出力飽和電圧ＶｃＥ
（ｓａｔ）は改善され、しかもＩＢ−Ｉｃ特性にはほと
んど差異がない。このことは。
の特性、実線は本発明回路の負荷電流ｆｃに対するベー
ス電流ＩＢ特性および出力飽和電圧ＶｃＥ（ｓａｔ）特
性を表わす。第３図から明らかなように、トランジスタ
αの効果によって低負荷電流領域の出力飽和電圧ＶｃＥ
（ｓａｔ）は改善され、しかもＩＢ−Ｉｃ特性にはほと
んど差異がない。このことは。
従来のＩＢ−Ｉｃ特性を保持しつ＼、低負荷電流領域で
の飽和電圧特性の改善を麓味している。
の飽和電圧特性の改善を麓味している。
〈発明の効果〉
この発明によれば、低負荷電流領域での出力飽和電圧を
低下させることができるため、例えｌ−！Ｔ’ｌ’Ｌ論
理回路を接続するような応用にも幅広く適用できる効果
がある。また負荷電流の大小に応じて適正なベース電流
を供給できるため、省電力形の機器を構成できる効果が
ある。
低下させることができるため、例えｌ−！Ｔ’ｌ’Ｌ論
理回路を接続するような応用にも幅広く適用できる効果
がある。また負荷電流の大小に応じて適正なベース電流
を供給できるため、省電力形の機器を構成できる効果が
ある。
第１図は従来の回路例、第２図はこの発明の一実施例、
第３図は第１図および第２図の回路の特性をそれぞれ示
す。 Ｑ１〜Ｑ、・・・トランジスタ、ｑ・逆極性形トランジ
スタ、Ｒｔ 、Ｒ２・・・抵抗、ｔ・・・負荷、Ｓ・・
・電源。 才１図 ＋Ｖ ３ 才Ｚ （２） ／ ６ ｔＯｊｏ ｔｏｏ ２ｏ。 −ＩＣｆ４ｎＡ） 才３図
第３図は第１図および第２図の回路の特性をそれぞれ示
す。 Ｑ１〜Ｑ、・・・トランジスタ、ｑ・逆極性形トランジ
スタ、Ｒｔ 、Ｒ２・・・抵抗、ｔ・・・負荷、Ｓ・・
・電源。 才１図 ＋Ｖ ３ 才Ｚ （２） ／ ６ ｔＯｊｏ ｔｏｏ ２ｏ。 −ＩＣｆ４ｎＡ） 才３図
Claims (1)
- ベースおよびコレクタが電流制限素子を通して電源ライ
ンに接続されている第１のトランジスタと、該第１のト
ランジスタのエミッタがそのベースに接続され、そのコ
レクタが負荷に接続すべき出力端に接続されているエミ
ッタ接地の第２トランジスタと、前記第１のトランジス
タのベースにそのコレクタが接続され、そのベースがス
イッチンク′信号の入力端に接続されているエミッタ接
地の第３のトランジスタとからなるスイッチング回路に
おいて、前記第１．第２．第３のトランジスタとは逆極
性の第４のトランジスタのエミッタを前記第１のトラン
ジスタのベースに接続し、該第４のトランジスタのコレ
クタを前記第２のトランジスタのベースに接続し、該第
４のトランジスタのベースを前記出力端に接続したこと
を特徴とするスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21444183A JPS60106225A (ja) | 1983-11-15 | 1983-11-15 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21444183A JPS60106225A (ja) | 1983-11-15 | 1983-11-15 | スイツチング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60106225A true JPS60106225A (ja) | 1985-06-11 |
Family
ID=16655824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21444183A Pending JPS60106225A (ja) | 1983-11-15 | 1983-11-15 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60106225A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04330821A (ja) * | 1991-01-29 | 1992-11-18 | Toshiba Corp | 半導体装置 |
-
1983
- 1983-11-15 JP JP21444183A patent/JPS60106225A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04330821A (ja) * | 1991-01-29 | 1992-11-18 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60106225A (ja) | スイツチング回路 | |
| US4803442A (en) | Low power buffer amplifier | |
| JPH0480406B2 (ja) | ||
| US6037839A (en) | BTL amplifying circuit | |
| JPH0230902Y2 (ja) | ||
| JP2697273B2 (ja) | 差動増幅回路 | |
| US4727264A (en) | Fast, low-power, low-drop driver circuit | |
| JP2854010B2 (ja) | 半導体スイッチ回路 | |
| JPH02161818A (ja) | 傾斜電流出力を有する論理バッファ回路 | |
| JPH0210666Y2 (ja) | ||
| JPS6310215A (ja) | 定電流回路 | |
| JP2891386B2 (ja) | ドライバ回路 | |
| JPH11177401A (ja) | スイッチ回路 | |
| JPS5845213B2 (ja) | 電流制御ヒステリシス回路 | |
| JPH0786895A (ja) | 出力回路 | |
| JPS58110072A (ja) | 半導体装置 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPS6145625Y2 (ja) | ||
| JPH03220816A (ja) | Ｅｃｌ―ｔｔｌ変換回路 | |
| JPS61150524A (ja) | 出力駆動回路 | |
| JPS5868307A (ja) | プツシユプルアンプの過電流保護回路 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPS6049369B2 (ja) | プッシュプル増幅回路 | |
| JPH0677799A (ja) | アナログスイッチ回路 | |
| JPH0583049A (ja) | 差動回路 |