JPS5868307A - プツシユプルアンプの過電流保護回路 - Google Patents
プツシユプルアンプの過電流保護回路Info
- Publication number
- JPS5868307A JPS5868307A JP16694081A JP16694081A JPS5868307A JP S5868307 A JPS5868307 A JP S5868307A JP 16694081 A JP16694081 A JP 16694081A JP 16694081 A JP16694081 A JP 16694081A JP S5868307 A JPS5868307 A JP S5868307A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- current
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプッシュプルアンプの過電流保護回路に関し、
特にコレクタ出力型式のノンスイッチング型プッシュプ
ルアンプにおける過電流保護回路に関するものである。
特にコレクタ出力型式のノンスイッチング型プッシュプ
ルアンプにおける過電流保護回路に関するものである。
オーディオアンプにおける５ＥＰＰ （シングルエンデ
ツドプッシュプル）型のアンプには、０わゆるコレクタ
接地型式にて出力トランジスタを動作させて負荷を低イ
ンピーダンス駆動するものがある。かかるエミッタ出力
型式の５ＥＰＰアンプの過電流保１１回ｌＩ８は電子的
な方式が種々用（入られている。
ツドプッシュプル）型のアンプには、０わゆるコレクタ
接地型式にて出力トランジスタを動作させて負荷を低イ
ンピーダンス駆動するものがある。かかるエミッタ出力
型式の５ＥＰＰアンプの過電流保１１回ｌＩ８は電子的
な方式が種々用（入られている。
一方、出力トランジスタを所謂エミッタ接地型式として
動作させるコレクタ出力の５ＥＰＰアンプもあるが、か
かる回路における過電流保護回路としてはリレー等を用
いた比較的動作速度が遅くかつ信頼性の低い回路が一般
的であり実用的ではない。電子的保１回路もあるものの
その保護特性が出力トランジスタの動作に無関係に常に
一定の電流制限をなす如き特性となり満足なものではな
い。
動作させるコレクタ出力の５ＥＰＰアンプもあるが、か
かる回路における過電流保護回路としてはリレー等を用
いた比較的動作速度が遅くかつ信頼性の低い回路が一般
的であり実用的ではない。電子的保１回路もあるものの
その保護特性が出力トランジスタの動作に無関係に常に
一定の電流制限をなす如き特性となり満足なものではな
い。
また、近時Ｂ＠５ＥＰＰアンプの出力トランジスタのス
イッチングによる歪をなくすために、し）わゆるノンス
イッチング型の５ＥＰＰアンプが用いられているが、同
様にエミッタ出力型式の他にコレクタ出力型式のものも
提案されている。かかるコレクタ出力型式のノンスイッ
チング５ＥＰＰアンプの一例が第１図に示されており、
入力信号は差動トランジスタＱ＋ 、Ｑ２の差動入力と
なり、トランジスタＱ１のドレイン負荷抵抗Ｒ２より出
力が導出される。尚、抵抗Ｒ＋ 、Ｒ３は夫々ゲートバ
イアス用及び電流源用の各抵抗である。トランジスタＱ
１のドレイン出力はＰＮＰｔ−ランジスタＱ衾のベース
入力となっており、抵抗Ｒ４、Ｒ５、ダイオードＤ＋よ
りなるバイアス回路へ信号を供給する。尚、抵抗Ｒ６及
びコンデンサＣ１はトランジスタＱ８のエミッタバイア
ス源回路を構成している。
イッチングによる歪をなくすために、し）わゆるノンス
イッチング型の５ＥＰＰアンプが用いられているが、同
様にエミッタ出力型式の他にコレクタ出力型式のものも
提案されている。かかるコレクタ出力型式のノンスイッ
チング５ＥＰＰアンプの一例が第１図に示されており、
入力信号は差動トランジスタＱ＋ 、Ｑ２の差動入力と
なり、トランジスタＱ１のドレイン負荷抵抗Ｒ２より出
力が導出される。尚、抵抗Ｒ＋ 、Ｒ３は夫々ゲートバ
イアス用及び電流源用の各抵抗である。トランジスタＱ
１のドレイン出力はＰＮＰｔ−ランジスタＱ衾のベース
入力となっており、抵抗Ｒ４、Ｒ５、ダイオードＤ＋よ
りなるバイアス回路へ信号を供給する。尚、抵抗Ｒ６及
びコンデンサＣ１はトランジスタＱ８のエミッタバイア
ス源回路を構成している。
抵抗Ｒ４とダイオードＤ１との直列回路の両端電圧がド
ライバ段トランジスタＱ４．ＱＳのベース入力となって
おり、これら両トランジスタＱ４１Ｑｓの各コレクタ出
力が出力増幅素子であるトランジスタ Ｑｓ、Ｑｙのベ
ース駆動入力となる。
ライバ段トランジスタＱ４．ＱＳのベース入力となって
おり、これら両トランジスタＱ４１Ｑｓの各コレクタ出
力が出力増幅素子であるトランジスタ Ｑｓ、Ｑｙのベ
ース駆動入力となる。
トランジスタＱ４ 、Ｑｓの各コレクタと回路電源±８
との間には、ダイオードＤ２．抵抗Ｒ９及びダイオード
Ｄ３．抵抗Ｒ＋ｏより成る回路が設けられており、ダイ
オードＤ２のカソードとアース間及びダイオードＤ３の
アノードとアース間には夫々オートバイアス用の電流源
となる＾抵抗Ｒ＋ｔ＋Ｒ＋ｔが夫々設けられている。
との間には、ダイオードＤ２．抵抗Ｒ９及びダイオード
Ｄ３．抵抗Ｒ＋ｏより成る回路が設けられており、ダイ
オードＤ２のカソードとアース間及びダイオードＤ３の
アノードとアース間には夫々オートバイアス用の電流源
となる＾抵抗Ｒ＋ｔ＋Ｒ＋ｔが夫々設けられている。
尚、トランジスタＱ４ 、Ｑｓの各エミッタは抵抗Ｒ７
，Ｒ８を介してアースされており、トランジスタＱａ
、Ｑｙの各コレクタ出力が共通となってアンプ出力とな
ると共に、抵抗Ｒｒｓ、Ｒ＋ｓよりなる帰還回路を介し
て差動トランジスタＱ２のゲート入力となる。抵抗Ｒ＋
ａ、ＲＩ４はエミッタ接地トランジスタＱａ 、Ｑｙの
エミッタ抵抗である。
，Ｒ８を介してアースされており、トランジスタＱａ
、Ｑｙの各コレクタ出力が共通となってアンプ出力とな
ると共に、抵抗Ｒｒｓ、Ｒ＋ｓよりなる帰還回路を介し
て差動トランジスタＱ２のゲート入力となる。抵抗Ｒ＋
ａ、ＲＩ４はエミッタ接地トランジスタＱａ 、Ｑｙの
エミッタ抵抗である。
かかる回路において、トランジスタＱ４のベース入力が
負となりトランジスタＱ４がオフとなると出力トランジ
スタＱ６もオフとなろうとする。
負となりトランジスタＱ４がオフとなると出力トランジ
スタＱ６もオフとなろうとする。
しかしながら、ダイオードＤ２には高抵抗Ｒｎを介して
電流が流れるからトランジスタＱ６のベース電流が抵抗
Ｒ９及び抵抗Ｒｎを介して流れることになり、トランジ
スタＱ６が浅い導通状態に維持される。よって、トラン
ジスタＱ８のカットオフは生じない。トランジスタＱｓ
のベース入力が正となって、トランジスタＱ５がオフへ
移行する場合にも、ダイオードＤｌに順方向電流が高抵
抗Ｒｔ２を介して流れるから、出力トランジスタＱ７の
ベース電流がわずかながら流れて出力トランジスタＱ７
を浅い導通状態に維持する。
電流が流れるからトランジスタＱ６のベース電流が抵抗
Ｒ９及び抵抗Ｒｎを介して流れることになり、トランジ
スタＱ６が浅い導通状態に維持される。よって、トラン
ジスタＱ８のカットオフは生じない。トランジスタＱｓ
のベース入力が正となって、トランジスタＱ５がオフへ
移行する場合にも、ダイオードＤｌに順方向電流が高抵
抗Ｒｔ２を介して流れるから、出力トランジスタＱ７の
ベース電流がわずかながら流れて出力トランジスタＱ７
を浅い導通状態に維持する。
第２図は、第１図の回路の出力トランジスタＱｓ 、Ｑ
ｙの定格最大負荷時における出力電圧対コレクタ電流１
ｃ との関係を示すものであり、曲線２１がトランジス
タＱ６の特性を、曲線２２がトランジスタＱ７の特性を
夫々示している。すなわち、例えばトランジスタＱ６は
信号の半サイクルで正出力電圧に略比例したコレクタ電
流を出力へ供給し、他の半サイクルで略一定の微少電流
が強制的に流れてオフとならない。トランジスタＱｙは
信号の当該他の半サイクルで負出力電圧に略比例したコ
レクタ電流を出力から吸収し、信号の当該半分サイクル
で略一定の微少電流が強制的に流れてオフならない。
ｙの定格最大負荷時における出力電圧対コレクタ電流１
ｃ との関係を示すものであり、曲線２１がトランジス
タＱ６の特性を、曲線２２がトランジスタＱ７の特性を
夫々示している。すなわち、例えばトランジスタＱ６は
信号の半サイクルで正出力電圧に略比例したコレクタ電
流を出力へ供給し、他の半サイクルで略一定の微少電流
が強制的に流れてオフとならない。トランジスタＱｙは
信号の当該他の半サイクルで負出力電圧に略比例したコ
レクタ電流を出力から吸収し、信号の当該半分サイクル
で略一定の微少電流が強制的に流れてオフならない。
こうして、スイッチング歪のないノンスイッチング型式
のコレクタ出力５ＥＰＰアンプが得られるが、かかるア
ンプの過電流保護回路に要求される特性は、信号の正負
半サイクルにおいて夫々出力トランジスタＱｓ 、Ｑｙ
の動作に応じた特性が必要とされることになる。
のコレクタ出力５ＥＰＰアンプが得られるが、かかるア
ンプの過電流保護回路に要求される特性は、信号の正負
半サイクルにおいて夫々出力トランジスタＱｓ 、Ｑｙ
の動作に応じた特性が必要とされることになる。
従って、本発明の目的はコレクタ出力型式のノンスイッ
チングアンプに適した過電流保護回路を提供することで
ある。
チングアンプに適した過電流保護回路を提供することで
ある。
本発明によるコレクタ出力型式のノンスイッチング５Ｅ
ＰＰアンプの過電流保護回路であって、その特徴とする
ところは、出力増幅素子に流れる電１１Ｅ（Ｉｃ）を夫
々検出すると共にこれら素子の各一対の出力電極間電圧
（Ｖｃｅ）を検出し、これら検出出力を出力増幅素子毎
に加算重畳し可変インピーダンス素子のインピーダンス
制御信号として用い、これら可変インピーダンス素子に
より対応する出力増幅素子の制御人力と回路電源との闇
のインピーダンスを制御して電流（Ｉｃ）＠限をなすと
共に、各出力増幅素子が夫々信号の半分す少 イクルにおいて檄Ｐ流を供給されている藺対応すとにあ
る。
ＰＰアンプの過電流保護回路であって、その特徴とする
ところは、出力増幅素子に流れる電１１Ｅ（Ｉｃ）を夫
々検出すると共にこれら素子の各一対の出力電極間電圧
（Ｖｃｅ）を検出し、これら検出出力を出力増幅素子毎
に加算重畳し可変インピーダンス素子のインピーダンス
制御信号として用い、これら可変インピーダンス素子に
より対応する出力増幅素子の制御人力と回路電源との闇
のインピーダンスを制御して電流（Ｉｃ）＠限をなすと
共に、各出力増幅素子が夫々信号の半分す少 イクルにおいて檄Ｐ流を供給されている藺対応すとにあ
る。
以下に、図面を用いて本発明を説明する。
第３図は本発明の実施例の回路図であり、第１図と同等
部分は同一符号により示されている。
部分は同一符号により示されている。
図において、トランジスタＱｓ 、 Ｑｙ の各電流
検出のために各エミッタ抵抗Ｒ＋ｓ、ＲＨが用いられて
おり、抵抗Ｒｕ、ＲＩ４の両端電圧が抵抗Ｒ１７゜Ｒｓ
ｓ及びＲ１９，ＲＮの各分圧回路により分圧されて抵抗
Ｒｚ＋ｅＲｉを夫々介して可変インピーダンス素子とし
てのトランジスタＱａ 、Ｑｓの各ベース入力となって
いる。また、出力トランジスタＱｓ 、Ｑｙの各Ｖｃｔ
ｅ検出ｔべくＲａｔ 、 Ｒｕ。
検出のために各エミッタ抵抗Ｒ＋ｓ、ＲＨが用いられて
おり、抵抗Ｒｕ、ＲＩ４の両端電圧が抵抗Ｒ１７゜Ｒｓ
ｓ及びＲ１９，ＲＮの各分圧回路により分圧されて抵抗
Ｒｚ＋ｅＲｉを夫々介して可変インピーダンス素子とし
てのトランジスタＱａ 、Ｑｓの各ベース入力となって
いる。また、出力トランジスタＱｓ 、Ｑｙの各Ｖｃｔ
ｅ検出ｔべくＲａｔ 、 Ｒｕ。
Ｒ１＆及びＲ２４＊ Ｒｚ５． Ｒａｔが夫々設けられ
ており、これら各ｖｃｔの分圧出力がトランジスタＱｅ
。
ており、これら各ｖｃｔの分圧出力がトランジスタＱｅ
。
Ｑｙに夫々流れる電流の検出信号とｖｃｔの検出信号と
が加算されて各トランジスタＱａ 、Ｑｓのベース制御
信号として用いられる。
が加算されて各トランジスタＱａ 、Ｑｓのベース制御
信号として用いられる。
トランジスタＱｓ 、Ｑｅは出力増幅素子ＱｓｅＱ７の
ベース１ｌＩＩｌ電極と回路電源±８との闇に夫々設け
られて、これら簡のインピーダンスを変化せしめるよう
動作する。更に抵抗ＲｔｚとＲｌＢ及び抵抗Ｒ２ＳとＲ
２Ｇの各接続点とアースとの間に夫々低電圧発生素子と
してダイオードＤ４ 、Ｄｓが設けられている。
ベース１ｌＩＩｌ電極と回路電源±８との闇に夫々設け
られて、これら簡のインピーダンスを変化せしめるよう
動作する。更に抵抗ＲｔｚとＲｌＢ及び抵抗Ｒ２ＳとＲ
２Ｇの各接続点とアースとの間に夫々低電圧発生素子と
してダイオードＤ４ 、Ｄｓが設けられている。
ここで、トランジスタＱ７側の回路について説明すれば
、そのベース入力信号が正でレベルが増大すれば、それ
に応じて出力電流１ｃ は大となり抵抗ＲＩ４の両端電
圧も大となる。これに対し、トランジスタＱ７のＶＣＥ
は信号レベルの増大に応じて減少するから可変インピー
ダンス素子Ｑ９のベース電位は略一定に維持される。従
って、最大定各負荷時にトランジスタＱ９がオンしない
ように各定数（Ｒ＋４． Ｒ＋ｓ 、 Ｒｎ 、 Ｒ−
４〜Ｒｚ＆）が設定されている。一方、何等かの原因で
Ｉｃが増大すると抵抗ＲＩ４の両端電圧が増大し、ある
値以上になるとトランジスタＱ９が急峻にオンとなりイ
ンピーダンスが減少しトランジスタＱ７のコレクタ１１
ｉ％Ｅ Ｉｃ を制限する。すなわち、出力トランジス
タノコレクタ損失Ｐｃ ＝ Ｔｃ −ＶＣＩ！ニＩ
３ケルＶＣｔ−の値に応じて制限電流が比例して変化す
ることになる。
、そのベース入力信号が正でレベルが増大すれば、それ
に応じて出力電流１ｃ は大となり抵抗ＲＩ４の両端電
圧も大となる。これに対し、トランジスタＱ７のＶＣＥ
は信号レベルの増大に応じて減少するから可変インピー
ダンス素子Ｑ９のベース電位は略一定に維持される。従
って、最大定各負荷時にトランジスタＱ９がオンしない
ように各定数（Ｒ＋４． Ｒ＋ｓ 、 Ｒｎ 、 Ｒ−
４〜Ｒｚ＆）が設定されている。一方、何等かの原因で
Ｉｃが増大すると抵抗ＲＩ４の両端電圧が増大し、ある
値以上になるとトランジスタＱ９が急峻にオンとなりイ
ンピーダンスが減少しトランジスタＱ７のコレクタ１１
ｉ％Ｅ Ｉｃ を制限する。すなわち、出力トランジス
タノコレクタ損失Ｐｃ ＝ Ｔｃ −ＶＣＩ！ニＩ
３ケルＶＣｔ−の値に応じて制限電流が比例して変化す
ることになる。
トランジスタＱ７のベース入力が負となり出力電圧が正
側へ移行すると、ダイオードＤｓが順バイアスされてオ
ンとなり、抵抗Ｒ２Ｇの一端電圧を＋０．６Ｖにクラン
プする。そのため、トランジスタＱ９のベース電圧は、
この＋ｏ、ｅｖと電源−Ｂとの閣の一定電位差を抵抗Ｒ
＋ｓ ｅ Ｒ２に＊ Ｒ”により分圧したものと、抵抗
Ｒ）４の両端電圧の分圧値との和となる。この時の抵抗
ＲＩ４の両端電圧はダイオードＤ３．抵抗ＲＩ６１ＲＩ
２によるオートバイアス回路による微少な一定電流によ
るものであり、よってトランジスタＱ９のベース電圧は
一定の電圧となっている。この時、何等かの原因でトラ
ンジスタＱ７のＩｃ が増大しである値を得ればトラン
ジスタＱｓがオンとなるようにしておけば、トランジス
タＱ７の制限電流は一定値となる。
側へ移行すると、ダイオードＤｓが順バイアスされてオ
ンとなり、抵抗Ｒ２Ｇの一端電圧を＋０．６Ｖにクラン
プする。そのため、トランジスタＱ９のベース電圧は、
この＋ｏ、ｅｖと電源−Ｂとの閣の一定電位差を抵抗Ｒ
＋ｓ ｅ Ｒ２に＊ Ｒ”により分圧したものと、抵抗
Ｒ）４の両端電圧の分圧値との和となる。この時の抵抗
ＲＩ４の両端電圧はダイオードＤ３．抵抗ＲＩ６１ＲＩ
２によるオートバイアス回路による微少な一定電流によ
るものであり、よってトランジスタＱ９のベース電圧は
一定の電圧となっている。この時、何等かの原因でトラ
ンジスタＱ７のＩｃ が増大しである値を得ればトラン
ジスタＱｓがオンとなるようにしておけば、トランジス
タＱ７の制限電流は一定値となる。
トランジスタＱ６における電流制限動作についても同様
となり、第４図にその特性が示されている。すなわち、
太線２３及び２４がトランジスタＱｅ、Ｑｙ側の電流制
限特性であり、曲線２１゜２２がトランジスタＱ６ 、
Ｑ７の最大定格負萄時の動作電流特性である。
となり、第４図にその特性が示されている。すなわち、
太線２３及び２４がトランジスタＱｅ、Ｑｙ側の電流制
限特性であり、曲線２１゜２２がトランジスタＱ６ 、
Ｑ７の最大定格負萄時の動作電流特性である。
こうすることにより、出力トランジスタのノンスイッチ
ング動作が何等害されることなくスイッチング歪を除去
しつつ適切な過電流保護がなされることになる。すなわ
ち、出力増幅素子の一対の出力電極間電圧（Ｖ Ｃ！
）に応じてこれら素子に流れる過電流の制限値がコント
ロールされるから各出力素子の損失Ｐｃをできるだけ低
い値に制限することができ、極めて有効でかつ高速の電
流保護回路が得られる。
ング動作が何等害されることなくスイッチング歪を除去
しつつ適切な過電流保護がなされることになる。すなわ
ち、出力増幅素子の一対の出力電極間電圧（Ｖ Ｃ！
）に応じてこれら素子に流れる過電流の制限値がコント
ロールされるから各出力素子の損失Ｐｃをできるだけ低
い値に制限することができ、極めて有効でかつ高速の電
流保護回路が得られる。
尚、このコレクタ出力型式の５ＥＰＰ回路は、Ａ級アン
プの効率を向上させるべくこのＡ級アンプの出力トラン
ジスタの電流源として用いることができる。
プの効率を向上させるべくこのＡ級アンプの出力トラン
ジスタの電流源として用いることができる。
第１図はコレクタ出力型式のノンスイッチング５ＥＰＰ
アンプの回路図、第２図は第１図の回路の出力トランジ
スタの動作特性図、第３．図は本発明の実施例の回路図
、第４図は第３図の回路の特性を示す図である。 主要部分の符号の説明 Ｑｅ、Ｑｙ・・・・・・出力トランジスタＱｓ 、Ｑｓ
・・・・・・可変インピーダンストランジスタ Ｑ１０．Ｒ１４・・・・・・電流検出抵抗Ｒ” ｅ
Ｒ” ＋ Ｒ” ＊ Ｒ糾。 Ｒａｔ、Ｒ２ｃ・・・・・・電圧検出抵抗Ｄ２〜Ｏｓ・
・・・・・ダイオード 出願人 パイオニア株式会社 代理人 弁理士 藤村元彦
アンプの回路図、第２図は第１図の回路の出力トランジ
スタの動作特性図、第３．図は本発明の実施例の回路図
、第４図は第３図の回路の特性を示す図である。 主要部分の符号の説明 Ｑｅ、Ｑｙ・・・・・・出力トランジスタＱｓ 、Ｑｓ
・・・・・・可変インピーダンストランジスタ Ｑ１０．Ｒ１４・・・・・・電流検出抵抗Ｒ” ｅ
Ｒ” ＋ Ｒ” ＊ Ｒ糾。 Ｒａｔ、Ｒ２ｃ・・・・・・電圧検出抵抗Ｄ２〜Ｏｓ・
・・・・・ダイオード 出願人 パイオニア株式会社 代理人 弁理士 藤村元彦
Claims (3)
- （１）１１３１１１人力に対し逆相出力を得る逆相出力
電極が共通接続されてプッシュプル動作をなす一対の出
力増幅素子を有し、一方の素子が信号の半サイクルにお
いて駆動されている時に他方の素子に微少電流を供給す
るバイアス手段を有するノンスイッチング型プッシュプ
ルアンプにおＧする過電流保護回路であって、前記出力
増幅素子に流れる各電流を検出してこれ等電流に応じた
検出信号を発生する電流検出手段と、前記出力増幅素子
の各一対の出力電極間電圧を検出してこれ等電圧に応じ
た検出信号を発生する電圧検出手段と、前記電流及び電
圧検出手段の対応する検出信号の重畳出力に応じて夫々
インピーダンスが制御されｆ’ｓつ前記出力増幅素子の
各制御電極と回路電源との間に夫々設けられた可変イン
ピーダンス素子と、前記出力増幅素子が前記バイアス手
段により微少電流を供給されている期間夫々対応する前
記電圧検出手段の検出信号を一定値にＩＩＩ ＩＩＩす
る制御手段とを含むことを特徴とする回路。 - （２） 前記制御手段はアンプ出力が正及び負の半分サ
イクルの間に夫々順バイアスされるダイオード素子を有
し、この順バイアスされたダイオード素子による順方向
電圧に比例した電圧を前記電圧検出手段の検出信号とし
て対応する可変インピーダンス素子の制御信号とするこ
とを特徴とする特許請求の範囲第１項記載の回路。 - （３） 前記出力増幅素子はバイポーラトランジスタで
あり、前記逆相出力電圧はコレクタであることを特徴と
する特許請求の範囲第１項又は第２項記載の回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16694081A JPS5868307A (ja) | 1981-10-19 | 1981-10-19 | プツシユプルアンプの過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16694081A JPS5868307A (ja) | 1981-10-19 | 1981-10-19 | プツシユプルアンプの過電流保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5868307A true JPS5868307A (ja) | 1983-04-23 |
Family
ID=15840456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16694081A Pending JPS5868307A (ja) | 1981-10-19 | 1981-10-19 | プツシユプルアンプの過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5868307A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987000709A1 (en) * | 1985-07-22 | 1987-01-29 | Charters, John, Dumergue | Composite audio amplifier |
| JP2010233196A (ja) * | 2009-03-06 | 2010-10-14 | Onkyo Corp | スイッチングアンプ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5666911A (en) * | 1979-11-05 | 1981-06-05 | Nippon Columbia Co Ltd | Protection circuit for amplifier |
| JPS5666910A (en) * | 1979-11-05 | 1981-06-05 | Nippon Columbia Co Ltd | Protection circuit for amplifier |
-
1981
- 1981-10-19 JP JP16694081A patent/JPS5868307A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5666911A (en) * | 1979-11-05 | 1981-06-05 | Nippon Columbia Co Ltd | Protection circuit for amplifier |
| JPS5666910A (en) * | 1979-11-05 | 1981-06-05 | Nippon Columbia Co Ltd | Protection circuit for amplifier |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987000709A1 (en) * | 1985-07-22 | 1987-01-29 | Charters, John, Dumergue | Composite audio amplifier |
| JP2010233196A (ja) * | 2009-03-06 | 2010-10-14 | Onkyo Corp | スイッチングアンプ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0392831A2 (en) | Power transistor drive circuit with improved short circuit protection | |
| JPS6262084B2 (ja) | ||
| JPH02288607A (ja) | 演算増幅器用出力段 | |
| JPS5868307A (ja) | プツシユプルアンプの過電流保護回路 | |
| US4158179A (en) | Amplifier circuit | |
| US3600695A (en) | Power amplifier with overload protection | |
| JP3709858B2 (ja) | 電流制御型半導体スイッチング素子用回路 | |
| JPS59163919A (ja) | 半導体スイツチのベ−ス駆動回路 | |
| JPS6020169Y2 (ja) | 記録再生兼用ヘツドの切換回路 | |
| JP3273744B2 (ja) | スイッチング素子駆動回路 | |
| JPS6325775Y2 (ja) | ||
| JPS6110336Y2 (ja) | ||
| JP3860020B2 (ja) | 直流安定化電源回路 | |
| JPH11177401A (ja) | スイッチ回路 | |
| JPS6119536Y2 (ja) | ||
| JPH0513064Y2 (ja) | ||
| JP2004062491A (ja) | 直流安定化電源回路 | |
| JPH0511527U (ja) | ブースタアンプ | |
| JPS6314489Y2 (ja) | ||
| JPS5868306A (ja) | プツシユプルアンプの過電流保護回路 | |
| JPS5834809Y2 (ja) | Ａｇｃ回路 | |
| JPS60106225A (ja) | スイツチング回路 | |
| JP2646623B2 (ja) | 液晶表示装置 | |
| JPS587686Y2 (ja) | オ−デイオアンプ | |
| JPS6119545Y2 (ja) |