JPS6019166B2 - プツシユプル電力増幅器 - Google Patents
プツシユプル電力増幅器Info
- Publication number
- JPS6019166B2 JPS6019166B2 JP51099723A JP9972376A JPS6019166B2 JP S6019166 B2 JPS6019166 B2 JP S6019166B2 JP 51099723 A JP51099723 A JP 51099723A JP 9972376 A JP9972376 A JP 9972376A JP S6019166 B2 JPS6019166 B2 JP S6019166B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- terminal
- negative feedback
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はプッシュプル電力増幅器に関する。
トランジスタの耐圧を向上させ破壊を防止するＺことが
トランジスタ回路に必要である。すなわち、電源電圧Ｖ
のが種々の事情によって異常に高くなることが少なくな
く、その電源電圧Ｖｃｃがトランジスタのコレクタ・ェ
ミッタ間降伏電圧ＢＶｃＥを越える場合、そのトランジ
スタが破壊すＺるに至るからである。一方、特開昭５０
−８１２４８号公報「トランジスタ増幅回路」により、
電源の電源電圧もしくは電源依存電圧と基準電圧とを比
較する比較手段および出力増幅回路の電源と出力端子と
の間にそのコレク夕・ェミッタ径路が接続された第１の
出力トランジスタのベースと基底電位との間にそのコレ
クタ・ェミッタ径路が接続され、そのベースが上述の比
較手段の出力信号によって制御される第１の保護用トラ
ンジスタを特に具備してなり、異常電圧が電源に供給さ
れた際に比較手段の出力信号によって第１の保護用トラ
ンジスタを具備せしめることにより第１の出力トランジ
スタのベースの電位をほぼ基底電位に維持せしめる如く
構成されたプッシュプル電力増幅器が公知である。
トランジスタ回路に必要である。すなわち、電源電圧Ｖ
のが種々の事情によって異常に高くなることが少なくな
く、その電源電圧Ｖｃｃがトランジスタのコレクタ・ェ
ミッタ間降伏電圧ＢＶｃＥを越える場合、そのトランジ
スタが破壊すＺるに至るからである。一方、特開昭５０
−８１２４８号公報「トランジスタ増幅回路」により、
電源の電源電圧もしくは電源依存電圧と基準電圧とを比
較する比較手段および出力増幅回路の電源と出力端子と
の間にそのコレク夕・ェミッタ径路が接続された第１の
出力トランジスタのベースと基底電位との間にそのコレ
クタ・ェミッタ径路が接続され、そのベースが上述の比
較手段の出力信号によって制御される第１の保護用トラ
ンジスタを特に具備してなり、異常電圧が電源に供給さ
れた際に比較手段の出力信号によって第１の保護用トラ
ンジスタを具備せしめることにより第１の出力トランジ
スタのベースの電位をほぼ基底電位に維持せしめる如く
構成されたプッシュプル電力増幅器が公知である。
かかる公知のプッシュプル電力増幅器においては、第１
の保護用トランジスタの導通によって第１の出力トラン
ジスタのベースの電位がほぼ基底電位に維持される一方
、ブッシュプル電力増幅器の出力端子は出力結合コンデ
ンサの充電電圧によってバイアスされるため、第１の出
力トランジスタのベース・ェミツタ接合は逆バイアスさ
れる。
の保護用トランジスタの導通によって第１の出力トラン
ジスタのベースの電位がほぼ基底電位に維持される一方
、ブッシュプル電力増幅器の出力端子は出力結合コンデ
ンサの充電電圧によってバイアスされるため、第１の出
力トランジスタのベース・ェミツタ接合は逆バイアスさ
れる。
従って、第１の出力トランジスタのベース・ェミッタ接
合が逆バイアスされる結果、そのコレクタ・ェミツタ間
降伏電圧はェミツタ開放コレクタ・ベース間降伏電圧Ｂ
ＶｃＢｏに近い値となり、第１の出力トランジスタの電
源電圧上昇に対する破壊強度がトランジスタ特性の範囲
で最大限まで向上されることができる。一方、本願発明
者はかかる公知のプッシュプル電力増幅器において、そ
の開ループ電圧利得を向上するためドライバ増幅回路の
ェミッタ接地ドライバトランジスタのコレク．外こ接続
された抵抗負荷を定電流負荷トランジスタに置換したと
ころ、異常電圧による第１の保護用トランジスタの導通
によってこの定電流負荷トランジスタのェミッタ・コレ
クタ間に異常電圧が印加され、かかる定電流負荷トラン
ジスタが破壊されやすいことを明らかとした。
合が逆バイアスされる結果、そのコレクタ・ェミツタ間
降伏電圧はェミツタ開放コレクタ・ベース間降伏電圧Ｂ
ＶｃＢｏに近い値となり、第１の出力トランジスタの電
源電圧上昇に対する破壊強度がトランジスタ特性の範囲
で最大限まで向上されることができる。一方、本願発明
者はかかる公知のプッシュプル電力増幅器において、そ
の開ループ電圧利得を向上するためドライバ増幅回路の
ェミッタ接地ドライバトランジスタのコレク．外こ接続
された抵抗負荷を定電流負荷トランジスタに置換したと
ころ、異常電圧による第１の保護用トランジスタの導通
によってこの定電流負荷トランジスタのェミッタ・コレ
クタ間に異常電圧が印加され、かかる定電流負荷トラン
ジスタが破壊されやすいことを明らかとした。
本願発明は上述の如き検討結果を基礎としたものであり
、その目的とするところは、電源の異常電圧に対する破
壊強度が向上されるとともに大きな開ループ電圧利得を
有するプッシュプル電力増幅器を提供するこ．とにある
。
、その目的とするところは、電源の異常電圧に対する破
壊強度が向上されるとともに大きな開ループ電圧利得を
有するプッシュプル電力増幅器を提供するこ．とにある
。
以下、本発明を実施例により説明する。
第１図は本発明の一実施例によるプッシュプル電力増幅
器の回路図を示す。
器の回路図を示す。
初段増幅回路５は入力端子Ｔ，と負帰還端子Ｔ２と出力
端子Ｔ３とを有し、入力端子Ｔ，と負帰還端子Ｌとにそ
れぞれ供給される入力信号ｉｎと負帰還信号とに応答し
た出力信号を出力端子Ｔ３に送出する如く構成され、ド
ライバ増幅回路３はその入力端子が初段増幅回路５の出
力信号によって駆動される如く構成され、出力増幅回路
７，４は電源ＶＱと出力端子Ｔ５との間にそのコレクタ
・ェミッタ経路が接続された第１の出力トランジスタＱ
３２および出力端子Ｔ５と基底電位との間にそのコレク
タ・ェミッタ経路が接続された第２の出力トランジスタ
Ｑ，６を有し、ドライバ増幅回路３の出力端子Ｔ４の出
力信号によって第１の出力トランジスタＱ３２と第２の
出力トランジスタＱ，６とがプッシュプル動作する如く
構成され、負帰還回路８は出力増幅回路７，４の出力端
子Ｔ５と初段増幅回路５の上記負帰還端子Ｔ２との間に
接続された第１の帰還抵抗Ｒ，９と初段増幅回路５の負
帰還端子Ｌと基底電位との間に直列接続された第２の帰
還抵抗Ｒ，８と帰還コンデンサＣ，とを有している。
端子Ｔ３とを有し、入力端子Ｔ，と負帰還端子Ｌとにそ
れぞれ供給される入力信号ｉｎと負帰還信号とに応答し
た出力信号を出力端子Ｔ３に送出する如く構成され、ド
ライバ増幅回路３はその入力端子が初段増幅回路５の出
力信号によって駆動される如く構成され、出力増幅回路
７，４は電源ＶＱと出力端子Ｔ５との間にそのコレクタ
・ェミッタ経路が接続された第１の出力トランジスタＱ
３２および出力端子Ｔ５と基底電位との間にそのコレク
タ・ェミッタ経路が接続された第２の出力トランジスタ
Ｑ，６を有し、ドライバ増幅回路３の出力端子Ｔ４の出
力信号によって第１の出力トランジスタＱ３２と第２の
出力トランジスタＱ，６とがプッシュプル動作する如く
構成され、負帰還回路８は出力増幅回路７，４の出力端
子Ｔ５と初段増幅回路５の上記負帰還端子Ｔ２との間に
接続された第１の帰還抵抗Ｒ，９と初段増幅回路５の負
帰還端子Ｌと基底電位との間に直列接続された第２の帰
還抵抗Ｒ，８と帰還コンデンサＣ，とを有している。
負帰還回路８を介しての出力増幅回路７，４の０出力端
子Ｔ５から初段増幅回路５の上記負帰還端子Ｌへの直流
負帰還によって、出力増幅回路７，４の出力端子Ｌが所
定の直流電圧レベル（電源電圧Ｖｑの約半分のレベル）
に維持される。一方、出力増幅回路７，４の出力端子Ｔ
２と基底電位との間には出力結合コンデンサＣ４とスビ
ーカ負荷手段ＳＰとが直列接続されている。
子Ｔ５から初段増幅回路５の上記負帰還端子Ｌへの直流
負帰還によって、出力増幅回路７，４の出力端子Ｌが所
定の直流電圧レベル（電源電圧Ｖｑの約半分のレベル）
に維持される。一方、出力増幅回路７，４の出力端子Ｔ
２と基底電位との間には出力結合コンデンサＣ４とスビ
ーカ負荷手段ＳＰとが直列接続されている。
さらに、コンデンサＣ２，Ｃ３はそれぞれプートストラ
ップ容量・発振防止用位相補償容量である。ドライバ増
幅回路３のェミッタ接地ドライバトランジスタＱ，３，
Ｑ，４のコレクタと電源ＶＱとの間にはその交流抵抗が
実質的に無限大の定電流負荷トランジスタＱ５が接続さ
れているため、ドライバ増幅回路３の開ループ電圧利得
は極めて大きな値となる。バイアス回路２はプッシュプ
ル電力増幅器各部に流れる直流バイアス電流の電流値を
設定する。すなわち、バイアス回路２のダイオード接続
トランジスタＱ３４，抵抗Ｒ，４，トランジスタＱ９，
抵抗Ｒ，５の直列径路に流れる直流バイアス電流によっ
て、定電流トランジスタＱ８，Ｑ，ｏ，Ｑ２４，Ｑ＄，
Ｑ２８の各定電流の電流値が定められる。トランジスタ
Ｑめま異常電圧検出用比較トランジスタであり、トラン
ジスタＱ，７のエミツタ・ベース接合ッェナー降伏電圧
と抵抗Ｒ３２，Ｒ筑の共通接続点における電源依存電圧
とを比較するものである。
ップ容量・発振防止用位相補償容量である。ドライバ増
幅回路３のェミッタ接地ドライバトランジスタＱ，３，
Ｑ，４のコレクタと電源ＶＱとの間にはその交流抵抗が
実質的に無限大の定電流負荷トランジスタＱ５が接続さ
れているため、ドライバ増幅回路３の開ループ電圧利得
は極めて大きな値となる。バイアス回路２はプッシュプ
ル電力増幅器各部に流れる直流バイアス電流の電流値を
設定する。すなわち、バイアス回路２のダイオード接続
トランジスタＱ３４，抵抗Ｒ，４，トランジスタＱ９，
抵抗Ｒ，５の直列径路に流れる直流バイアス電流によっ
て、定電流トランジスタＱ８，Ｑ，ｏ，Ｑ２４，Ｑ＄，
Ｑ２８の各定電流の電流値が定められる。トランジスタ
Ｑめま異常電圧検出用比較トランジスタであり、トラン
ジスタＱ，７のエミツタ・ベース接合ッェナー降伏電圧
と抵抗Ｒ３２，Ｒ筑の共通接続点における電源依存電圧
とを比較するものである。
この比較トランジスタＱ幻のコレク夕出力信号は保護用
トランジスタＱ２６，Ｑ凶， Ｑ３ｏ，Ｑ３，のベース
に供給される。比較的小さなパルス幅の異常に高い電圧
が電源Ｖｗに供給されると、異常電圧検出用トランジス
タＱ幻が導通し、さらに保護用トランジスタＱ３，が導
通して、出力トランジスタＱ３３のベースをほぼ接地電
位に維持する。一方、出力トランジスタ３Ｑ３のェミッ
タは負帰還回路８の帰還コンデンサＣ，充電された電圧
によってバイアスされるので、出力トランジスタＱ３３
のベース・ェミッタ接合が逆バイアスされる。一方、異
常電圧検出用トランジスタＱ２７の導通３時には、出力
トランジスタＱ３のヱミッタは負帰還回路８の帰還コン
デンサＣ，の充電電圧によってバイアスされるだけでな
く、出力端子Ｔ５とスピーカ負指ＳＰとの間に接続され
た出力結合コンデンサＣ４の充電電圧によってもバイア
スされて４いる。
トランジスタＱ２６，Ｑ凶， Ｑ３ｏ，Ｑ３，のベース
に供給される。比較的小さなパルス幅の異常に高い電圧
が電源Ｖｗに供給されると、異常電圧検出用トランジス
タＱ幻が導通し、さらに保護用トランジスタＱ３，が導
通して、出力トランジスタＱ３３のベースをほぼ接地電
位に維持する。一方、出力トランジスタ３Ｑ３のェミッ
タは負帰還回路８の帰還コンデンサＣ，充電された電圧
によってバイアスされるので、出力トランジスタＱ３３
のベース・ェミッタ接合が逆バイアスされる。一方、異
常電圧検出用トランジスタＱ２７の導通３時には、出力
トランジスタＱ３のヱミッタは負帰還回路８の帰還コン
デンサＣ，の充電電圧によってバイアスされるだけでな
く、出力端子Ｔ５とスピーカ負指ＳＰとの間に接続され
た出力結合コンデンサＣ４の充電電圧によってもバイア
スされて４いる。
ごねに、異常電圧検出用トランジスタＱ２７の導適時に
は他の保護用トランジスタＱ２６が導適するため、バイ
アス回路２が非導通となり帰還コンデンサＣ，と出力結
合コンデンサＣ４とには放電経路が形成されないのでそ
れぞれの充電電圧は比較的長時間にわたって維持され、
出力トランジスタＱ３のベース・ェミツタ接合の逆バイ
アス状態が維持される。夕 かくして、異常電圧検出
用トランジスタＱ２７の導通によって出力トランジスタ
Ｑ３３のベース・ェミッタ接合が逆バイアスされるため
、出力トランジスタＱ３３のコレクタ耐圧をコレクタ・
ベース間降伏電圧ＢＶｃＢｏまで高めることができる。
は他の保護用トランジスタＱ２６が導適するため、バイ
アス回路２が非導通となり帰還コンデンサＣ，と出力結
合コンデンサＣ４とには放電経路が形成されないのでそ
れぞれの充電電圧は比較的長時間にわたって維持され、
出力トランジスタＱ３のベース・ェミツタ接合の逆バイ
アス状態が維持される。夕 かくして、異常電圧検出
用トランジスタＱ２７の導通によって出力トランジスタ
Ｑ３３のベース・ェミッタ接合が逆バイアスされるため
、出力トランジスタＱ３３のコレクタ耐圧をコレクタ・
ベース間降伏電圧ＢＶｃＢｏまで高めることができる。
ＺＯ すなわち、ェミッ夕接地トランジスタを用いた場
合、第２図ａに示すようにコレクタ・ヱミッタ間降伏電
圧ＢＶｃＥｏはコレクタ・ベース間降伏電圧ＢＶｃＢｏ
の方が高く、一般に後者が前者の２乃至３倍である。そ
して、ベース・ェミッ夕闇を逆バイタアスした場合のコ
レクタ耐圧と逆バイアス電圧の関係は第２図ｂに示すよ
うになり、この逆バイアス電圧を４乃至５Ｖにするとト
ランジスタのコレクタ耐圧はコレクタ・ベース間降伏電
圧ＢＶｃ８ｏにまで向上する。即ち、ェミツタ接地型に
用いられ０るトランジスタのコレクタ耐圧は通常ＢＶｃ
８。であるが、本発明によれば異常電圧発生時に出力ト
ランジスタＱ３のコレクタ耐圧をＢＶｃＢ。まで高める
ことができる。さらにまた、本発明によれば特に第２の
保護用タトランジスタＱ２６のコレクタ・ェミッタ径路
がバイアス回路２と基底電位との間に接続され、そのベ
ースが異常電圧検出用トランジスタＱ２７のコレクタ出
力信号によって制御され、第１の保護用トランジスタＱ
ｏの導適時に第２の保護用トランジスタＱ蜜も同時に導
適することによってドライバ増幅回路３の定電流負荷ト
ランジスタＱ３５が非導通に制御される。
合、第２図ａに示すようにコレクタ・ヱミッタ間降伏電
圧ＢＶｃＥｏはコレクタ・ベース間降伏電圧ＢＶｃＢｏ
の方が高く、一般に後者が前者の２乃至３倍である。そ
して、ベース・ェミッ夕闇を逆バイタアスした場合のコ
レクタ耐圧と逆バイアス電圧の関係は第２図ｂに示すよ
うになり、この逆バイアス電圧を４乃至５Ｖにするとト
ランジスタのコレクタ耐圧はコレクタ・ベース間降伏電
圧ＢＶｃ８ｏにまで向上する。即ち、ェミツタ接地型に
用いられ０るトランジスタのコレクタ耐圧は通常ＢＶｃ
８。であるが、本発明によれば異常電圧発生時に出力ト
ランジスタＱ３のコレクタ耐圧をＢＶｃＢ。まで高める
ことができる。さらにまた、本発明によれば特に第２の
保護用タトランジスタＱ２６のコレクタ・ェミッタ径路
がバイアス回路２と基底電位との間に接続され、そのベ
ースが異常電圧検出用トランジスタＱ２７のコレクタ出
力信号によって制御され、第１の保護用トランジスタＱ
ｏの導適時に第２の保護用トランジスタＱ蜜も同時に導
適することによってドライバ増幅回路３の定電流負荷ト
ランジスタＱ３５が非導通に制御される。
異常電圧が電源Ｖｃｃに供給された場合も、定電流負荷
トランジスタＱ３５が非導通に制御されずに定電流を流
す如くそのェミッタ・ベース接合が順方向バイアスされ
ると、この定電流負荷トランジスタＱ＄は比較的低いコ
レクタ・ェミッタ間降伏電圧を有するため比較的低い異
常電圧によって定電流負荷トランジスタＱ５が破壊され
てしまう。
トランジスタＱ３５が非導通に制御されずに定電流を流
す如くそのェミッタ・ベース接合が順方向バイアスされ
ると、この定電流負荷トランジスタＱ＄は比較的低いコ
レクタ・ェミッタ間降伏電圧を有するため比較的低い異
常電圧によって定電流負荷トランジスタＱ５が破壊され
てしまう。
これに対し本発明によれば、異常電圧が電源Ｖｑに供給
されると、定電流負荷トランジスタＱ３５は第２の保護
用トランジスタＱ密によって非導通に制御される。かく
して、そのコレク夕・ェミツタ間降伏電圧は比較的高い
値を有するため、電源Ｖはの異常電圧に対する定電流負
荷トランジスタＱ５の破壊強度が向上されることができ
る。本発明はＢＴＬ電力増幅器の如く出力結合コンデン
サが省略される一方帰還コンデンサを具備した電力増幅
器にも適用することができる。すなわち、出力結合コン
デンサが省略されていても、出力トランジスタのベース
・ェミツタ接合は帰還コンデンサの充電電圧によって逆
バイアスされるため、出力トランジスタのコレクタ耐圧
を向上することができる。
されると、定電流負荷トランジスタＱ３５は第２の保護
用トランジスタＱ密によって非導通に制御される。かく
して、そのコレク夕・ェミツタ間降伏電圧は比較的高い
値を有するため、電源Ｖはの異常電圧に対する定電流負
荷トランジスタＱ５の破壊強度が向上されることができ
る。本発明はＢＴＬ電力増幅器の如く出力結合コンデン
サが省略される一方帰還コンデンサを具備した電力増幅
器にも適用することができる。すなわち、出力結合コン
デンサが省略されていても、出力トランジスタのベース
・ェミツタ接合は帰還コンデンサの充電電圧によって逆
バイアスされるため、出力トランジスタのコレクタ耐圧
を向上することができる。
第１図は本発明の一実施例によブッシュプル電力増幅器
の回路図、第２図ａおよび第２図ｂはトランジスタの耐
圧特性曲線図である。 節１図 第２図
の回路図、第２図ａおよび第２図ｂはトランジスタの耐
圧特性曲線図である。 節１図 第２図
Claims (1)
- 【特許請求の範囲】 １ プツシユプル電力増幅器は； （Ａ） 入力端子Ｔ＿１と負帰還端子Ｔ＿２と出力端子
Ｔ＿３とを有し、該入力端子Ｔ＿１と該負帰還端子Ｔ＿
２とにそれぞれ供給される入力信号と負帰還信号とに応
答した出力信号を該出力端子Ｔ＿３送出する如く構成さ
れた初段増幅回路５；（Ｂ） エミツタ接地ドライバト
ランジスタＱ＿１＿３，Ｑ＿１＿４と、該エミツタ接地
ドライバトランジスタＱ＿１＿３，Ｑ＿１＿４のコレク
タ電源Ｖ＿ｃ＿ｃとの間に接続された定電流負荷トラン
ジスタＱ＿３＿５とを有し、その入力端子が上記初段増
幅回路５の上記出力信号によつて駆動される如く構成さ
れたドライバ増幅回路３；（Ｃ） 上記電源Ｖ＿ｃ＿ｃ
と出力端子Ｔ＿５との間にそのコレクタ・エミツタ径路
が接続された第１の出力トランジスタＱ＿３＿２，Ｑ＿
３＿３および上記出力端子Ｔ＿５と基底電位との間にそ
のコレクタ・エミツタ径路が接続された第２の出力トラ
ンジスタＱ＿１＿６とを有し、上記ドライバ増幅回路３
の出力端子Ｔ＿４の出力信号によつて該第１の出力トラ
ンジスタＱ＿３＿２，Ｑ＿３＿３と該第２の出力トラン
ジスタＱ＿１＿６とがプツシユプル動作する如く構成さ
れた出力増幅回路７，４；（Ｄ） 上記出力増幅回路７
，４の上記出力端子Ｔ＿５と上記初段増幅回路５の上記
負帰還端子Ｔ＿２との間に接続された第１の帰還抵抗Ｒ
＿１＿９と、上記初段増幅回路５の上記負帰還端子Ｔ＿
２と基底電位との間に直列接続された第２の帰還抵抗Ｒ
＿１＿８と帰還コンデンサＣ＿１とを有する負帰還回路
８；（Ｅ） 上記電源Ｖ＿ｃ＿ｃの電源電圧もしくは電
源依存電圧と基準電圧とを比較する比較手段Ｑ＿２＿７
；および（Ｆ） 上記記出力増幅回路７，４の上記第１
の出力トランジスタＱ＿３＿２のベースと基底電位との
間にそのコレクタ・エミツタ径路が接続され、そのベー
スが上記比較手段Ｑ＿２＿７の出力信号によつて制御さ
れる第１の保護用トランジスタＱ＿３＿０を具備してな
り；（１） 上記負帰還回路８を介しての上記記出力増
幅回路７，４の上記出力端子Ｔ＿５から上記初段増幅回
路５の上記負帰還端子Ｔ＿２への直流負帰還によつて上
記出力増幅回路７，４の上記出力端子Ｔ＿５が所定の直
流レベルに維持され、（２） 異常電圧が上記Ｖ＿ｃ＿
ｃに供給された際に、上記比較手段Ｑ＿２＿７の上記出
力信号によつて上記第１の保護用トランジスタＱ＿３＿
０を導通せしめることにより上記第１の出力トランジス
タＱ＿３＿２，Ｑ＿３＿３のベースの電位をほぼ基底電
位に維持する一方上記負帰還回路８の上記帰還コンデン
サＣ＿１の充電電圧によつて上記第１の出力トランジス
タＱ＿３＿２，Ｑ＿３＿３のエミツタをバイアスするこ
とによつて上記第１の出力トランジスタＱ＿３＿２，Ｑ
＿３＿３のベース・エミツタ接合を逆バイアスせしめて
なるプツシユプル電力増幅器において、（Ｇ） 上記ド
ライバ増幅回路３の上記定電流負荷トランジスタＱ＿３
＿５に流れる定電流を決定するバイアス回路２；（Ｈ）
上記バイアス回路２と基底電位との間にそのコレクタ
・エミツタ径路が接続され、そのベースが上記比較手段
Ｑ＿２＿７の出力信号によつて制御される第２の保護用
トランジスタＱ＿２＿６をさらに具備してなり、（３）
上記第１の保護用トランジスタＱ＿３＿０の導通時に
上記第２の保護用トランジスタＱ＿２＿６も同時に導通
することによつて上記ドライバ増幅回路３の上記定電流
負荷トランジスタＱ＿３＿５を非導通状態に制御せしめ
ることを特徴とするプツシユプル電力増幅器。 ２ プツシユプル電力増幅器は； （Ａ） 入力端子Ｔ＿１と負帰還端子Ｔ＿２と出力端子
Ｔ＿３とを有し、該入力端子Ｔ＿１と該負帰還端子Ｔ＿
２とにそれぞれ供給される入力信号と負帰還信号とに応
答した出力信号を該出力端子Ｔ＿３に送出する如く構成
された初段増幅回路５；（Ｂ） エミツタ接地ドライバ
トランジスタＱ＿１＿３，Ｑ＿１＿４と、該エミツタ接
地ドライバトランジスタＱ＿１＿３，Ｑ＿１＿４のコレ
クタと電源Ｖ＿ｃ＿ｃとの間に接続された定電流負荷ト
ランジスタＱ＿３＿５とを有し、その入力端子が上記初
段増幅回路５の上記出力信号によつて駆動される如く構
成されたドライバ増幅回路３；（Ｃ） 上記電源Ｖ＿ｃ
＿ｃと出力端子Ｔ＿５との間にそのコレクタ・エミツタ
径路が接続された第１の出力トランジスタＱ＿３＿２，
Ｑ＿３＿３および上記出力端子Ｔ＿５と基底電位との間
にそのコレクタ・エミツタ径路が接続された第２の出力
トランジスタＱ＿１＿６とを有し、上記ドライバ増幅回
路３の出力端子Ｔ＿４の出力信号によつて該第１の出力
トランジスタＱ＿３＿２，Ｑ＿３＿３と該第２の出力ト
ランジスタＱ＿１＿６とがプツシユプル動作する如く構
成された出力増幅回路７，４；（Ｄ） 上記出力増幅回
路７，４の上記出力端子Ｔ＿５と上記初段増幅回路５の
上記負帰還端子Ｔ＿２との間に接続された第１の帰還抵
抗Ｒ＿１＿９と、上記初段増幅回路５の上記負帰還端子
Ｔ＿２と基底電位との間に直列接続された第２の帰還抵
抗Ｒ＿１＿８と帰還コンデンサＣ＿１とを有する負帰還
回路８；（Ｅ） 上記出力増幅回路７，４の上記出力端
子Ｔ＿５と基底電位との間に直列接続された出力結合コ
ンデンサＣ＿４と負荷手段ＳＰ；（Ｆ） 上記電源Ｖ＿
ｃ＿ｃの電源電圧もそくは電源依存と基準電圧とを比較
する比較手段Ｑ＿２＿７；および（Ｇ） 上記出力増幅
回路７，４の上記第１の出力トランジスタＱ＿３＿２の
ベースと基底電位との間にそのコレクタ・エミツタ径路
が接続され、そのベースが上記比較手段Ｑ＿２＿７の出
力信号によつて制御される第１の保護用トランジスタＱ
＿３＿０を具備してなり（１） 上記負帰還回路８を介
しての上記出力増幅回路７，４の上記出力端子Ｔ＿５か
ら上記初段増幅回路５の上記負帰還端子Ｔ＿２への直流
負帰還によつて上記出力増幅回路７，４の上記出力端子
Ｔ＿５が所定の直流レベルに維持され、（２） 異常電
圧が上記電源Ｖ＿ｃ＿ｃに供給された際に、上記比較手
段Ｑ＿２＿７の上記出力信号によつて上記第１の保護用
トランジスタＱ＿３＿０を導通せしめることにより上記
第１の出力トランジスタＱ＿３＿２，Ｑ＿３＿３のベー
スの電位をほぼ基底電位に維持する一方上記出力結合コ
ンデンサＣ＿４の充電電圧によつて上記第１の出力トラ
ンジスタＱ＿３＿２，Ｑ＿３＿３のエミツタをバイアス
することによつて上記第１の出力トランジスタＱ＿３＿
２，Ｑ＿３＿３のベース・エミツタ接合を逆バイアスせ
しめてなるプツシユプル電力増幅器において、（Ｈ）
上記ドライバ増幅回路３の上記定電流負荷トランジスタ
Ｑ＿３＿５に流れる定電流を決定するバイアス回路２；
（Ｉ） 上記バイアス回路２と基底電位との間にそのコ
レクタ・エミツタ径路が接続され、そのベースが上記比
較手段Ｑ＿２＿７の出力信号によつて制御される第２の
保護用トランジスタＱ＿２＿６をさらに具備してなり、
（３） 上記第１の保護用トランジスタＱ＿３＿０の導
通時に上記第２の保護用トランジスタＱ＿２＿６も同時
に導通することにより上記ドライバ増幅回路３の上記定
電流負荷トランジスタＱ＿３＿５を非導通状態に制御せ
しめることを特徴とするプツシユプル電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51099723A JPS6019166B2 (ja) | 1976-08-23 | 1976-08-23 | プツシユプル電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51099723A JPS6019166B2 (ja) | 1976-08-23 | 1976-08-23 | プツシユプル電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5325339A JPS5325339A (en) | 1978-03-09 |
| JPS6019166B2 true JPS6019166B2 (ja) | 1985-05-15 |
Family
ID=14254984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51099723A Expired JPS6019166B2 (ja) | 1976-08-23 | 1976-08-23 | プツシユプル電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6019166B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58120307U (ja) * | 1982-02-09 | 1983-08-16 | 日本ゼオン株式会社 | 耐火性フレキシブル遮音合板 |
| JPS6042267A (ja) * | 1983-08-16 | 1985-03-06 | 太平洋セメント株式会社 | 不燃性石こうボ−ドの製造方法 |
| US4645548A (en) * | 1984-02-14 | 1987-02-24 | Onoda Cement Co Ltd | Process for producing non-combustible gypsum board and non-combustible laminated gypsum board |
| JPH0712968B2 (ja) * | 1987-05-22 | 1995-02-15 | 小野田セメント株式会社 | セルロ−ス繊維強化石膏ボ−ドの製造方法 |
| JPH0726448B2 (ja) * | 1990-07-13 | 1995-03-22 | エスケ−化研株式会社 | 鋼材の耐火被覆工法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4953358A (ja) * | 1972-09-26 | 1974-05-23 |
-
1976
- 1976-08-23 JP JP51099723A patent/JPS6019166B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5325339A (en) | 1978-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2847519A (en) | Stabilized transistor signal amplifier circuit | |
| JP2976770B2 (ja) | 増幅回路 | |
| US6486739B1 (en) | Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| US4367419A (en) | Analog switch | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| JPS6212691B2 (ja) | ||
| JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
| JP3273813B2 (ja) | 増幅器 | |
| JPH0580162B2 (ja) | ||
| US6265908B1 (en) | Low voltage balun circuit | |
| US5365198A (en) | Wideband amplifier circuit using npn transistors | |
| US6774723B2 (en) | Output stage with stable quiescent current | |
| JP2001284969A (ja) | 電力増幅器 | |
| US5218323A (en) | Transistor direct-coupled amplifier | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6119549Y2 (ja) | ||
| JPS6223133Y2 (ja) | ||
| JPH0119284B2 (ja) | ||
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ | |
| JP2834929B2 (ja) | 増幅回路 | |
| JPS6314489Y2 (ja) | ||
| JPH024503Y2 (ja) | ||
| JPS6150403B2 (ja) | ||
| JP2554543B2 (ja) | 電源回路 |