JP2976770B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP2976770B2 JP2976770B2 JP5240387A JP24038793A JP2976770B2 JP 2976770 B2 JP2976770 B2 JP 2976770B2 JP 5240387 A JP5240387 A JP 5240387A JP 24038793 A JP24038793 A JP 24038793A JP 2976770 B2 JP2976770 B2 JP 2976770B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- current
- output
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 230000007423 decrease Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、プッシュプル型の増
幅回路に係り、特にその出力回路部のバイアス安定化技
術に関する。
幅回路に係り、特にその出力回路部のバイアス安定化技
術に関する。
【０００２】
【従来の技術】従来の一般的なパワーアンプ出力段は、
素子特性のばらつき等によりアイドリング電流が大きく
変化するため、アイドリング調整が必要である。例えば
出力段トランジスタを交換した場合には、バイアス抵抗
によるアイドリング電流の調整のやり直しが必要にな
る。また熱暴走を防止するため熱結合による温度補償が
不可欠であり、そのため構造上の工夫を必要とする。
素子特性のばらつき等によりアイドリング電流が大きく
変化するため、アイドリング調整が必要である。例えば
出力段トランジスタを交換した場合には、バイアス抵抗
によるアイドリング電流の調整のやり直しが必要にな
る。また熱暴走を防止するため熱結合による温度補償が
不可欠であり、そのため構造上の工夫を必要とする。
【０００３】この様な問題を解決するものとして、出力
トランジスタのエミッタ抵抗の両端電圧を検出し、これ
により出力トランジスタのベース間バイアスを制御する
技術が提案されている（例えば、特公昭５４−１２０３
１号公報、第３図，第４図参照）。しかしながら、プッ
シュプル形式の出力トランジスタのエミッタに挿入され
る抵抗は、もともと動作バランスを取るためのものであ
って、１Ω以下の極めて小さい値である。したがって、
大振幅動作の場合はともかく、小電流動作の場合にはエ
ミッタ抵抗による検出電圧の変化が小さく、バイアス制
御の正確性を確保することが困難である。また、検出電
圧を大きくするためにエミッタ抵抗を大きくすること
は、アンプのドライブ能力低下や出力インピーダンスが
大きくなってしまい問題が多い。
トランジスタのエミッタ抵抗の両端電圧を検出し、これ
により出力トランジスタのベース間バイアスを制御する
技術が提案されている（例えば、特公昭５４−１２０３
１号公報、第３図，第４図参照）。しかしながら、プッ
シュプル形式の出力トランジスタのエミッタに挿入され
る抵抗は、もともと動作バランスを取るためのものであ
って、１Ω以下の極めて小さい値である。したがって、
大振幅動作の場合はともかく、小電流動作の場合にはエ
ミッタ抵抗による検出電圧の変化が小さく、バイアス制
御の正確性を確保することが困難である。また、検出電
圧を大きくするためにエミッタ抵抗を大きくすること
は、アンプのドライブ能力低下や出力インピーダンスが
大きくなってしまい問題が多い。
【０００４】
【発明が解決しようとする課題】以上のように従来の一
般的なパワーアンプ出力段構成では、アイドリング調整
が必要であり、また熱結合による温度補償が不可欠であ
って、そのための構造上の工夫も必要になるといった問
題があった。また、出力トランジスタのエミッタ抵抗の
両端電圧によってバイアス制御を行う方法では、精密な
制御が難しく、精密制御を実現するためにエミッタ抵抗
を大きくすると、出力インピーダンスの増大等のアンプ
特性劣化をもたらす。この発明は、特性劣化をもたらす
ことなく、且つ大型のバイパス用ダイオードを用いるこ
となくアイドリング調整を不要としたプッシュプル型の
増幅回路を提供することを目的とする。
般的なパワーアンプ出力段構成では、アイドリング調整
が必要であり、また熱結合による温度補償が不可欠であ
って、そのための構造上の工夫も必要になるといった問
題があった。また、出力トランジスタのエミッタ抵抗の
両端電圧によってバイアス制御を行う方法では、精密な
制御が難しく、精密制御を実現するためにエミッタ抵抗
を大きくすると、出力インピーダンスの増大等のアンプ
特性劣化をもたらす。この発明は、特性劣化をもたらす
ことなく、且つ大型のバイパス用ダイオードを用いるこ
となくアイドリング調整を不要としたプッシュプル型の
増幅回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】この発明に係る増幅回路
は、第１，第２のトランジスタがダーリントン接続さ
れ、これら第１，第２のトランジスタと相補的に動作す
る第３，第４のトランジスタがダーリントン接続され、
第２及び第４のトランジスタが出力段トランジスタとし
て直流電源端子間に直列接続されたプッシュプル型の出
力回路と、前記第２及び第４のトランジスタのそれぞれ
ベース・エミッタ間に前記第１及び第２のトランジスタ
と直列になるように接続されてアイドリング状態で前記
第２及び第４のトランジスタの少なくとも一方をカット
オフ状態に設定するバイアス用抵抗と、前記出力回路の
前記第１，第３のトランジスタのいずれか一方と直流電
源端子の間に挿入された電流検出用抵抗を有し、この電
流検出用抵抗の端子電圧により前記第１，第３のトラン
ジスタのいずれかのアイドリング電流検出を行う電流検
出手段と、この電流検出手段の出力に応じて前記第１，
第３のトランジスタのアイドリング電流を負帰還制御す
るバイアス手段と、を備えたことを特徴としている。こ
の発明に係る増幅回路はまた、異極性の第１，第２のト
ランジスタがダーリントン接続され、これら第１，第２
のトランジスタと相補的に動作する異極性の第３，第４
のトランジスタがダーリントン接続され、第２及び第４
のトランジスタが出力段トランジスタとして直流電源端
子間に直列接続されたプッシュプル型の出力回路と、前
記第１及び第２のトランジスタと直流電源端子の間にそ
れぞれ挿入されて前記第２及び第４のトランジスタのベ
ース・エミッタ間に接続され、アイドリング状態で前記
第２及び第４のトランジスタの少なくとも一方をカット
オフ状態に設定するバイアス用抵抗と、これらのバイア
ス用抵抗の一方を電流検出用抵抗としてその端子電圧と
基準電圧の差を増幅する誤差増幅手段と、この誤差増幅
手段の出力に応じて前記第１，第３のトランジスタのア
イドリング電流を負帰還制御するバイアス手段と、を備
えたことを特徴としている。
は、第１，第２のトランジスタがダーリントン接続さ
れ、これら第１，第２のトランジスタと相補的に動作す
る第３，第４のトランジスタがダーリントン接続され、
第２及び第４のトランジスタが出力段トランジスタとし
て直流電源端子間に直列接続されたプッシュプル型の出
力回路と、前記第２及び第４のトランジスタのそれぞれ
ベース・エミッタ間に前記第１及び第２のトランジスタ
と直列になるように接続されてアイドリング状態で前記
第２及び第４のトランジスタの少なくとも一方をカット
オフ状態に設定するバイアス用抵抗と、前記出力回路の
前記第１，第３のトランジスタのいずれか一方と直流電
源端子の間に挿入された電流検出用抵抗を有し、この電
流検出用抵抗の端子電圧により前記第１，第３のトラン
ジスタのいずれかのアイドリング電流検出を行う電流検
出手段と、この電流検出手段の出力に応じて前記第１，
第３のトランジスタのアイドリング電流を負帰還制御す
るバイアス手段と、を備えたことを特徴としている。こ
の発明に係る増幅回路はまた、異極性の第１，第２のト
ランジスタがダーリントン接続され、これら第１，第２
のトランジスタと相補的に動作する異極性の第３，第４
のトランジスタがダーリントン接続され、第２及び第４
のトランジスタが出力段トランジスタとして直流電源端
子間に直列接続されたプッシュプル型の出力回路と、前
記第１及び第２のトランジスタと直流電源端子の間にそ
れぞれ挿入されて前記第２及び第４のトランジスタのベ
ース・エミッタ間に接続され、アイドリング状態で前記
第２及び第４のトランジスタの少なくとも一方をカット
オフ状態に設定するバイアス用抵抗と、これらのバイア
ス用抵抗の一方を電流検出用抵抗としてその端子電圧と
基準電圧の差を増幅する誤差増幅手段と、この誤差増幅
手段の出力に応じて前記第１，第３のトランジスタのア
イドリング電流を負帰還制御するバイアス手段と、を備
えたことを特徴としている。
【０００６】
【作用】この発明によると、ダーリントン接続のプッシ
ュプル型出力回路におけるダーリントン初段のトランジ
スタ（第１又は第３のトランジスタ）と電源端子の間に
電流検出用抵抗を挿入して、その端子電圧を利用してバ
イアス電流の自動的な負帰還制御を行うことにより、ア
イドリング調整を不要としている。そしてこの発明によ
ると、出力段トランジスタの出力端子側の抵抗でアイド
リング電流検出を行う従来の方法に対して、電流検出用
抵抗の抵抗値を大きくしても、出力インピーダンス増大
といった特性劣化をもたらすことはない。この発明にお
いて、同極性のダーリントン接続を利用した場合には、
電流検出用抵抗には、信号出力時の電流をバイパスする
ためのダイオードを並列接続することが必要である。し
かしこのダイオードは、出力段トランジスタ（第３又は
第４のトランジスタ）の大きな負荷電流をバイパスする
訳ではないから、小型で安価なものでよい。また異極性
のダーリントン接続を利用した場合には、出力段トラン
ジスタのベース・エミッタ接合がバイパス用ダイオード
として機能するから、格別のバイパス用ダイオードは必
要ない。
ュプル型出力回路におけるダーリントン初段のトランジ
スタ（第１又は第３のトランジスタ）と電源端子の間に
電流検出用抵抗を挿入して、その端子電圧を利用してバ
イアス電流の自動的な負帰還制御を行うことにより、ア
イドリング調整を不要としている。そしてこの発明によ
ると、出力段トランジスタの出力端子側の抵抗でアイド
リング電流検出を行う従来の方法に対して、電流検出用
抵抗の抵抗値を大きくしても、出力インピーダンス増大
といった特性劣化をもたらすことはない。この発明にお
いて、同極性のダーリントン接続を利用した場合には、
電流検出用抵抗には、信号出力時の電流をバイパスする
ためのダイオードを並列接続することが必要である。し
かしこのダイオードは、出力段トランジスタ（第３又は
第４のトランジスタ）の大きな負荷電流をバイパスする
訳ではないから、小型で安価なものでよい。また異極性
のダーリントン接続を利用した場合には、出力段トラン
ジスタのベース・エミッタ接合がバイパス用ダイオード
として機能するから、格別のバイパス用ダイオードは必
要ない。
【０００７】
【実施例】以下、図面を参照しながらこの発明の実施例
を説明する。図１は、第１の実施例に係る増幅回路の要
部構成を示す。ｎｐｎ型の第１のトランジスタＱ1 と第
２のトランジスタＱ2 がダーリントン接続され、同様に
ｐｎｐ型の第３のトランジスタＱ3 と第４のトランジス
タＱ4 がダーリントン接続され、これらによりプッシュ
プル型の出力回路が構成されている。出力段トランジス
タＱ2 とＱ4 のコレクタはそれぞれ正側電源端子＋Ｂと
負側電源端子−Ｂに接続され、エミッタが共通に出力端
子ＯＵＴに接続されている。第２のトランジスタＱ2 及
び第４のトランジスタＱ4 のベース・エミッタ間にはそ
れぞれバイアス用抵抗Ｒ1 ，Ｒ2 が接続されている。
を説明する。図１は、第１の実施例に係る増幅回路の要
部構成を示す。ｎｐｎ型の第１のトランジスタＱ1 と第
２のトランジスタＱ2 がダーリントン接続され、同様に
ｐｎｐ型の第３のトランジスタＱ3 と第４のトランジス
タＱ4 がダーリントン接続され、これらによりプッシュ
プル型の出力回路が構成されている。出力段トランジス
タＱ2 とＱ4 のコレクタはそれぞれ正側電源端子＋Ｂと
負側電源端子−Ｂに接続され、エミッタが共通に出力端
子ＯＵＴに接続されている。第２のトランジスタＱ2 及
び第４のトランジスタＱ4 のベース・エミッタ間にはそ
れぞれバイアス用抵抗Ｒ1 ，Ｒ2 が接続されている。
【０００８】出力回路の第１のトランジスタＱ1 のコレ
クタと正側電源端子＋Ｂの間には、電流検出用抵抗ＲI
が挿入されている。第３のトランジスタＱ3 のコレクタ
は直接負側電源端子−Ｂに接続されている。誤差増幅回
路１は、電流検出用抵抗ＲIの端子電圧を利用してこの
出力回路のアイドリング電流検出を行うものである。出
力回路の初段トランジスタＱ1 ，Ｑ3 を駆動するバイア
ス回路２は、誤差増幅回路１の出力によって出力回路の
アイドリング電流を決定するためのバイアス電流の負帰
還制御を行う。出力端子ＯＵＴの電圧は帰還回路４によ
り電圧増幅回路３に負帰還されている。この帰還回路４
により出力端子ＯＵＴの電位は、ほぼ０Ｖ付近に安定化
されることになる。
クタと正側電源端子＋Ｂの間には、電流検出用抵抗ＲI
が挿入されている。第３のトランジスタＱ3 のコレクタ
は直接負側電源端子−Ｂに接続されている。誤差増幅回
路１は、電流検出用抵抗ＲIの端子電圧を利用してこの
出力回路のアイドリング電流検出を行うものである。出
力回路の初段トランジスタＱ1 ，Ｑ3 を駆動するバイア
ス回路２は、誤差増幅回路１の出力によって出力回路の
アイドリング電流を決定するためのバイアス電流の負帰
還制御を行う。出力端子ＯＵＴの電圧は帰還回路４によ
り電圧増幅回路３に負帰還されている。この帰還回路４
により出力端子ＯＵＴの電位は、ほぼ０Ｖ付近に安定化
されることになる。
【０００９】図１の誤差増幅回路１及びバイアス回路２
の部分を具体化した回路例を図３に示す。エミッタが電
流検出用抵抗ＲI の端子に接続され、コレクタが抵抗Ｒ
3 ，Ｒ4 を介して第１のトランジスタＱ1 のベースに接
続されたｐｎｐトランジスタＱ5 は、電流検出用抵抗Ｒ
I の端子電圧と基準電圧の差を増幅する誤差増幅用トラ
ンジスタである。このトランジスタＱ5 のベースには、
基準電圧源となるＲ6，Ｒ7 及びダイオードＤB の直列
回路が設けられている。抵抗Ｒ7 により、抵抗Ｒ6 とダ
イオードＤB に電流を流して、トランジスタＱ5 のベー
ス電位を決定している。ダイオードＤB は、トランジス
タＱ5 のベース・エミッタ間電圧ＶBEの電圧補償と同時
に、温度補償用を行うため設けられている。なお電流検
出用抵抗ＲI の両端電圧がＶBEより充分大きい場合に
は、このダイオードＤB を省略することができる。
の部分を具体化した回路例を図３に示す。エミッタが電
流検出用抵抗ＲI の端子に接続され、コレクタが抵抗Ｒ
3 ，Ｒ4 を介して第１のトランジスタＱ1 のベースに接
続されたｐｎｐトランジスタＱ5 は、電流検出用抵抗Ｒ
I の端子電圧と基準電圧の差を増幅する誤差増幅用トラ
ンジスタである。このトランジスタＱ5 のベースには、
基準電圧源となるＲ6，Ｒ7 及びダイオードＤB の直列
回路が設けられている。抵抗Ｒ7 により、抵抗Ｒ6 とダ
イオードＤB に電流を流して、トランジスタＱ5 のベー
ス電位を決定している。ダイオードＤB は、トランジス
タＱ5 のベース・エミッタ間電圧ＶBEの電圧補償と同時
に、温度補償用を行うため設けられている。なお電流検
出用抵抗ＲI の両端電圧がＶBEより充分大きい場合に
は、このダイオードＤB を省略することができる。
【００１０】出力回路の初段トランジスタＱ1 ,Ｑ3 の
ベース間には、そのベース間バイアス電圧を決める抵抗
Ｒ5 が接続されている。この抵抗Ｒ5 の両端には、負荷
時のトランジスタＱ5 のオン／オフによるバイアス電圧
変動を吸収するためにブートストラップ用コンデンサＣ
2 が接続されている。出力端子ＯＵＴと抵抗Ｒ3 ，Ｒ4
の接続点の間に接続されたコンデンサＣ1 は出力平滑用
である。
ベース間には、そのベース間バイアス電圧を決める抵抗
Ｒ5 が接続されている。この抵抗Ｒ5 の両端には、負荷
時のトランジスタＱ5 のオン／オフによるバイアス電圧
変動を吸収するためにブートストラップ用コンデンサＣ
2 が接続されている。出力端子ＯＵＴと抵抗Ｒ3 ，Ｒ4
の接続点の間に接続されたコンデンサＣ1 は出力平滑用
である。
【００１１】この実施例では、アイドリング状態で出力
回路の出力段トランジスタＱ2 がカットオフとなり、ト
ランジスタＱ1 ，Ｑ3 及びＱ4 により出力回路が動作す
るように、バイアス抵抗Ｒ1 の値が設定されている。こ
のときのアイドリング電流ＩI が流れる様子を図３に破
線で示している。即ち軽負荷時，小信号時にはトランジ
スタＱ2 以外のトランジスタにより出力ドライブがなさ
れ、アイドリングが確保されて歪みの少ない動作が行わ
れる。高負荷時には、出力段トランジスタＱ2 が能動状
態となり、大電流はこのトランジスタＱ2 を流れる。な
お、もう一つの出力段トランジスタＱ4 側のバイアス抵
抗Ｒ2 をバイアス抵抗Ｒ1 と同じ値に設定して、アイド
リング状態でこのトランジスタＱ4 もカットオフ状態に
なるようにしてもよい。
回路の出力段トランジスタＱ2 がカットオフとなり、ト
ランジスタＱ1 ，Ｑ3 及びＱ4 により出力回路が動作す
るように、バイアス抵抗Ｒ1 の値が設定されている。こ
のときのアイドリング電流ＩI が流れる様子を図３に破
線で示している。即ち軽負荷時，小信号時にはトランジ
スタＱ2 以外のトランジスタにより出力ドライブがなさ
れ、アイドリングが確保されて歪みの少ない動作が行わ
れる。高負荷時には、出力段トランジスタＱ2 が能動状
態となり、大電流はこのトランジスタＱ2 を流れる。な
お、もう一つの出力段トランジスタＱ4 側のバイアス抵
抗Ｒ2 をバイアス抵抗Ｒ1 と同じ値に設定して、アイド
リング状態でこのトランジスタＱ4 もカットオフ状態に
なるようにしてもよい。
【００１２】アイドリング電流の制御動作を次に説明す
る。図３に示すように、出力回路にアイドリング電流Ｉ
I が流れているとする。この時、電流検出用抵抗ＲI の
両端に発生する電圧ＶI と、抵抗Ｒ6 ，ダイオードＤB
により決まる基準電圧ＶB との差に応じてトランジスタ
Ｑ5 にはコレクタ電流ＩC が流れる。この電流ＩC の変
化がバイアス抵抗Ｒ5 によって出力回路初段トランジス
タＱ1 ，Ｑ3 のベース間バイアス電圧ＶBBの変化とな
り、アイドリング電流ＩI の変化にフィードバックされ
る。すなわち、アイドリング電流ＩI が小さくなり、Ｖ
I ＝ＲI ・ＩI が小さくなると、トランジスタＱ5 は順
方向バイアスが大きくなり、これにより電流ＩC が増加
する。この結果バイアス電圧ＶBBが大きくなり、アイド
リング電流ＩI が増加するというフィードバック制御が
なされる。つまり、トランジスタＱ5 の部分は、誤差増
幅によりアイドリング電流ＩI を一定化する定電流回路
を構成していることになる。
る。図３に示すように、出力回路にアイドリング電流Ｉ
I が流れているとする。この時、電流検出用抵抗ＲI の
両端に発生する電圧ＶI と、抵抗Ｒ6 ，ダイオードＤB
により決まる基準電圧ＶB との差に応じてトランジスタ
Ｑ5 にはコレクタ電流ＩC が流れる。この電流ＩC の変
化がバイアス抵抗Ｒ5 によって出力回路初段トランジス
タＱ1 ，Ｑ3 のベース間バイアス電圧ＶBBの変化とな
り、アイドリング電流ＩI の変化にフィードバックされ
る。すなわち、アイドリング電流ＩI が小さくなり、Ｖ
I ＝ＲI ・ＩI が小さくなると、トランジスタＱ5 は順
方向バイアスが大きくなり、これにより電流ＩC が増加
する。この結果バイアス電圧ＶBBが大きくなり、アイド
リング電流ＩI が増加するというフィードバック制御が
なされる。つまり、トランジスタＱ5 の部分は、誤差増
幅によりアイドリング電流ＩI を一定化する定電流回路
を構成していることになる。
【００１３】以上の動作をより具体的に、式を用いて説
明すると次のとおりである。電流検出用抵抗ＲI の両端
電圧は、トランジスタＱ5 のベース・エミッタ間電圧を
ＶBEとして、
明すると次のとおりである。電流検出用抵抗ＲI の両端
電圧は、トランジスタＱ5 のベース・エミッタ間電圧を
ＶBEとして、
【００１４】ＶI ＝ＶB −ＶBE …（１）
【００１５】と表される。一方、アイドリング電流をＩ
I 、トランジスタＱ5 のベース電流をＩB 、コレクタ電
流をＩC とすると、
I 、トランジスタＱ5 のベース電流をＩB 、コレクタ電
流をＩC とすると、
【００１６】 ＶI ＝ＲI （ＩI ＋ＩC ＋ＩB ）…（２）
【００１７】である。ここで、アイドリング電流ＩI が
コレクタ電流ＩC より十分大きく、ベース電流ＩB がコ
レクタ電流ＩC に比べて十分小さいとすると、ベース電
流ＩBを無視することができ、（１）式と（２）式か
ら、
コレクタ電流ＩC より十分大きく、ベース電流ＩB がコ
レクタ電流ＩC に比べて十分小さいとすると、ベース電
流ＩBを無視することができ、（１）式と（２）式か
ら、
【００１８】 ＩI ＝（ＶB −ＶBE）／ＲI −ＩC …（３）
【００１９】となる。（３）式の右辺第１項は一定であ
るから、アイドリング電流ＩI が増加すれば、コレクタ
電流ＩC が減少するという関係になる。コレクタ電流Ｉ
C が減少すれば、抵抗Ｒ5 の端子電圧低下により、アイ
ドリング電流ＩI が減少するという制御がなされること
になる。
るから、アイドリング電流ＩI が増加すれば、コレクタ
電流ＩC が減少するという関係になる。コレクタ電流Ｉ
C が減少すれば、抵抗Ｒ5 の端子電圧低下により、アイ
ドリング電流ＩI が減少するという制御がなされること
になる。
【００２０】前述のようにこの実施例では、アイドリン
グ状態で出力段トランジスタＱ2 がカットオフ状態に保
たれるように、バイアス条件が設定されている。例え
ば、アイドリング電流ＩI ＝１０ｍＡとして、抵抗Ｒ1
の値を３３Ωに設定すれば、出力段トランジスタＱ2 の
ベース・エミッタ間電圧は０．３３Ｖであり、このトラ
ンジスタＱ2 はカットオフになる。一方、抵抗Ｒ2 を例
えば１５０Ωに設定すれば、１０ｍＡのアイドリング電
流の一部約４ｍＡがトランジスタＱ3 に流れ、残部約６
ｍＡがトランジスタＱ4 を流れる。但し先にも述べたよ
うに、アイドリング状態でトランジスタＱ4 もカットオ
フとなるバイアス条件に設定してもよい。
グ状態で出力段トランジスタＱ2 がカットオフ状態に保
たれるように、バイアス条件が設定されている。例え
ば、アイドリング電流ＩI ＝１０ｍＡとして、抵抗Ｒ1
の値を３３Ωに設定すれば、出力段トランジスタＱ2 の
ベース・エミッタ間電圧は０．３３Ｖであり、このトラ
ンジスタＱ2 はカットオフになる。一方、抵抗Ｒ2 を例
えば１５０Ωに設定すれば、１０ｍＡのアイドリング電
流の一部約４ｍＡがトランジスタＱ3 に流れ、残部約６
ｍＡがトランジスタＱ4 を流れる。但し先にも述べたよ
うに、アイドリング状態でトランジスタＱ4 もカットオ
フとなるバイアス条件に設定してもよい。
【００２１】以上のようにこの実施例による増幅回路で
は、自動的にアイドリング電流の安定化制御がなされ
る。またアイドリング電流検出用抵抗ＲI 及びバイパス
用ダイオードＤは、出力回路の初段トランジスタＱ1 側
に設けられていて、出力段トランジスタＱ2 のコレクタ
は直接電源端子＋Ｂに接続されている。そして高負荷時
にのみ出力段トランジスタＱ2 がオンになり、ここに大
電流が流れる。従って、バイパス用ダイオードＤには大
電流が流れることはなく、これに小型で安価なものを用
いることができる。
は、自動的にアイドリング電流の安定化制御がなされ
る。またアイドリング電流検出用抵抗ＲI 及びバイパス
用ダイオードＤは、出力回路の初段トランジスタＱ1 側
に設けられていて、出力段トランジスタＱ2 のコレクタ
は直接電源端子＋Ｂに接続されている。そして高負荷時
にのみ出力段トランジスタＱ2 がオンになり、ここに大
電流が流れる。従って、バイパス用ダイオードＤには大
電流が流れることはなく、これに小型で安価なものを用
いることができる。
【００２２】図２は、この発明の別の実施例の増幅回路
である。図１と対応する部分には、図１と同一符号を付
してある。図１の実施例では同極性のダーリントン接続
を利用したのに対して、この実施例では異極性のダーリ
ントン接続を利用して出力回路を構成している。即ち、
正電源側のダーリントン回路は、第１のトランジスタＱ
11がｎｐｎ、第２のトランジスタＱ12がｐｎｐであり、
負電源側のダーリントン回路は、第３のトランジスタＱ
13がｐｎｐ、第４のトランジスタＱ14がｎｐｎである。
である。図１と対応する部分には、図１と同一符号を付
してある。図１の実施例では同極性のダーリントン接続
を利用したのに対して、この実施例では異極性のダーリ
ントン接続を利用して出力回路を構成している。即ち、
正電源側のダーリントン回路は、第１のトランジスタＱ
11がｎｐｎ、第２のトランジスタＱ12がｐｎｐであり、
負電源側のダーリントン回路は、第３のトランジスタＱ
13がｐｎｐ、第４のトランジスタＱ14がｎｐｎである。
【００２３】また、出力段トランジスタＱ12，Ｑ14は、
先の実施例と逆にコレクタが共通に出力端子ＯＵＴ接続
され、エミッタがそれぞれ直流電源端子＋Ｂ，−Ｂに接
続されている。これに伴って出力段トランジスタＱ12，
Ｑ14のベースバイアス用抵抗Ｒ1 ，Ｒ2 が、初段トラン
ジスタＱ11，Ｑ13のコレクタと電源端子の間に入ること
になり、このバイアス用抵抗がそのまま図１の電流検出
用抵抗ＲI として用いられる。また図１のバイパス用ダ
イオードＤはこの実施例では省略されている。この実施
例の場合、出力段トランジスタＱ12のベース・エミッタ
間接合が抵抗Ｒ1 に並列に入り、これがバイパス用ダイ
オードとして機能するからである。
先の実施例と逆にコレクタが共通に出力端子ＯＵＴ接続
され、エミッタがそれぞれ直流電源端子＋Ｂ，−Ｂに接
続されている。これに伴って出力段トランジスタＱ12，
Ｑ14のベースバイアス用抵抗Ｒ1 ，Ｒ2 が、初段トラン
ジスタＱ11，Ｑ13のコレクタと電源端子の間に入ること
になり、このバイアス用抵抗がそのまま図１の電流検出
用抵抗ＲI として用いられる。また図１のバイパス用ダ
イオードＤはこの実施例では省略されている。この実施
例の場合、出力段トランジスタＱ12のベース・エミッタ
間接合が抵抗Ｒ1 に並列に入り、これがバイパス用ダイ
オードとして機能するからである。
【００２４】図４は、図２の電流検出回路１及びバイア
ス回路２の部分を具体化したもので、その構成は先の実
施例の図３と同様である。
ス回路２の部分を具体化したもので、その構成は先の実
施例の図３と同様である。
【００２５】この実施例においても、アイドリング状態
で出力段トランジスタＱ12，Ｑ14がオフ状態に保たれる
ようにバイアス条件が設定され、アイドリング電流は出
力回路の初段トランジスタＱ11を流れる。このアイドリ
ング電流検出とその安定化動作は先の実施例と同様であ
る。またこの実施例の場合、出力回路の初段トランジス
タＱ11，Ｑ13のエミッタは直結されている。このため、
これらのトランジスタＱ11，Ｑ13のベースバイアス電圧
の変化は、エミッタ間に抵抗が挿入されている先の実施
例に比べて小さく、優れた過渡応答特性が得られる。
で出力段トランジスタＱ12，Ｑ14がオフ状態に保たれる
ようにバイアス条件が設定され、アイドリング電流は出
力回路の初段トランジスタＱ11を流れる。このアイドリ
ング電流検出とその安定化動作は先の実施例と同様であ
る。またこの実施例の場合、出力回路の初段トランジス
タＱ11，Ｑ13のエミッタは直結されている。このため、
これらのトランジスタＱ11，Ｑ13のベースバイアス電圧
の変化は、エミッタ間に抵抗が挿入されている先の実施
例に比べて小さく、優れた過渡応答特性が得られる。
【００２６】図５は、図４の実施例を変形した実施例で
ある。図４の実施例では抵抗Ｒ5 の両端電圧をそのまま
出力回路のバイアス電圧として用いた。この実施例で
は、ここに増幅用のｐｎｐトランジスタＱ6 を設けて、
能動型のバイアス回路としている。抵抗Ｒ5 の両端電圧
はトランジスタＱ6 のベース・コレクタ間バイアスとし
て用いられる。トランジスタＱ6 のエミッタは抵抗Ｒ9
,Ｒ8 を介して正側直流電源端子＋Ｂに接続され、同時
にトランジスタＱ11のベースに接続されている。
ある。図４の実施例では抵抗Ｒ5 の両端電圧をそのまま
出力回路のバイアス電圧として用いた。この実施例で
は、ここに増幅用のｐｎｐトランジスタＱ6 を設けて、
能動型のバイアス回路としている。抵抗Ｒ5 の両端電圧
はトランジスタＱ6 のベース・コレクタ間バイアスとし
て用いられる。トランジスタＱ6 のエミッタは抵抗Ｒ9
,Ｒ8 を介して正側直流電源端子＋Ｂに接続され、同時
にトランジスタＱ11のベースに接続されている。
【００２７】この実施例によると、電流流検出用トラン
ジスタＱ5 のコレクタ電流変化はトランジスタＱ6 によ
り増幅されて、出力回路のバイアス制御に用いられる。
従ってアイドリング電流制御の応答性が一層優れたもの
となる。
ジスタＱ5 のコレクタ電流変化はトランジスタＱ6 によ
り増幅されて、出力回路のバイアス制御に用いられる。
従ってアイドリング電流制御の応答性が一層優れたもの
となる。
【００２８】この発明は上記実施例に限られるものでは
ない。例えば図５に示した能動型バイアス回路は、図
１，図３の実施例にも同様に適用することが可能であ
る。実施例では、正電源側で電流検出と誤差増幅及びバ
イアスのフィードバック制御を行ったが、対称的に負電
源側にこれらと等価の回路を設けることもできる。また
実施例では、誤差増幅に一つのトランジスタを用いた
が、差動増幅回路，演算増幅回路等他の回路を誤差増幅
手段として用いることもできる。もちろんこれらがＩＣ
化されたものでもよい。
ない。例えば図５に示した能動型バイアス回路は、図
１，図３の実施例にも同様に適用することが可能であ
る。実施例では、正電源側で電流検出と誤差増幅及びバ
イアスのフィードバック制御を行ったが、対称的に負電
源側にこれらと等価の回路を設けることもできる。また
実施例では、誤差増幅に一つのトランジスタを用いた
が、差動増幅回路，演算増幅回路等他の回路を誤差増幅
手段として用いることもできる。もちろんこれらがＩＣ
化されたものでもよい。
【００２９】
【発明の効果】以上説明したようにこの発明によれば、
アイドリング電流検出の誤差増幅を利用してバイアス電
流のフィードバック制御を行うことにより、アイドリン
グ調整を不要とした増幅回路が得られる。またこの発明
では、ダーリントン接続のプッシュプル型出力回路の初
段トランジスタの電流をバイアス電流として検出するよ
うに電流検出回路を構成することにより、電流検出用抵
抗のバイパス用ダイオードとして大きな負荷電流に耐え
られる大型のものを用いる必要がない。
アイドリング電流検出の誤差増幅を利用してバイアス電
流のフィードバック制御を行うことにより、アイドリン
グ調整を不要とした増幅回路が得られる。またこの発明
では、ダーリントン接続のプッシュプル型出力回路の初
段トランジスタの電流をバイアス電流として検出するよ
うに電流検出回路を構成することにより、電流検出用抵
抗のバイパス用ダイオードとして大きな負荷電流に耐え
られる大型のものを用いる必要がない。
【図１】 この発明の一実施例に係る増幅回路の要部構
成を示す。
成を示す。
【図２】 この発明の別の実施例の増幅回路の要部構成
を示す。
を示す。
【図３】 図１の回路の具体構成例を示す。
【図４】 図２の回路の具体構成例を示す。
【図５】 図４の実施例を変形した実施例の回路構成を
示す。
示す。
Ｑ1 …第１のトランジスタ、Ｑ2 …第２のトランジス
タ、Ｑ3 …第３のトランジスタ、Ｑ4 …第４のトランジ
スタ、Ｒ1 ，Ｒ2 ，Ｒ5 …バイアス用抵抗、ＲI …電流
検出用抵抗、Ｄ…バイパス用ダイオード、１…誤差増幅
回路、２…バイアス回路、３…電圧増幅回路、４…帰還
回路。
タ、Ｑ3 …第３のトランジスタ、Ｑ4 …第４のトランジ
スタ、Ｒ1 ，Ｒ2 ，Ｒ5 …バイアス用抵抗、ＲI …電流
検出用抵抗、Ｄ…バイパス用ダイオード、１…誤差増幅
回路、２…バイアス回路、３…電圧増幅回路、４…帰還
回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭49−68642（ＪＰ，Ａ) 特開 昭58−143611（ＪＰ，Ａ) 特開 昭61−13807（ＪＰ，Ａ) 特開 平２−288607（ＪＰ，Ａ) 実開 昭48−75552（ＪＰ，Ｕ) 実開 昭50−32937（ＪＰ，Ｕ) 実開 昭55−33513（ＪＰ，Ｕ) 特公 昭54−12031（ＪＰ，Ｂ２) 特公 昭46−27884（ＪＰ，Ｂ１) 特公 昭52−48452（ＪＰ，Ｂ１) 国際公開88／4115（ＷＯ，Ａ１) ソ連国特許発明1497712（ＳＵ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 1/34 H03F 3/30 ＰＣＩ（ＤＩＡＬＯＧ) ＷＰＩ（ＤＩＡＬＯＧ)
Claims (2)
- 【請求項１】 第１，第２のトランジスタがダーリント
ン接続され、これら第１，第２のトランジスタと相補的
に動作する第３，第４のトランジスタがダーリントン接
続され、第２及び第４のトランジスタが出力段トランジ
スタとして直流電源端子間に直列接続されたプッシュプ
ル型の出力回路と、前記第２及び第４のトランジスタのそれぞれベース・エ
ミッタ間に前記第１及び第２のトランジスタと直列にな
るように接続されてアイドリング状態で前記第２及び第
４のトランジスタの少なくとも一方をカットオフ状態に
設定するバイアス用抵抗と、 前記 出力回路の前記第１，第３のトランジスタのいずれ
か一方と直流電源端子の間に挿入された電流検出用抵抗
を有し、この電流検出用抵抗の端子電圧により前記第
１，第３のトランジスタのいずれかのアイドリング電流
検出を行う電流検出手段と、 この電流検出手段の出力に応じて前記第１，第３のトラ
ンジスタのアイドリング電流を負帰還制御するバイアス
手段と、 を備えたことを特徴とする増幅回路。 - 【請求項２】 異極性の第１，第２のトランジスタがダ
ーリントン接続され、これら第１，第２のトランジスタ
と相補的に動作する異極性の第３，第４のトランジスタ
がダーリントン接続され、第２及び第４のトランジスタ
が出力段トランジスタとして直流電源端子間に直列接続
されたプッシュプル型の出力回路と、前記第１及び第２のトランジスタと直流電源端子の間に
それぞれ挿入されて前記第２及び第４のトランジスタの
ベース・エミッタ間に接続され、アイドリング状態で前
記第２及び第４のトランジスタの少なくとも一方をカッ
トオフ状態に設定するバイアス用抵抗と、 これらのバイアス用抵抗の一方を電流検出用抵抗として
その 端子電圧と基準電圧の差を増幅する誤差増幅手段
と、 この誤差増幅手段の出力に応じて前記第１，第３のトラ
ンジスタのアイドリング電流を負帰還制御するバイアス
手段と、 を備えたことを特徴とする増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5240387A JP2976770B2 (ja) | 1993-09-01 | 1993-09-01 | 増幅回路 |
| US08/296,712 US5467058A (en) | 1993-09-01 | 1994-08-26 | Amplifier circuit with a stabilized bias in its output stage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5240387A JP2976770B2 (ja) | 1993-09-01 | 1993-09-01 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774551A JPH0774551A (ja) | 1995-03-17 |
| JP2976770B2 true JP2976770B2 (ja) | 1999-11-10 |
Family
ID=17058731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5240387A Expired - Fee Related JP2976770B2 (ja) | 1993-09-01 | 1993-09-01 | 増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5467058A (ja) |
| JP (1) | JP2976770B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1171655A (zh) * | 1996-07-19 | 1998-01-28 | 周宗善 | 功放电路推换输出级工作点的稳定 |
| US5973564A (en) * | 1998-04-02 | 1999-10-26 | Burr-Brown Corporation | Operational amplifier push-pull output stage with low quiescent current |
| US6100763A (en) * | 1999-03-29 | 2000-08-08 | Motorola, Inc. | Circuit for RF buffer and method of operation |
| JP3452004B2 (ja) * | 1999-12-02 | 2003-09-29 | ヤマハ株式会社 | 差動増幅回路 |
| US6448855B1 (en) * | 2000-04-13 | 2002-09-10 | Koninklijke Philips Electronics N.V. | Accurate power detection circuit for use in a power amplifier |
| JP4745559B2 (ja) * | 2001-08-29 | 2011-08-10 | 富士通セミコンダクター株式会社 | オペアンプ |
| KR100416168B1 (ko) * | 2001-10-23 | 2004-01-24 | 페어차일드코리아반도체 주식회사 | 전력 증폭기 |
| US8428181B2 (en) | 2002-12-02 | 2013-04-23 | Research In Motion Limited | Method and apparatus for optimizing transmitter power efficiency |
| US6927634B1 (en) | 2003-07-18 | 2005-08-09 | Sirenza Microdevices, Inc. | Self-biased Darlington amplifier |
| US7333563B2 (en) | 2004-02-20 | 2008-02-19 | Research In Motion Limited | Method and apparatus for improving power amplifier efficiency in wireless communication systems having high peak to average power ratios |
| JP2005348239A (ja) * | 2004-06-04 | 2005-12-15 | Agilent Technol Inc | 電力増幅装置 |
| US7113043B1 (en) | 2004-06-16 | 2006-09-26 | Marvell International Ltd. | Active bias circuit for low-noise amplifiers |
| US7567899B2 (en) * | 2004-12-30 | 2009-07-28 | All Media Guide, Llc | Methods and apparatus for audio recognition |
| US8761305B2 (en) | 2006-06-14 | 2014-06-24 | Blackberry Limited | Input drive control for switcher regulated power amplifier modules |
| EP2027651B1 (en) | 2006-06-14 | 2012-12-05 | Research In Motion Limited | Improved control of switcher regulated power amplifier modules |
| BRPI0702896A2 (pt) * | 2006-06-14 | 2011-03-15 | Res In Motoion Ltd | controle de acionamento de entrada para módulos de amplificador de energia regulados por comutador |
| JP5255986B2 (ja) * | 2008-10-20 | 2013-08-07 | 株式会社日立ハイテクノロジーズ | パターンドメディアの検査方法及び検査装置 |
| US8536947B2 (en) * | 2008-12-19 | 2013-09-17 | Qualcomm Incorporated | Class AB amplifier with resistive level-shifting circuitry |
| US8054107B2 (en) * | 2009-12-30 | 2011-11-08 | Himax Technologies Limited | Operational circuit having protection circuit for detecting driving current to adjust control signal and related control method |
| US8525558B2 (en) * | 2009-12-30 | 2013-09-03 | Himax Technologies Limited | Operational circuit and related control method |
| US8620238B2 (en) | 2010-07-23 | 2013-12-31 | Blackberry Limited | Method of power amplifier switching power control using post power amplifier power detection |
| CN102882476B (zh) * | 2012-10-24 | 2015-07-08 | 四川和芯微电子股份有限公司 | 高频带宽放大电路 |
| JP6111712B2 (ja) * | 2013-02-05 | 2017-04-12 | ヤマハ株式会社 | 増幅回路 |
| DK2963814T3 (en) * | 2014-07-03 | 2018-11-12 | Bang & Olufsen As | Class AB amplifier with bias control |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1497712A1 (ru) | 1986-08-15 | 1989-07-30 | Предприятие П/Я Р-6947 | Усилитель мощности |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412031A (en) * | 1977-06-29 | 1979-01-29 | Toyota Motor Corp | Purifying exhaust gas equipment for internal combustion engine |
| US4521740A (en) * | 1983-02-18 | 1985-06-04 | Pioneer Electronic Corporation | Bias current compensated amplifier |
| US4933645A (en) * | 1986-11-21 | 1990-06-12 | Takafumi Kasai | Amplifier having a constant-current bias circuit |
| US4922208A (en) * | 1989-04-07 | 1990-05-01 | Motorola, Inc. | Output stage for an operational amplifier |
-
1993
- 1993-09-01 JP JP5240387A patent/JP2976770B2/ja not_active Expired - Fee Related
-
1994
- 1994-08-26 US US08/296,712 patent/US5467058A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1497712A1 (ru) | 1986-08-15 | 1989-07-30 | Предприятие П/Я Р-6947 | Усилитель мощности |
Also Published As
| Publication number | Publication date |
|---|---|
| US5467058A (en) | 1995-11-14 |
| JPH0774551A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2976770B2 (ja) | 増幅回路 | |
| US4431972A (en) | Push-pull amplifier | |
| US4723111A (en) | Amplifier arrangement | |
| US4232273A (en) | PNP Output short circuit protection | |
| US4821000A (en) | Audio output amplifier | |
| JPS63240109A (ja) | 差動増幅器 | |
| US3526846A (en) | Protective circuitry for high fidelity amplifier | |
| US4922208A (en) | Output stage for an operational amplifier | |
| JPS6212691B2 (ja) | ||
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| US5010303A (en) | Balanced integrated circuit differential amplifier | |
| US4215318A (en) | Push-pull amplifier | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| JPH0752815B2 (ja) | プツシユプル増幅器 | |
| JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
| JP3253573B2 (ja) | Ｂｔｌ増幅回路 | |
| US4287390A (en) | Power amplifier apparatus having over-current protection function | |
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP3441356B2 (ja) | 増幅回路 | |
| JPS591002B2 (ja) | 直結トランジスタ回路 | |
| JPS6223133Y2 (ja) | ||
| JPS6223136Y2 (ja) | ||
| JPS6119547Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |