JPS6212691B2 - - Google Patents
Info
- Publication number
- JPS6212691B2 JPS6212691B2 JP54038635A JP3863579A JPS6212691B2 JP S6212691 B2 JPS6212691 B2 JP S6212691B2 JP 54038635 A JP54038635 A JP 54038635A JP 3863579 A JP3863579 A JP 3863579A JP S6212691 B2 JPS6212691 B2 JP S6212691B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- circuit
- output
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 11
- 230000003321 amplification Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3093—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal comprising a differential amplifier as phase-splitting element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は電力増幅回路の改良に関するもので
ある。 一般に、電力増幅回路は集積回路IC化される
場合、その出力段に準コンプリメンタリ型シング
ルエンデイツドプツシユプル（SEPP）増幅回路
を用いている。 ところが、集積回路IC化に際して大電流用の
PNP型トランジスタはその製造が困難であり、特
にラテラル形（マルチコレクタ）PNPトランジス
タは電流容量が少なく電流増幅率が小さいととも
に、利得帯域幅積Tが低いので発振しやすい等
の問題があり、大出力を得にくい欠点があつた。
また、従来より電力増幅回路の出力段をコンプリ
メンタリ型とせず、同極性すなわちNPN型のト
ランジスタのみを用いて構成することが考えられ
るが、このようにすると、AB級動作を行なう場
合出力段トランジスタのアイドル電流の設定が困
難であつた。 この発明は上記事情を考慮してなされたもの
で、アイドル電流の設定が容易で大出力を得るこ
とができしかも安定かつ確実に動作し得るととも
に、集積回路IC化に好適する極めて良好な電力
増幅回路を提供することを目的とする。 以下、この発明の一実施例について図面を参照
して詳細に説明する。第１図において、１１は被
電力増幅信号の供給される入力端子で、例えばジ
ヤツク等よりなるものでその外側端子１１１は接
地され、内側端子１１２はコンデンサC1を介し
てPNP型のトランジスタQ1のベースに接続され
ている。このコンデンサC1とトランジスタQ1の
ベースとの接続点は、抵抗R1を介して接地され
ている。また、上記トランジスタQ1のエミツタ
は他のPNP型のトランジスタQ2のエミツタと接
続され、その接続点は抵抗R2を介して直流電圧
＋Vccの印加された電源端子１２に接続されてい
る。さらに、上記トランジスタQ1，Q2のコレク
タは抵抗R3，R4を各別に介して共通接続され、
その接続点は抵抗R5を介して直流電圧−Veeの印
加された電源端子１３に接続されている。 そして、上記抵抗R1乃至R5、コンデンサC1及
びトランジスタQ1，Q2よりなる回路が、電力増
幅回路の前置増幅回路１４を構成するものであ
る。 また、前記トランジスタQ1，Q2の各コレクタ
と抵抗R3，R4との各接続点は、NPN型のトラン
ジスタQ3，Q4の各ベースにそれぞれ接続されて
いる。このトランジスタQ3，Q4の各エミツタは
共通接続され、その接続点は抵抗R6を介して電
源端子１３に接続されている。また、上記トラン
ジスタQ3，Q4の各コレクタは抵抗R7，R8をそれ
ぞれ介して、詳細を後述する副電源ライン１５に
接続されている。 そして、上記抵抗R6乃至R8及びトランジスタ
Q3，Q4よりなる回路が、電力増幅回路のドライ
ブ回路１６を構成するものである。 また、前記トランジスタQ3のコレクタと抵抗
R7との接続点は、NPN型のトランジスタQ5のベ
ースに接続されている。このトランジスタQ5の
コレクタは副電源ライン１５に接続され、エミツ
タは他の出力用のNPN型のトランジスタQ6のベ
ースに接続されている。さらに、上記トランジス
タQ6のコレクタは電源端子１２に接続され、そ
の接続点は抵抗R9を介して副電源ライン１５に
接続されている。 一方、前記トランジスタQ4のコレクタと抵抗
R8との接続点は、NPN型のトランジスタQ7のベ
ースに接続されている。このトランジスタQ7の
コレクタは抵抗R10を介して電源端子１２に接続
され、エミツタは他の出力用のNPN型のトラン
ジスタQ8のベースに接続されている。さらに、
上記トランジスタQ8のエミツタは電源端子１３
に接続され、コレクタは上記トランジスタQ6の
エミツタに接続されている。また、上記トランジ
スタQ6のエミツタとトランジスタQ8のコレクタ
との接続点は、抵抗R11を介して前記前置増幅回
路１４のトランジスタQ2のベースに接続されて
いる。この低抗R11とトランジスタQ2のベースと
の接続点は、抵抗R12を介して接地されている。
また、上記トランジスタQ6のエミツタとトラン
ジスタQ8のコレクタとの接続点は、コンデンサ
C2を介して副電源ライン１５に接続されるとと
もに、例えばジヤツク等よりなる出力端子１７の
内側端子１７１に接続されている。この出力端子
１７の外側端子１７２は抵抗R13を介して接地さ
れている。 そして、上記トランジスタQ5乃至Q8及び抵抗
R10よりなる回路が、電力増幅回路の出力回路１
８を構成するものである。 また、前記トランジスタQ6のベースは抵抗R14
を介してNPN型のトランジスタQ9のベースに接
続されている。このトランジスタQ9のエミツタ
は抵抗R15を介してトランジスタQ6のエミツタと
トランジスタQ8のコレクタとの接続点に接続さ
れている。さらに、前記トランジスタQ8のベー
スは抵抗R16を介してNPN型のトランジスタQ10
のベースに接続されている。このトランジスタ
Q10のエミツタは抵抗R17を介して電源端子１３に
接続されている。 そして、上記抵抗R14乃至R17及びトランジスタ
Q9，Q10よりなる回路が、前記出力回路１８の各
トランジスタQ6，Q8の動作電流を各別に検出す
る検出回路１９を構成するものである。 また、前記トランジスタQ9のコレクタはPNP
型のトランジスタQ11のコレクタに接続されてい
る。このトランジスタQ11のエミツタは副電源ラ
イン１５に接続され、ベースは該トランジスタ
Q11のコレクタとトランジスタQ9のコレクタとの
接続点に接続されるとともに、NPN型のトラン
ジスタQ12のベースに接続されている。そして、
上記トランジスタQ12のコレクタは副電源ライン
１５に接続され、エミツタは前記検出回路１９の
トランジスタQ10のコレクタに接続されるととも
に、PNP型のトランジスタQ13のベースに接続さ
れている。このトランジスタQ13のエミツタは
NPN型のトランジスタQ14のエミツタに接続さ
れ、コレクタは前記前置増幅回路１４を構成する
抵抗R3乃至R5の接続点に接続されている。ま
た、上記トランジスタQ14のコレクタ及びベース
は共に副電源ライン１５に接続されている。 そして、上記トランジスタQ11乃至Q14よりな
る回路が、前記検出回路１９のトランジスタQ9
とQ10とからの出力を合成して後述する関係とな
し、前記前置増幅回路１４へ帰還する演算帰還回
路２０を構成するものである。 上記のような構成となされた電力増幅回路にお
いて、その全体的な動作について簡単に説明す
る。まず、入力端子１１に例えば接地電位を基準
として正の半サイクル及び負の半サイクルを交互
に繰り返す正弦波状の被電力増幅信号が供給され
たとする。すると、該被電力増幅信号はコンデン
サC1及び抵抗R1よりなる時定数回路を介して前
置増幅回路１４のトランジスタQ1に供給され
る。ここで、トランジスタQ1，Q2はエミツタ共
通であるため差動増幅器として作動し、その各コ
レクタからは上記被電力増幅信号の負の半サイク
ル及び正の半サイクルがそれぞれ増幅されてドラ
イブ回路１６のトランジスタQ3，Q4に出力され
る。するとトランジスタQ3，Q4のコレクタには
上記トランジスタQ1，Q2のコレクタ出力に応じ
た電流、すなわち上記被電力増幅信号の負の半サ
イクル及び正の半サイクルに対応した増幅電流が
出力される。そして、このドライブ回路１６の各
トランジスタQ3，Q4のコレクタ出力は、出力回
路１８を構成するトランジスタQ5，Q7にそれぞ
れ供給される。このため、上記トランジスタ
Q5，Q7とそれぞれダーリントン接続されるトラ
ンジスタQ6，Q8のコレクタには、上記被電力増
幅信号の負の半サイクル及び正の半サイクルに対
応した増幅電流が流れ、出力端子１７から出力さ
れる。すなわち出力回路１８は被電力増幅信号の
正及び負の半サイクルをそれぞれ増幅するプツシ
ユプル構成となされている。 ここで、上記出力回路１８のトランジスタ
Q6，Q8のベース電流すなわち動作電流は、検出
回路１９のトランジスタQ9，Q10のベースにそれ
ぞれ供給される。そして、このトランジスタ
Q9，Q10のコレクタ出力電流は、演算帰還回路２
０で合成されて、その合成電流がトランジスタ
Q13のコレクタから出力されて前記前置増幅回路
１４に帰還されるものである。 ここにおいて、上記演算帰還回路２０の詳細な
動作について説明する。まず、トランジスタQ6
とQ9及びトランジスタQ8とQ10とのエミツタ面積
比をＮ：１、トランジスタQ6の動作電流をＩV、
PNP型のトランジスタQ11の飽和電流をＩSPとす
ると、ダイオード接続されたトランジスタQ11の
ベース−エミツタ間電圧〔ＶBE（Q11）〕は次式の
ようになる。 ＶBE（Q11）＝ＫＴ／ｑln（ＩＶ／Ｎ・ＩＳＰ）……
…(1) 但し、 Ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷 また、トランジスタQ8の動作電流をＩL、NPN
型のトランジスタQ12の飽和電流をＩSNとする
と、トランジスタQ12のベース−エミツタ間電圧
〔ＶBE（Q12）〕は次式のようになる。 ＶBE（Q12）＝ＫＴ／ｑln（ＩＬ／Ｎ・ＩＳＮ）……
…(2) 一方、トランジスタQ13，Q14を流れる電流を
ＩFとすると、トランジスタQ13，Q14の各ベース
−エミツタ間電圧〔ＶBE（Q13）〕、〔ＶBE
（Q14）〕の和は次式のようになる。 ＶBE（Q13）＋ＶBE（Q14）＝ＫＴ／ｑln（ＩＦ／ＩＳＮ
） ＋ＫＴ／ｑln（ＩＦ／ＩＳＰ） ………(3) ここで、第１図からわかるように上記(3)式は上
記〔ＶBE（Q11）〕と〔ＶBE（Q12）〕との和に等し
いので、結局、 ln（ＩＶ／Ｎ・ＩＳＰ）＋ln（ＩＬ／Ｎ・ＩＳＮ）＝ln
（ＩＦ／ＩＳＮ） ＋ln（ＩＦ／ＩＳＰ） ∴ ＩV・ＩL＝N2・ＩF ２ ∴ ＩF＝１／Ｎ√V・L ………(4) そこで、前記トランジスタQ9，Q10を流れる電
流I3，I4は I3＝１／ＮＩV、I4＝１／ＮＩL ………(5) となるので、上記(4)式は ＩF＝√3×4 ………(6) となる。 そして、上記ＩFは前記前置増幅回路１４の抵
抗R5へ帰還されることにより、 ＩFR5＝ＶBE（Q4）＋R6（ＩQ2＋ＩQ4）−（R4 ＋2R5）（ＩＱ１／２−ＩＱ２／β） 但し、 ＶBE（Q4）≒ＶBE（Q3） ＩC（Q1）≒ＩC（Q2）≒ＩＱ１／２ ＶBE（Q4）、ＶBE（Q3）：トランジスタQ4，Q3の
各ベース−エミツタ間電圧 ＩQ1、ＩQ2、ＩQ4：トランジスタQ1，Q2，Q4の
動作電流 ＩC（Q1）、ＩC（Q2）：トランジスタQ1，Q2のコ
レクタ電流 β：電流増幅率 で与えられる略一定の値となり、無信号時には、 ＩV≒ＩL であるから、トランジスタQ6，Q8のアイドル電
流（Icidle）は、 Icidle＝Ｎ×ＩF で定まることになる。ここで、前記入力端子１１
に被電力増幅信号が供給されると、該被電力増幅
信号の例えば負の半サイクルでトランジスタQ6
の電流ＩVが増加すれば、トランジスタQ8の電流
ＩLは減少し、正の半サイクルでは上記ＩLの増加
とともにＩVが減少して、結局第２図に実線で示
すような特性が得られ、AB級プツシユプル動作
を行なうものである。 また、第２図において、横軸は出力電圧Ｖ、一
点鎖線で示すものはトランジスタQ6，Q8のアイ
ドル電流（Icidle）である。 したがつて、上記のような構成の電力増幅回路
によれば、集積回路IC化に際して従来のように
そのシングルエンデイツドプツシユプル
（SEPP）型の出力段にラテラル形（マルチコレ
クタ）PNPトランジスタのような、利得帯域幅積
Tが低く不安定な素子を用いる必要もなく、高
出力で安定度を高くすることができる。また、
AB級動作で出力段トランジスタQ6，Q8のアイド
ル電流も容易に設定することができるものであ
る。 次に、この発明の特徴となる副電源ライン１５
を設けたことについて説明する。すなわち、副電
源ライン１５は電源端子１２の印加電圧＋Vccよ
りも抵抗R9によつて若干低い基準電位となさ
れ、かつ出力回路１８の出力がコンデンサC2を
介して供給されるものである。そして、この副電
源ライン１５からの供給電力によつてドライブ回
路１６及び演算帰還回路２０が駆動されるように
なされている。 そして、このような構成によれば例えば前記被
電力増幅信号の負の半サイクルでトランジスタ
Q6がサチユレーシヨンにはいつたとしても、検
出用のトランジスタQ9はサチユレーシヨンには
はいらず前記(6)式（ＩF＝√3×4）の条件がくず
れることなく、アイドル電流（Icidle）を略一定
に保つことができるものである。 この点に関し、抵抗R9、コンデンサC2及び副
電源ライン１５を設けず、抵抗R7，R8の一端、
トランジスタQ5，Q12，Q14のコレクタ及びトラ
ンジスタQ11のエミツタ等を直接電源端子１２に
接続しただけでは、被電力増幅信号の負の半サイ
クルでトランジスタQ6がサチユレーシヨンには
いると、トランジスタQ9もサチユレーシヨンに
はいり、I3≒０となるためＩF≒０でトランジス
タQ6に流れるアイドル電流が急増し、発振等の
異常現象が発生するという問題があるものであつ
た。 ところが、この発明のように電源端子１２の印
加電圧＋Vccより若干低い基準電位となされかつ
出力回路１８の出力が供給される副電源ライン１
５を設け、この副電源ライン１５の供給電力で演
算帰還回路２０を駆動させることにより、トラン
ジスタQ6またはQ8がサチユレーシヨンにはいつ
てもアイドル電流（Icidle）を常に略一定に保つ
ことができ、安定かつ確実な動作を行なわせるこ
とができるものである。 ここで、先に述べたように出力回路１８の各ト
ランジスタQ6，Q8の動作電流ＩV，ＩLと検出回
路１９の各トランジスタQ9，Q10の出力電流I3，
I4との関係は、理想的な状態では前記(4)式に示す
如くなるはずであるが、実際に大電流領域ではト
ランジスタQ6の有する寄生ベース抵抗やエミツ
タ抵抗等の寄生抵抗値が影響してくる。検出回路
１９の抵抗R14，R15及びR16，R17は上記寄生抵抗
値の影響を補正するためのもので、該寄生抵抗値
のＮ倍（Ｎ：トランジスタQ6とQ9）及びトランジ
スタQ8とQ10とのエミツタ面積比）の抵抗値を有
するものである。 また、上記抵抗R14，R15及びR16，R17の抵抗値
を上記寄生抵抗値のＮ倍以上の値とすれば、電流
減少側の出力用トランジスタQ6またはQ8の動作
電流ＩV，ＩLを第２図で点線で示す如く増加させ
ることができ、クロスオーバ歪やノツチング歪等
を減少させることができる。 第３図はこの発明の他の実施例を示すものであ
る。すなわち、入力端子２１に例えば正弦波状の
被電力増幅信号が供給されたとする。すると、こ
の被電力増幅信号はトランジスタQ21とQ22とを
エミツタ共通接続して差動増幅回路構成となされ
た前置増幅回路２２に供給される。そして、上記
トランジスタQ21，Q22のコレクタには被電力増
幅信号の正の半サイクル及び負の半サイクルに対
応した増幅電流が流れる。 ここで、上記トランジスタQ21，Q22の各コレ
クタ出力は、ドライブ回路２３を構成するトラン
ジスタQ23，Q24のベースに供給され、該トラン
ジスタQ23，Q24の各コレクタ出力は、プツシユ
プル構成された出力回路２４のトランジスタ
Q25，Q26の各ベースにそれぞれ供給される。こ
のため、トランジスタQ25，Q26には上記被電力
増幅信号の正の半サイクル及び負の半サイクルに
対応した増幅電流が流れ、出力端子２５から出力
される。 ここにおいて、上記出力回路２４のトランジス
タQ25，Q26のベース電流すなわち動作電流は、
検出回路２６を構成するトランジスタQ27，Q28
で検出される。そして、このトランジスタQ27，
Q28の検出出力電流は、トランジスタQ29，Q30及
びダイオードD1，D2よりなる演算帰還回路２７
に供給され、そのトランジスタQ30のコレクタか
ら定電流回路２８を構成するトランジスタQ31の
エミツタに帰還される。 ここで、トランジスタQ30のコレクタ電流ＩF
とトランジスタQ28，Q27のコレクタ電流I5，I6と
は、先に述べたように次式の関係を満足してい
る。 ＩF＝√5×6 そして、上記のような構成によれば、例えばト
ランジスタQ25，Q26のアイドル電流が増加する
と、トランジスタQ30のコレクタ電流ＩFも増加
し、定電流回路２８によつて前置増幅回路２２が
制御され、トランジスタQ25，Q26のアイドル電
流を減少させるもので、常にアイドル電流は略一
定に保たれるものである。 ここで、出力回路２４のトランジスタQ25，
Q26は主電源端子２９からの直流電圧＋Ｖcc1で駆
動され、前置増幅回路２２、ドライブ回路２３及
び演算帰還回路２７は上記直流電圧＋Ｖcc1より
も高い直流電圧＋Ｖcc2が印加された副電源端子
３０に接続され、該直流電圧＋Ｖcc2で駆動され
るようになされている。 このような構成によつても、上記実施例と略同
様な効果を得ることができる。 なお、この発明は上記実施例に限定されるもの
ではなく、この外その要旨を逸脱しない範囲で
種々変形して実施することができる。 したがつて、以上詳述したようにこの発明によ
れば、アイドル電流の設定が容易で大出力を得る
ことができしかも安定かつ確実に動作し得るとと
もに、集積回路IC化に好適する極めて良好な電
力増幅回路を提供することができる。
ある。 一般に、電力増幅回路は集積回路IC化される
場合、その出力段に準コンプリメンタリ型シング
ルエンデイツドプツシユプル（SEPP）増幅回路
を用いている。 ところが、集積回路IC化に際して大電流用の
PNP型トランジスタはその製造が困難であり、特
にラテラル形（マルチコレクタ）PNPトランジス
タは電流容量が少なく電流増幅率が小さいととも
に、利得帯域幅積Tが低いので発振しやすい等
の問題があり、大出力を得にくい欠点があつた。
また、従来より電力増幅回路の出力段をコンプリ
メンタリ型とせず、同極性すなわちNPN型のト
ランジスタのみを用いて構成することが考えられ
るが、このようにすると、AB級動作を行なう場
合出力段トランジスタのアイドル電流の設定が困
難であつた。 この発明は上記事情を考慮してなされたもの
で、アイドル電流の設定が容易で大出力を得るこ
とができしかも安定かつ確実に動作し得るととも
に、集積回路IC化に好適する極めて良好な電力
増幅回路を提供することを目的とする。 以下、この発明の一実施例について図面を参照
して詳細に説明する。第１図において、１１は被
電力増幅信号の供給される入力端子で、例えばジ
ヤツク等よりなるものでその外側端子１１１は接
地され、内側端子１１２はコンデンサC1を介し
てPNP型のトランジスタQ1のベースに接続され
ている。このコンデンサC1とトランジスタQ1の
ベースとの接続点は、抵抗R1を介して接地され
ている。また、上記トランジスタQ1のエミツタ
は他のPNP型のトランジスタQ2のエミツタと接
続され、その接続点は抵抗R2を介して直流電圧
＋Vccの印加された電源端子１２に接続されてい
る。さらに、上記トランジスタQ1，Q2のコレク
タは抵抗R3，R4を各別に介して共通接続され、
その接続点は抵抗R5を介して直流電圧−Veeの印
加された電源端子１３に接続されている。 そして、上記抵抗R1乃至R5、コンデンサC1及
びトランジスタQ1，Q2よりなる回路が、電力増
幅回路の前置増幅回路１４を構成するものであ
る。 また、前記トランジスタQ1，Q2の各コレクタ
と抵抗R3，R4との各接続点は、NPN型のトラン
ジスタQ3，Q4の各ベースにそれぞれ接続されて
いる。このトランジスタQ3，Q4の各エミツタは
共通接続され、その接続点は抵抗R6を介して電
源端子１３に接続されている。また、上記トラン
ジスタQ3，Q4の各コレクタは抵抗R7，R8をそれ
ぞれ介して、詳細を後述する副電源ライン１５に
接続されている。 そして、上記抵抗R6乃至R8及びトランジスタ
Q3，Q4よりなる回路が、電力増幅回路のドライ
ブ回路１６を構成するものである。 また、前記トランジスタQ3のコレクタと抵抗
R7との接続点は、NPN型のトランジスタQ5のベ
ースに接続されている。このトランジスタQ5の
コレクタは副電源ライン１５に接続され、エミツ
タは他の出力用のNPN型のトランジスタQ6のベ
ースに接続されている。さらに、上記トランジス
タQ6のコレクタは電源端子１２に接続され、そ
の接続点は抵抗R9を介して副電源ライン１５に
接続されている。 一方、前記トランジスタQ4のコレクタと抵抗
R8との接続点は、NPN型のトランジスタQ7のベ
ースに接続されている。このトランジスタQ7の
コレクタは抵抗R10を介して電源端子１２に接続
され、エミツタは他の出力用のNPN型のトラン
ジスタQ8のベースに接続されている。さらに、
上記トランジスタQ8のエミツタは電源端子１３
に接続され、コレクタは上記トランジスタQ6の
エミツタに接続されている。また、上記トランジ
スタQ6のエミツタとトランジスタQ8のコレクタ
との接続点は、抵抗R11を介して前記前置増幅回
路１４のトランジスタQ2のベースに接続されて
いる。この低抗R11とトランジスタQ2のベースと
の接続点は、抵抗R12を介して接地されている。
また、上記トランジスタQ6のエミツタとトラン
ジスタQ8のコレクタとの接続点は、コンデンサ
C2を介して副電源ライン１５に接続されるとと
もに、例えばジヤツク等よりなる出力端子１７の
内側端子１７１に接続されている。この出力端子
１７の外側端子１７２は抵抗R13を介して接地さ
れている。 そして、上記トランジスタQ5乃至Q8及び抵抗
R10よりなる回路が、電力増幅回路の出力回路１
８を構成するものである。 また、前記トランジスタQ6のベースは抵抗R14
を介してNPN型のトランジスタQ9のベースに接
続されている。このトランジスタQ9のエミツタ
は抵抗R15を介してトランジスタQ6のエミツタと
トランジスタQ8のコレクタとの接続点に接続さ
れている。さらに、前記トランジスタQ8のベー
スは抵抗R16を介してNPN型のトランジスタQ10
のベースに接続されている。このトランジスタ
Q10のエミツタは抵抗R17を介して電源端子１３に
接続されている。 そして、上記抵抗R14乃至R17及びトランジスタ
Q9，Q10よりなる回路が、前記出力回路１８の各
トランジスタQ6，Q8の動作電流を各別に検出す
る検出回路１９を構成するものである。 また、前記トランジスタQ9のコレクタはPNP
型のトランジスタQ11のコレクタに接続されてい
る。このトランジスタQ11のエミツタは副電源ラ
イン１５に接続され、ベースは該トランジスタ
Q11のコレクタとトランジスタQ9のコレクタとの
接続点に接続されるとともに、NPN型のトラン
ジスタQ12のベースに接続されている。そして、
上記トランジスタQ12のコレクタは副電源ライン
１５に接続され、エミツタは前記検出回路１９の
トランジスタQ10のコレクタに接続されるととも
に、PNP型のトランジスタQ13のベースに接続さ
れている。このトランジスタQ13のエミツタは
NPN型のトランジスタQ14のエミツタに接続さ
れ、コレクタは前記前置増幅回路１４を構成する
抵抗R3乃至R5の接続点に接続されている。ま
た、上記トランジスタQ14のコレクタ及びベース
は共に副電源ライン１５に接続されている。 そして、上記トランジスタQ11乃至Q14よりな
る回路が、前記検出回路１９のトランジスタQ9
とQ10とからの出力を合成して後述する関係とな
し、前記前置増幅回路１４へ帰還する演算帰還回
路２０を構成するものである。 上記のような構成となされた電力増幅回路にお
いて、その全体的な動作について簡単に説明す
る。まず、入力端子１１に例えば接地電位を基準
として正の半サイクル及び負の半サイクルを交互
に繰り返す正弦波状の被電力増幅信号が供給され
たとする。すると、該被電力増幅信号はコンデン
サC1及び抵抗R1よりなる時定数回路を介して前
置増幅回路１４のトランジスタQ1に供給され
る。ここで、トランジスタQ1，Q2はエミツタ共
通であるため差動増幅器として作動し、その各コ
レクタからは上記被電力増幅信号の負の半サイク
ル及び正の半サイクルがそれぞれ増幅されてドラ
イブ回路１６のトランジスタQ3，Q4に出力され
る。するとトランジスタQ3，Q4のコレクタには
上記トランジスタQ1，Q2のコレクタ出力に応じ
た電流、すなわち上記被電力増幅信号の負の半サ
イクル及び正の半サイクルに対応した増幅電流が
出力される。そして、このドライブ回路１６の各
トランジスタQ3，Q4のコレクタ出力は、出力回
路１８を構成するトランジスタQ5，Q7にそれぞ
れ供給される。このため、上記トランジスタ
Q5，Q7とそれぞれダーリントン接続されるトラ
ンジスタQ6，Q8のコレクタには、上記被電力増
幅信号の負の半サイクル及び正の半サイクルに対
応した増幅電流が流れ、出力端子１７から出力さ
れる。すなわち出力回路１８は被電力増幅信号の
正及び負の半サイクルをそれぞれ増幅するプツシ
ユプル構成となされている。 ここで、上記出力回路１８のトランジスタ
Q6，Q8のベース電流すなわち動作電流は、検出
回路１９のトランジスタQ9，Q10のベースにそれ
ぞれ供給される。そして、このトランジスタ
Q9，Q10のコレクタ出力電流は、演算帰還回路２
０で合成されて、その合成電流がトランジスタ
Q13のコレクタから出力されて前記前置増幅回路
１４に帰還されるものである。 ここにおいて、上記演算帰還回路２０の詳細な
動作について説明する。まず、トランジスタQ6
とQ9及びトランジスタQ8とQ10とのエミツタ面積
比をＮ：１、トランジスタQ6の動作電流をＩV、
PNP型のトランジスタQ11の飽和電流をＩSPとす
ると、ダイオード接続されたトランジスタQ11の
ベース−エミツタ間電圧〔ＶBE（Q11）〕は次式の
ようになる。 ＶBE（Q11）＝ＫＴ／ｑln（ＩＶ／Ｎ・ＩＳＰ）……
…(1) 但し、 Ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷 また、トランジスタQ8の動作電流をＩL、NPN
型のトランジスタQ12の飽和電流をＩSNとする
と、トランジスタQ12のベース−エミツタ間電圧
〔ＶBE（Q12）〕は次式のようになる。 ＶBE（Q12）＝ＫＴ／ｑln（ＩＬ／Ｎ・ＩＳＮ）……
…(2) 一方、トランジスタQ13，Q14を流れる電流を
ＩFとすると、トランジスタQ13，Q14の各ベース
−エミツタ間電圧〔ＶBE（Q13）〕、〔ＶBE
（Q14）〕の和は次式のようになる。 ＶBE（Q13）＋ＶBE（Q14）＝ＫＴ／ｑln（ＩＦ／ＩＳＮ
） ＋ＫＴ／ｑln（ＩＦ／ＩＳＰ） ………(3) ここで、第１図からわかるように上記(3)式は上
記〔ＶBE（Q11）〕と〔ＶBE（Q12）〕との和に等し
いので、結局、 ln（ＩＶ／Ｎ・ＩＳＰ）＋ln（ＩＬ／Ｎ・ＩＳＮ）＝ln
（ＩＦ／ＩＳＮ） ＋ln（ＩＦ／ＩＳＰ） ∴ ＩV・ＩL＝N2・ＩF ２ ∴ ＩF＝１／Ｎ√V・L ………(4) そこで、前記トランジスタQ9，Q10を流れる電
流I3，I4は I3＝１／ＮＩV、I4＝１／ＮＩL ………(5) となるので、上記(4)式は ＩF＝√3×4 ………(6) となる。 そして、上記ＩFは前記前置増幅回路１４の抵
抗R5へ帰還されることにより、 ＩFR5＝ＶBE（Q4）＋R6（ＩQ2＋ＩQ4）−（R4 ＋2R5）（ＩＱ１／２−ＩＱ２／β） 但し、 ＶBE（Q4）≒ＶBE（Q3） ＩC（Q1）≒ＩC（Q2）≒ＩＱ１／２ ＶBE（Q4）、ＶBE（Q3）：トランジスタQ4，Q3の
各ベース−エミツタ間電圧 ＩQ1、ＩQ2、ＩQ4：トランジスタQ1，Q2，Q4の
動作電流 ＩC（Q1）、ＩC（Q2）：トランジスタQ1，Q2のコ
レクタ電流 β：電流増幅率 で与えられる略一定の値となり、無信号時には、 ＩV≒ＩL であるから、トランジスタQ6，Q8のアイドル電
流（Icidle）は、 Icidle＝Ｎ×ＩF で定まることになる。ここで、前記入力端子１１
に被電力増幅信号が供給されると、該被電力増幅
信号の例えば負の半サイクルでトランジスタQ6
の電流ＩVが増加すれば、トランジスタQ8の電流
ＩLは減少し、正の半サイクルでは上記ＩLの増加
とともにＩVが減少して、結局第２図に実線で示
すような特性が得られ、AB級プツシユプル動作
を行なうものである。 また、第２図において、横軸は出力電圧Ｖ、一
点鎖線で示すものはトランジスタQ6，Q8のアイ
ドル電流（Icidle）である。 したがつて、上記のような構成の電力増幅回路
によれば、集積回路IC化に際して従来のように
そのシングルエンデイツドプツシユプル
（SEPP）型の出力段にラテラル形（マルチコレ
クタ）PNPトランジスタのような、利得帯域幅積
Tが低く不安定な素子を用いる必要もなく、高
出力で安定度を高くすることができる。また、
AB級動作で出力段トランジスタQ6，Q8のアイド
ル電流も容易に設定することができるものであ
る。 次に、この発明の特徴となる副電源ライン１５
を設けたことについて説明する。すなわち、副電
源ライン１５は電源端子１２の印加電圧＋Vccよ
りも抵抗R9によつて若干低い基準電位となさ
れ、かつ出力回路１８の出力がコンデンサC2を
介して供給されるものである。そして、この副電
源ライン１５からの供給電力によつてドライブ回
路１６及び演算帰還回路２０が駆動されるように
なされている。 そして、このような構成によれば例えば前記被
電力増幅信号の負の半サイクルでトランジスタ
Q6がサチユレーシヨンにはいつたとしても、検
出用のトランジスタQ9はサチユレーシヨンには
はいらず前記(6)式（ＩF＝√3×4）の条件がくず
れることなく、アイドル電流（Icidle）を略一定
に保つことができるものである。 この点に関し、抵抗R9、コンデンサC2及び副
電源ライン１５を設けず、抵抗R7，R8の一端、
トランジスタQ5，Q12，Q14のコレクタ及びトラ
ンジスタQ11のエミツタ等を直接電源端子１２に
接続しただけでは、被電力増幅信号の負の半サイ
クルでトランジスタQ6がサチユレーシヨンには
いると、トランジスタQ9もサチユレーシヨンに
はいり、I3≒０となるためＩF≒０でトランジス
タQ6に流れるアイドル電流が急増し、発振等の
異常現象が発生するという問題があるものであつ
た。 ところが、この発明のように電源端子１２の印
加電圧＋Vccより若干低い基準電位となされかつ
出力回路１８の出力が供給される副電源ライン１
５を設け、この副電源ライン１５の供給電力で演
算帰還回路２０を駆動させることにより、トラン
ジスタQ6またはQ8がサチユレーシヨンにはいつ
てもアイドル電流（Icidle）を常に略一定に保つ
ことができ、安定かつ確実な動作を行なわせるこ
とができるものである。 ここで、先に述べたように出力回路１８の各ト
ランジスタQ6，Q8の動作電流ＩV，ＩLと検出回
路１９の各トランジスタQ9，Q10の出力電流I3，
I4との関係は、理想的な状態では前記(4)式に示す
如くなるはずであるが、実際に大電流領域ではト
ランジスタQ6の有する寄生ベース抵抗やエミツ
タ抵抗等の寄生抵抗値が影響してくる。検出回路
１９の抵抗R14，R15及びR16，R17は上記寄生抵抗
値の影響を補正するためのもので、該寄生抵抗値
のＮ倍（Ｎ：トランジスタQ6とQ9）及びトランジ
スタQ8とQ10とのエミツタ面積比）の抵抗値を有
するものである。 また、上記抵抗R14，R15及びR16，R17の抵抗値
を上記寄生抵抗値のＮ倍以上の値とすれば、電流
減少側の出力用トランジスタQ6またはQ8の動作
電流ＩV，ＩLを第２図で点線で示す如く増加させ
ることができ、クロスオーバ歪やノツチング歪等
を減少させることができる。 第３図はこの発明の他の実施例を示すものであ
る。すなわち、入力端子２１に例えば正弦波状の
被電力増幅信号が供給されたとする。すると、こ
の被電力増幅信号はトランジスタQ21とQ22とを
エミツタ共通接続して差動増幅回路構成となされ
た前置増幅回路２２に供給される。そして、上記
トランジスタQ21，Q22のコレクタには被電力増
幅信号の正の半サイクル及び負の半サイクルに対
応した増幅電流が流れる。 ここで、上記トランジスタQ21，Q22の各コレ
クタ出力は、ドライブ回路２３を構成するトラン
ジスタQ23，Q24のベースに供給され、該トラン
ジスタQ23，Q24の各コレクタ出力は、プツシユ
プル構成された出力回路２４のトランジスタ
Q25，Q26の各ベースにそれぞれ供給される。こ
のため、トランジスタQ25，Q26には上記被電力
増幅信号の正の半サイクル及び負の半サイクルに
対応した増幅電流が流れ、出力端子２５から出力
される。 ここにおいて、上記出力回路２４のトランジス
タQ25，Q26のベース電流すなわち動作電流は、
検出回路２６を構成するトランジスタQ27，Q28
で検出される。そして、このトランジスタQ27，
Q28の検出出力電流は、トランジスタQ29，Q30及
びダイオードD1，D2よりなる演算帰還回路２７
に供給され、そのトランジスタQ30のコレクタか
ら定電流回路２８を構成するトランジスタQ31の
エミツタに帰還される。 ここで、トランジスタQ30のコレクタ電流ＩF
とトランジスタQ28，Q27のコレクタ電流I5，I6と
は、先に述べたように次式の関係を満足してい
る。 ＩF＝√5×6 そして、上記のような構成によれば、例えばト
ランジスタQ25，Q26のアイドル電流が増加する
と、トランジスタQ30のコレクタ電流ＩFも増加
し、定電流回路２８によつて前置増幅回路２２が
制御され、トランジスタQ25，Q26のアイドル電
流を減少させるもので、常にアイドル電流は略一
定に保たれるものである。 ここで、出力回路２４のトランジスタQ25，
Q26は主電源端子２９からの直流電圧＋Ｖcc1で駆
動され、前置増幅回路２２、ドライブ回路２３及
び演算帰還回路２７は上記直流電圧＋Ｖcc1より
も高い直流電圧＋Ｖcc2が印加された副電源端子
３０に接続され、該直流電圧＋Ｖcc2で駆動され
るようになされている。 このような構成によつても、上記実施例と略同
様な効果を得ることができる。 なお、この発明は上記実施例に限定されるもの
ではなく、この外その要旨を逸脱しない範囲で
種々変形して実施することができる。 したがつて、以上詳述したようにこの発明によ
れば、アイドル電流の設定が容易で大出力を得る
ことができしかも安定かつ確実に動作し得るとと
もに、集積回路IC化に好適する極めて良好な電
力増幅回路を提供することができる。
第１図はこの発明に係る電力増幅回路の一実施
例を示す回路構成図、第２図は同実施例の動作を
説明するための特性図、第３図はこの発明の他の
実施例を示す回路構成図である。 １１……入力端子、１２……電源端子、１３…
…電源端子、１４……前置増幅回路、１５……副
電源ライン、１６……ドライブ回路、１７……出
力端子、１８……出力回路、１９……検出回路、
２０……演算帰還回路。
例を示す回路構成図、第２図は同実施例の動作を
説明するための特性図、第３図はこの発明の他の
実施例を示す回路構成図である。 １１……入力端子、１２……電源端子、１３…
…電源端子、１４……前置増幅回路、１５……副
電源ライン、１６……ドライブ回路、１７……出
力端子、１８……出力回路、１９……検出回路、
２０……演算帰還回路。
Claims (1)
- １ 定電圧を供給する主電源と、入力信号が供給
される前段回路と、この前段回路の出力が供給さ
れ前記主電源の供給電圧で駆動されるプツシユプ
ル構成された出力用の第１及び第２のトランジス
タと、この第１及び第２のトランジスタとベース
及びエミツタ同志がそれぞれ接続され該第１及び
第２のトランジスタの動作電流を各別に検出する
第３及び第４のトランジスタと、この第３及び第
４のトランジスタの検出電流I3，I4で動作しベー
ス−エミツタ間電圧同志が加算される第５及び第
６のトランジスタとベース−エミツタ間電圧同志
が加算される第７及び第８のトランジスタとを有
し前記第５及び第６のトランジスタのベース−エ
ミツタ間電圧の加算値と前記第７及び第８のトラ
ンジスタのベース−エミツタ間電圧の加算値とが
等しくなるように接続され前記第３及び第４のト
ランジスタの検出電流I3，I4に対して略ＩF＝√3
×I4となる電流ＩFを生成し前記第７及び第８の
トランジスタの出力側から出力する演算回路と、
この演算回路の出力電流ＩFを略一定に保つよう
に前記前段回路に帰還する帰還回路と、前記主電
源の供給電圧とは異なる基準電位を有し前記第１
及び第２のトランジスタの出力に応じて供給電圧
の変化する副電源とを具備し、前記副電源の供給
電圧で前記演算回路及び帰還回路を駆動させるよ
うにしてなることを特徴とする電力増幅回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3863579A JPS55132111A (en) | 1979-03-31 | 1979-03-31 | Power amplifying circuit |
| DE3011933A DE3011933C2 (de) | 1979-03-31 | 1980-03-27 | Leistungsverstärker |
| US06/134,676 US4333059A (en) | 1979-03-31 | 1980-03-27 | Power amplifying circuit |
| GB8010788A GB2047032B (en) | 1979-03-31 | 1980-03-31 | Power-amplifying circuits |
| FR8007167A FR2453540B1 (fr) | 1979-03-31 | 1980-03-31 | Circuit amplificateur de puissance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3863579A JPS55132111A (en) | 1979-03-31 | 1979-03-31 | Power amplifying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55132111A JPS55132111A (en) | 1980-10-14 |
| JPS6212691B2 true JPS6212691B2 (ja) | 1987-03-20 |
Family
ID=12530692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3863579A Granted JPS55132111A (en) | 1979-03-31 | 1979-03-31 | Power amplifying circuit |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4333059A (ja) |
| JP (1) | JPS55132111A (ja) |
| DE (1) | DE3011933C2 (ja) |
| FR (1) | FR2453540B1 (ja) |
| GB (1) | GB2047032B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1208223B (it) * | 1987-06-18 | 1989-06-12 | Sgs Microelettronica Spa | Stadio aplificatore ad elevata dinamica con rivelazione della distorsione. |
| US4857861A (en) * | 1987-09-23 | 1989-08-15 | U. S. Philips Corporation | Amplifier arrangement with improved quiescent current control |
| US5173293A (en) * | 1989-02-23 | 1992-12-22 | Becton Dickinson And Company | Anti-T-cell antibodies as adjuvants |
| DE3920803C1 (en) * | 1989-06-24 | 1990-12-20 | Telefunken Electronic Gmbh, 7100 Heilbronn, De | Push=pull amplifier with two output stages - has input difference stage and current or power source for setting closed circuit current and no-load amplification |
| DE3920802A1 (de) * | 1989-06-24 | 1991-01-10 | Telefunken Electronic Gmbh | Pull- und push-verstaerkerschaltung mit ruhestromstabilisierung |
| DE4009789A1 (de) * | 1990-03-27 | 1991-10-02 | Licentia Gmbh | Emitterfolger-schaltungsanordnung |
| GB9019178D0 (en) * | 1990-09-03 | 1990-10-17 | Lsi Logic Europ | Power amplifiers |
| DE4308287C2 (de) * | 1993-03-02 | 1995-01-19 | Jochen Herrlinger | Elektrischer Leistungsverstärker und Verfahren zu dessen Betrieb |
| JPH11177349A (ja) | 1997-12-16 | 1999-07-02 | Matsushita Electric Ind Co Ltd | 電力増幅器 |
| US5973564A (en) * | 1998-04-02 | 1999-10-26 | Burr-Brown Corporation | Operational amplifier push-pull output stage with low quiescent current |
| JP3452004B2 (ja) * | 1999-12-02 | 2003-09-29 | ヤマハ株式会社 | 差動増幅回路 |
| CN107395144B (zh) * | 2017-07-05 | 2020-01-10 | 唯捷创芯(天津)电子技术股份有限公司 | 基于功率检测反馈的射频功率放大器、芯片及通信终端 |
| CN107404296B (zh) | 2017-07-05 | 2020-03-06 | 唯捷创芯(天津)电子技术股份有限公司 | 基于电流检测反馈的射频功率放大器、芯片及通信终端 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2789164A (en) * | 1954-03-01 | 1957-04-16 | Rca Corp | Semi-conductor signal amplifier circuit |
| SU576979A3 (ru) * | 1971-02-05 | 1977-10-15 | Атес Компоненти Электроничи С.П.А. (Фирма) | Усилитель низкой частоты |
| JPS5726001B2 (ja) * | 1973-08-02 | 1982-06-02 | ||
| US4068187A (en) * | 1976-03-19 | 1978-01-10 | Hitachi, Ltd. | Audio-frequency power amplifiers |
-
1979
- 1979-03-31 JP JP3863579A patent/JPS55132111A/ja active Granted
-
1980
- 1980-03-27 DE DE3011933A patent/DE3011933C2/de not_active Expired
- 1980-03-27 US US06/134,676 patent/US4333059A/en not_active Expired - Lifetime
- 1980-03-31 FR FR8007167A patent/FR2453540B1/fr not_active Expired
- 1980-03-31 GB GB8010788A patent/GB2047032B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| FR2453540B1 (fr) | 1985-09-27 |
| GB2047032B (en) | 1983-04-20 |
| GB2047032A (en) | 1980-11-19 |
| DE3011933C2 (de) | 1982-09-23 |
| FR2453540A1 (fr) | 1980-10-31 |
| JPS55132111A (en) | 1980-10-14 |
| DE3011933A1 (de) | 1980-10-09 |
| US4333059A (en) | 1982-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6212691B2 (ja) | ||
| JPS648923B2 (ja) | ||
| JPS6212692B2 (ja) | ||
| US4723111A (en) | Amplifier arrangement | |
| JPS6262084B2 (ja) | ||
| JPS6212693B2 (ja) | ||
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JPH01223807A (ja) | 出力回路 | |
| JPH0145766B2 (ja) | ||
| JPS6223133Y2 (ja) | ||
| JP3441356B2 (ja) | 増幅回路 | |
| JPS6123687B2 (ja) | ||
| JP3150002B2 (ja) | 出力回路 | |
| JPH0411042B2 (ja) | ||
| JP3784910B2 (ja) | 出力回路 | |
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JP3309878B2 (ja) | アンプ | |
| KR830001978B1 (ko) | 전력 증폭회로 | |
| JPH082009B2 (ja) | 増幅回路 | |
| JPS6119549Y2 (ja) | ||
| JPS6119547Y2 (ja) | ||
| JPH036022Y2 (ja) | ||
| JP2716560B2 (ja) | 半導体集積回路 |