JPH0411042B2 - - Google Patents
Info
- Publication number
- JPH0411042B2 JPH0411042B2 JP58183709A JP18370983A JPH0411042B2 JP H0411042 B2 JPH0411042 B2 JP H0411042B2 JP 58183709 A JP58183709 A JP 58183709A JP 18370983 A JP18370983 A JP 18370983A JP H0411042 B2 JPH0411042 B2 JP H0411042B2
- Authority
- JP
- Japan
- Prior art keywords
- hall element
- transistors
- hall
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000284 extract Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Measuring Magnetic Variables (AREA)
Description
【発明の詳細な説明】
この発明はホール素子用増幅器に係り、特にそ
の減電圧特性の改善に関する。
の減電圧特性の改善に関する。
第１図は従来のホール素子用増幅器の構成を示
している。ホール素子２の電流端子には電源端子
４及び基準電位点端子６間に駆動電圧VCCが印加
され、磁界又は機械的歪によるホール出力は差動
増幅器８の非反転入力端子（＋）及び反転入力端
子（−）間に印加されている。差動増幅器８は、
トランジスタ１０，１２，１４，１６、定電流源
１８，２０、ダイオード２２及び抵抗２４で構成
されており、出力端子２６から増幅出力を取出す
ことができる。
している。ホール素子２の電流端子には電源端子
４及び基準電位点端子６間に駆動電圧VCCが印加
され、磁界又は機械的歪によるホール出力は差動
増幅器８の非反転入力端子（＋）及び反転入力端
子（−）間に印加されている。差動増幅器８は、
トランジスタ１０，１２，１４，１６、定電流源
１８，２０、ダイオード２２及び抵抗２４で構成
されており、出力端子２６から増幅出力を取出す
ことができる。
このような増幅器の場合、差動増幅器８を動作
させるためには、ホール素子２のホール差動出力
点の直流電位を出力効率の向上も考慮して駆動電
圧VCCの1/2に設定することが必要であり、この
場合ではダイオード順方向降下電圧VFの２倍
（2VF）の駆動電圧を必要とする。このため、減
電圧特性を改善するためにホール素子２の差動出
力点をVCC／２の電位以外の電位に設定すると、
ホール出力の効率が悪化する。
させるためには、ホール素子２のホール差動出力
点の直流電位を出力効率の向上も考慮して駆動電
圧VCCの1/2に設定することが必要であり、この
場合ではダイオード順方向降下電圧VFの２倍
（2VF）の駆動電圧を必要とする。このため、減
電圧特性を改善するためにホール素子２の差動出
力点をVCC／２の電位以外の電位に設定すると、
ホール出力の効率が悪化する。
そこで、この発明はホール出力の出力効率を低
下させることなく減電圧特性を高めたホール素子
用増幅器の提供を目的とする。
下させることなく減電圧特性を高めたホール素子
用増幅器の提供を目的とする。
即ち、この発明のホール素子用増幅器は、
NPN型トランジスタ又はPNP型トランジスタか
らなる第１及び第２のトランジスタ１０，１２の
エミツタを共通にした差動対を備え、前記第１及
び第２のトランジスタのエミツタ側に定電流源１
８を接続して動作電流を流すとともに、前記第１
及び第２のトランジスタのベース間にホール素子
２を接続することによりホール出力を差動増幅し
て取り出す差動増幅器８を設置し、前記第１及び
第２のトランジスタにNPN型トランジスタを用
いる場合には前記ホール素子の基準電位側の電流
端子に、前記第１及び第２のトランジスタに
PNP型トランジスタを用いる場合には前記ホー
ル素子の電源側の電流端子にダイオード２８を接
続して前記ホール素子の前記ホール出力の直流電
位を最適化したことを特徴とする。
NPN型トランジスタ又はPNP型トランジスタか
らなる第１及び第２のトランジスタ１０，１２の
エミツタを共通にした差動対を備え、前記第１及
び第２のトランジスタのエミツタ側に定電流源１
８を接続して動作電流を流すとともに、前記第１
及び第２のトランジスタのベース間にホール素子
２を接続することによりホール出力を差動増幅し
て取り出す差動増幅器８を設置し、前記第１及び
第２のトランジスタにNPN型トランジスタを用
いる場合には前記ホール素子の基準電位側の電流
端子に、前記第１及び第２のトランジスタに
PNP型トランジスタを用いる場合には前記ホー
ル素子の電源側の電流端子にダイオード２８を接
続して前記ホール素子の前記ホール出力の直流電
位を最適化したことを特徴とする。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第２図はこの発明のホール素子用増幅器の実施
例を示し、第１図と同一部分には同一符号を付し
てある。図において、このホール素子用増幅器
は、ホール素子２の低電位側にダイオード２８を
接続して駆動電圧VCCを印加してホール差動出力
点の直流電位を設定し、その差動出力信に差動増
幅器８を直結し、ホール差動出力を差動増幅する
ようにしたものである。この実施例では、ホール
素子２とともに差動増幅器８を半導体集積回路で
構成するため、ダイオード２８はトランジスタの
ベース・コレクタを共通に形成してダイオードと
したものである。そして、差動増幅器８は、
NPN型トランジスタからなる第１及び第２のト
ランジスタ１０，１２のエミツタを共通にした差
動対を備え、各トランジスタ１０，１２のコレク
タ側にはトランジスタ１４及びダイオード２２か
らなる負荷が接続され、また、各トランジスタ１
０，１２のエミツタ側には動作電流を流す定電流
源１８が接続されている。この差動増幅器８の出
力はトランジスタ１４のコレクタ側から取り出さ
れ、トランジスタ１６のベースに加えられてい
る。トランジスタ１６には定電流源２０が直列に
接続され、両者の接続点には出力端子２６が接続
されているとともに、抵抗２４を介してトランジ
スタ１２のベースに接続されている。そして、ト
ランジスタ１０，１２にNPN型トランジスタが
用いられる場合には、ホール素子２の基準電位側
の電流端子と基準電位点端子６との間にダイオー
ド２８が接続され、ホール出力の直流電位の最適
化が図られている。ダイオード２８は、トランジ
スタ１０，１２と同様にNPN型トランジスタで
形成されている。
例を示し、第１図と同一部分には同一符号を付し
てある。図において、このホール素子用増幅器
は、ホール素子２の低電位側にダイオード２８を
接続して駆動電圧VCCを印加してホール差動出力
点の直流電位を設定し、その差動出力信に差動増
幅器８を直結し、ホール差動出力を差動増幅する
ようにしたものである。この実施例では、ホール
素子２とともに差動増幅器８を半導体集積回路で
構成するため、ダイオード２８はトランジスタの
ベース・コレクタを共通に形成してダイオードと
したものである。そして、差動増幅器８は、
NPN型トランジスタからなる第１及び第２のト
ランジスタ１０，１２のエミツタを共通にした差
動対を備え、各トランジスタ１０，１２のコレク
タ側にはトランジスタ１４及びダイオード２２か
らなる負荷が接続され、また、各トランジスタ１
０，１２のエミツタ側には動作電流を流す定電流
源１８が接続されている。この差動増幅器８の出
力はトランジスタ１４のコレクタ側から取り出さ
れ、トランジスタ１６のベースに加えられてい
る。トランジスタ１６には定電流源２０が直列に
接続され、両者の接続点には出力端子２６が接続
されているとともに、抵抗２４を介してトランジ
スタ１２のベースに接続されている。そして、ト
ランジスタ１０，１２にNPN型トランジスタが
用いられる場合には、ホール素子２の基準電位側
の電流端子と基準電位点端子６との間にダイオー
ド２８が接続され、ホール出力の直流電位の最適
化が図られている。ダイオード２８は、トランジ
スタ１０，１２と同様にNPN型トランジスタで
形成されている。
このように構成すれば、ホール素子２にはダイ
オード２８を介して駆動電圧VCCが印加され、ホ
ール差動出力点の直流電位が設定される。この場
合、ダイオード２２，２８の順方向降下電圧及び
トランジスタ１０，１２，１４，１６のベース・
エミツタ間電圧をVFとすると、トランジスタ１
０のベースと共通にされたホール素子２のホール
出力点の電位VHは、 VH＝VF＋（VCC−VF）／２ ……(1) となる。トランジスタ１４のコレクタ・エミツタ
間飽和電圧及び定電流源１８の端子間電圧をVSAT
とすると、 VH＞VF＋VSAT ……(2) VCC−（VH−VF）＞VF＋VSAT ……(3) が成立すれば、差動増幅器８が動作可能である。
オード２８を介して駆動電圧VCCが印加され、ホ
ール差動出力点の直流電位が設定される。この場
合、ダイオード２２，２８の順方向降下電圧及び
トランジスタ１０，１２，１４，１６のベース・
エミツタ間電圧をVFとすると、トランジスタ１
０のベースと共通にされたホール素子２のホール
出力点の電位VHは、 VH＝VF＋（VCC−VF）／２ ……(1) となる。トランジスタ１４のコレクタ・エミツタ
間飽和電圧及び定電流源１８の端子間電圧をVSAT
とすると、 VH＞VF＋VSAT ……(2) VCC−（VH−VF）＞VF＋VSAT ……(3) が成立すれば、差動増幅器８が動作可能である。
従つて、式(1)、(2)及び(3)から、
VF＋（VCC−VF）／２＞VF＋VSAT ……(4)
VCC−｛VF＋（VCC−VF）／２＋VF｝＞VF＋VSAT
……(5) となり、これらの式を駆動電圧VCCについて解く
と、 VCC＞VF＋2VSAT ……(6) となる。2VSATは小さい値であるから、このホー
ル素子用増幅器の駆動電圧VCCは順方向降下電圧
VFより僅かに大きい値で駆動することができ、
減電圧特性が優れていることが判る。
……(5) となり、これらの式を駆動電圧VCCについて解く
と、 VCC＞VF＋2VSAT ……(6) となる。2VSATは小さい値であるから、このホー
ル素子用増幅器の駆動電圧VCCは順方向降下電圧
VFより僅かに大きい値で駆動することができ、
減電圧特性が優れていることが判る。
このような構成によれば、ホール素子２の直列
にダイオード２８を付加するのみで良く、簡単な
構成で、しかもその出力効率を減ずることなく、
減電圧特性を改善することができ、例えば電池駆
動の電子機器において、電池電圧が減じた場合に
も、前記条件を満足する限り、正常動作を確保で
きるとともに、その電池寿命を延ばすことができ
る。
にダイオード２８を付加するのみで良く、簡単な
構成で、しかもその出力効率を減ずることなく、
減電圧特性を改善することができ、例えば電池駆
動の電子機器において、電池電圧が減じた場合に
も、前記条件を満足する限り、正常動作を確保で
きるとともに、その電池寿命を延ばすことができ
る。
第３図は前記実施例の各トランジスタ１０，１
２をNPN型からPNP型に、各トランジスタ１
４，１６をPNP型からNPN型に変更した実施例
を示し、前記実施例と共通部分には同一符号を付
してある。このようにトランジスタの形式を変更
した場合には、ホール素子２に対してその高電位
側、即ち、電源側にダイオード２８を付加すれ
ば、前記実施例と同様の効果が期待できる。この
場合、ダイオード２８は、差動増幅器８のトラン
ジスタ１０，１２と同様にPNP型トランジスタ
で構成されている。
２をNPN型からPNP型に、各トランジスタ１
４，１６をPNP型からNPN型に変更した実施例
を示し、前記実施例と共通部分には同一符号を付
してある。このようにトランジスタの形式を変更
した場合には、ホール素子２に対してその高電位
側、即ち、電源側にダイオード２８を付加すれ
ば、前記実施例と同様の効果が期待できる。この
場合、ダイオード２８は、差動増幅器８のトラン
ジスタ１０，１２と同様にPNP型トランジスタ
で構成されている。
以上説明したように、この発明によれば、ホー
ル出力を受ける差動増幅器の差動対にNPN型ト
ランジスタが用いられる場合にはホール素子の基
準電位側の電流端子に、PNP型トランジスタが
用いられる場合には電源側の電流端子にダイオー
ドを接続してホール出力の直流電位の最適化を図
つたので、ホール出力の出力効率を低下させるこ
となく簡単な構成で減電圧特性を改善でき、電源
電圧が低下した場合に、その影響を受けることな
くホール出力を取り出すことができる。
ル出力を受ける差動増幅器の差動対にNPN型ト
ランジスタが用いられる場合にはホール素子の基
準電位側の電流端子に、PNP型トランジスタが
用いられる場合には電源側の電流端子にダイオー
ドを接続してホール出力の直流電位の最適化を図
つたので、ホール出力の出力効率を低下させるこ
となく簡単な構成で減電圧特性を改善でき、電源
電圧が低下した場合に、その影響を受けることな
くホール出力を取り出すことができる。
第１図は従来のホール素子用増幅器を示す回路
図、第２図はこの発明のホール素子用増幅器の実
施例を示す回路図、第３図はこの発明のホール素
子用増幅器の変形例を示す回路図である。 ２……ホール素子、８……差動増幅器、１０…
…第１のトランジスタ、１２……第２のトランジ
スタ、１８……定電流源、２８……ダイオード。
図、第２図はこの発明のホール素子用増幅器の実
施例を示す回路図、第３図はこの発明のホール素
子用増幅器の変形例を示す回路図である。 ２……ホール素子、８……差動増幅器、１０…
…第１のトランジスタ、１２……第２のトランジ
スタ、１８……定電流源、２８……ダイオード。
Claims (1)
- １ NPN型トランジスタ又はPNP型トランジス
タからなる第１及び第２のトランジスタのエミツ
タを共通にした差動対を備え、前記第１及び第２
のトランジスタのエミツタ側に定電流源を接続し
て動作電流を流すとともに、前記第１及び第２の
トランジスタのベース間にホール素子を接続する
ことによりホール出力を差動増幅して取り出す差
動増幅器を設置し、前記第１及び第２のトランジ
スタにNPN型トランジスタを用いる場合には前
記ホール素子の基準電位側の電流端子に、前記第
１及び第２のトランジスタにPNP型トランジス
タを用いる場合には前記ホール素子の電源側の電
流端子にダイオードを接続して前記ホール素子の
前記ホール出力の直流電位を最適化したことを特
徴とするホール素子用増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58183709A JPS6075107A (ja) | 1983-10-01 | 1983-10-01 | ホ−ル素子用増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58183709A JPS6075107A (ja) | 1983-10-01 | 1983-10-01 | ホ−ル素子用増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6075107A JPS6075107A (ja) | 1985-04-27 |
| JPH0411042B2 true JPH0411042B2 (ja) | 1992-02-27 |
Family
ID=16140580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58183709A Granted JPS6075107A (ja) | 1983-10-01 | 1983-10-01 | ホ−ル素子用増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6075107A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02230807A (ja) * | 1989-03-02 | 1990-09-13 | Rohm Co Ltd | ホール素子検出信号増幅回路 |
| JPH02230806A (ja) * | 1989-03-02 | 1990-09-13 | Rohm Co Ltd | ホール素子検出信号増幅回路 |
| DE102005030257A1 (de) * | 2005-06-29 | 2007-01-18 | Bayerische Motoren Werke Ag | Vorrichtung mit Hallschalter in einem Kraftfahrzeug |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5124198Y2 (ja) * | 1972-04-28 | 1976-06-21 |
-
1983
- 1983-10-01 JP JP58183709A patent/JPS6075107A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6075107A (ja) | 1985-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4723111A (en) | Amplifier arrangement | |
| JPS6212692B2 (ja) | ||
| JPH0452649B2 (ja) | ||
| JPH0411042B2 (ja) | ||
| US6417733B1 (en) | High output voltage swing class AB operational amplifier output stage | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JP2776318B2 (ja) | 演算増幅回路 | |
| JP2509462Y2 (ja) | 増幅器 | |
| JP2845065B2 (ja) | オペアンプ | |
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| EP0339481A2 (en) | Wideband amplifier | |
| JP3036925B2 (ja) | 差動増幅回路 | |
| JPH0124972Y2 (ja) | ||
| JPS6214725Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JPS60187110A (ja) | プツシユプル出力回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPS6218979Y2 (ja) | ||
| JP2536156B2 (ja) | 絶対値回路 | |
| JP3469639B2 (ja) | 増幅回路 | |
| JPH0115227Y2 (ja) | ||
| JPH06334451A (ja) | 電流ブースト回路 | |
| JPH0326670Y2 (ja) |