JP3469639B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP3469639B2 JP3469639B2 JP17426394A JP17426394A JP3469639B2 JP 3469639 B2 JP3469639 B2 JP 3469639B2 JP 17426394 A JP17426394 A JP 17426394A JP 17426394 A JP17426394 A JP 17426394A JP 3469639 B2 JP3469639 B2 JP 3469639B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、寄生トランジスタの発
生による中点電位の変化を改善した増幅回路に関し、Ｉ
Ｃ化して好適な増幅回路に関する。 【０００２】 【従来の技術】一般に、増幅回路は、入力信号が印加さ
れる入力段回路と、入力段回路の出力信号を増幅する出
力段増幅回路とから成っている。このような、増幅回路
の従来例を図２に示す。図２において、入力信号は直流
カット用のコンデンサ（１）を介してトランジスタ
（２）のベースに供給される。前記入力信号を増幅して
得られるトランジスタ（２）のコレクタ電流は出力段増
幅回路（３）に印加され、増幅される。また、電圧発生
回路（４）から発生する電圧は、トランジスタ（５）の
ベースに印加され、前記電圧に応じてトランジスタ
（５）のコレクタ電流が発生する。トランジスタ（６）
のコレクタ電流は、ベースがトランジスタ（６）のコレ
クタに接続されたトランジスタを介してトランジスタ
（６）のベースに供給され、負帰還される。これによ
り、トランジスタ（６）のベース電流は安定化され、ト
ランジスタ（６）はコレクタ電流の一部をトランジスタ
（２）のベースに供給することにより、トランジスタ
（２）のバイアス電流を安定化にすることができる。 【０００３】 【発明が解決しようとする課題】しかしながら、強入力
時において、トランジスタ（２）のベース電圧がコレク
タ電圧より高くなると、前記ベース電圧が前記コレクタ
電圧より０．６Ｖ以上高くなるとともに、入力信号によ
る大電流がトランジスタ（２）のベースに流れると、図
２で点線で示される如くトランジスタ（２）のベースと
コレクタとの間に寄生トランジスタ（８）が発生し、ト
ランジスタ（２）に供給されていたバイアス電流が寄生
トランジスタ（８）を介してアースに流れる。即ち、Ｎ
ＰＮ型のトランジスタ（２）はＩＣ基板上で図３の如く
構成されているので、トランジスタ（２）のコレクタ電
圧がベース電流より０．６Ｖ以上高く、大電流がベース
に供給される場合、トランジスタ（２）のベースがエミ
ッタに、トランジスタ（２）のコレクタがベースに、基
板をコレクタにしたＰＮＰ型の寄生トランジスタ（８）
が発生する。よって、トランジスタ（２）のベース電流
が寄生トランジスタ（８）に流れるので、バイアス電流
が小さくなり、トランジスタ（２）から発生する出力信
号の中点電圧が低くなる。その為、出力信号のデュティ
ー比が入力信号と比べ変化し、出力レベルが低下する問
題があった。 【０００４】 【課題を解決するための手段】本発明は上述の点に鑑み
成されたものであり、入力信号を増幅する第１トランジ
スタと、該第１トランジスタのベースにバイアスを供給
するバイアス回路と、ベースが前記第１トランジスタの
エミッタに接続された第２トランジスタとから成り、前
記第１トランジスタのコレクタを直接接続するととも
に、前記第２トランジスタのコレクタを電流源を介して
前記電源に接続して成り、前記第２トランジスタのコレ
クタに出力信号を発生するようにしたことを特徴とす
る。 【０００５】 【作用】本発明によれば、バイアス回路から発生するバ
イアスは、第１トランジスタに供給され、増幅される。
第１トランジスタのコレクタは直接電源に接続されてい
るので、第１トランジスタのベース−コレクタ間に寄生
トランジスタが発生することを防止できる。また、第２
トランジスタのベースに十分に増幅された第１トランジ
スタの出力信号が印加されるので、第２トランジスタの
ベース−コレクタ間に寄生トランジスタが発生しても、
第２トランジスタの出力信号に悪影響が発生しない。 【０００６】 【実施例】図１は本発明の一実施例を示す図であり、
（９）は入力信号が供給される第１トランジスタ、（１
０）はベースが第１トランジスタ（９）のエミッタに接
続された第２トランジスタ、（１１）はベースが第１ト
ランジスタ（９）のベースに接続された第３トランジス
タ、（１２）はエミッタが第３トランジスタ（１２）の
エミッタに接続された第４トランジスタ、（１３）はベ
ース及びエミッタが第４トランジスタ（１２）のエミッ
タ及びベースにそれぞれ接続された第５トランジスタ、
（１４）はエミッタが第３トランジスタ（１１）のベー
スに、ベースが第５トランジスタ（１３）のコレクタに
接続された第６トランジスタ、（１５）はベース及びエ
ミッタが第２トランジスタ（１０）のエミッタ及びベー
スにそれぞれ接続された第７トランジスタ、（１６）及
び（１７）は電源電圧Ｖｃｃとアースとの間に接続さ
れ、バイアス発生回路となる直列抵抗、（１８）はベー
スが第２トランジスタ（１０）のコレクタに接続された
プリドライバトランジスタ、（１９）及び（２０）はベ
ースがプリドライバトランジスタ（１８）のコレクタに
それぞれ接続された第１及び第２ドライバトランジス
タ、（２１）はベースが第１ドライバトランジスタ（１
９）のコレクタに接続された第１出力トランジスタ、
（２２）はベースが第２トランジスタ（２０）のエミッ
タに接続され、第１出力トランジスタ（２１）とプッシ
ュプル接続される第２出力トランジスタであり、第３乃
至第６トランジスタ（１１）乃至（１４）と、直列抵抗
（１６）及び（１７）とによりバイアス回路が構成され
る。 【０００７】図１において、入力信号がコンデンサー
（１）を介して第１トランジスタ（９）のベースに供給
され、増幅される。さらに、第１トランジスタ（９）の
エミッタから発生する出力信号は、第２トランジスタ
（１０）のベースに供給され、増幅されてから、第２ト
ランジスタ（１０）のコレクタに発生する。第２トラン
ジスタ（１０）のコレクタ電流は、プリドライバトラン
ジスタ（１８）のベースに供給され、前記出力信号に応
じて第１及びドライバトランジスタ（１９）及び（２
０）を駆動する。そして、第１及び第２ドライバトラン
ジスタ（１９）及び（２０）が動作することにより、第
１及び第２出力トランジスタ（２１）及び（２２）がそ
れぞれ動作し、出力端から出力信号が発生する。尚、プ
ッシュプル接続された出力トランジスタ（２１）及び
（２２）の動作は従来のプッシュプルの動作と同一であ
るので、詳細な説明は省略する。 【０００８】一方、直列抵抗（１６）及び（１７）の接
続点から発生する電圧により、第４及び第５トランジス
タ（１２）及び（１３）が動作し、第５トランジスタ
（１３）のコレクタ電流が発生する。第５トランジスタ
（１３）のコレクタ電流に応じた第６トランジスタ（１
４）のエミッタ電流が第３トランジスタ（１１）のベー
スに供給されることにより、第３トランジスタ（１１）
のエミッタ電流は第５トランジスタ（１３）に帰還され
る。よって、第６トランジスタ（１４）のエミッタ電流
は安定化され、前記エミッタ電流の一部である第１トラ
ンジスタ（９）のベース電流は安定となる。 【０００９】ここで、強入力信号が供給されたとき、第
１トランジスタ（９）のベース電圧が高くなったとして
も、第１トランジスタ（９）のコレクタ電圧が、略電源
電圧Ｖｂになるので、第１トランジスタ（９）のベース
電圧がコレクタ電圧より高くならない。その為、第１ト
ランジスタ（９）のベースとコレクタとの間に寄生トラ
ンジスタは発生しない。しかしながら、第２トランジス
タ（１０）において、ベース電圧がコレクタ電圧より高
くなることがあり、前記ベース電圧が前記コレクタ電圧
より０．６Ｖ以上高く、かつ、第２トランジスタ（１
０）のベースに第１トランジスタ（９）のベース電流の
ｈｆｅ倍の電流が供給されるので、第２トランジスタ
（１０）のベースとコレクタとの間に寄生トランジスタ
が発生する。しかし、第１及び第２トランジスタ（９）
及び（１０）はダーリントン接続されているので、第２
トランジスタ（１０）のベース電流は第１トランジスタ
（９）のベース電流を略ｈｆｅ倍したものであり、大き
い電流となる。その為、寄生トランジスタに第２トラン
ジスタ（１０）のベース電流の一部が流れても、第１ト
ランジスタ（９）のエミッタ電流の大部分がトランジス
タ（１０）のベースに供給される。よって、第２トラン
ジスタ（１０）の出力中点電圧は略バイアス電圧と等し
くなる。 【００１０】 【発明の効果】従って、本発明に依れば、バイアス及び
入力信号を増幅し十分に大きくしているので、寄生トラ
ンジスタによって、中点電位の低下を防ぐことができ
る。その為、出力信号のデューティー比は入力信号と等
しいので、寄生トランジスタの発生に起因した出力の低
下を防止できる。
生による中点電位の変化を改善した増幅回路に関し、Ｉ
Ｃ化して好適な増幅回路に関する。 【０００２】 【従来の技術】一般に、増幅回路は、入力信号が印加さ
れる入力段回路と、入力段回路の出力信号を増幅する出
力段増幅回路とから成っている。このような、増幅回路
の従来例を図２に示す。図２において、入力信号は直流
カット用のコンデンサ（１）を介してトランジスタ
（２）のベースに供給される。前記入力信号を増幅して
得られるトランジスタ（２）のコレクタ電流は出力段増
幅回路（３）に印加され、増幅される。また、電圧発生
回路（４）から発生する電圧は、トランジスタ（５）の
ベースに印加され、前記電圧に応じてトランジスタ
（５）のコレクタ電流が発生する。トランジスタ（６）
のコレクタ電流は、ベースがトランジスタ（６）のコレ
クタに接続されたトランジスタを介してトランジスタ
（６）のベースに供給され、負帰還される。これによ
り、トランジスタ（６）のベース電流は安定化され、ト
ランジスタ（６）はコレクタ電流の一部をトランジスタ
（２）のベースに供給することにより、トランジスタ
（２）のバイアス電流を安定化にすることができる。 【０００３】 【発明が解決しようとする課題】しかしながら、強入力
時において、トランジスタ（２）のベース電圧がコレク
タ電圧より高くなると、前記ベース電圧が前記コレクタ
電圧より０．６Ｖ以上高くなるとともに、入力信号によ
る大電流がトランジスタ（２）のベースに流れると、図
２で点線で示される如くトランジスタ（２）のベースと
コレクタとの間に寄生トランジスタ（８）が発生し、ト
ランジスタ（２）に供給されていたバイアス電流が寄生
トランジスタ（８）を介してアースに流れる。即ち、Ｎ
ＰＮ型のトランジスタ（２）はＩＣ基板上で図３の如く
構成されているので、トランジスタ（２）のコレクタ電
圧がベース電流より０．６Ｖ以上高く、大電流がベース
に供給される場合、トランジスタ（２）のベースがエミ
ッタに、トランジスタ（２）のコレクタがベースに、基
板をコレクタにしたＰＮＰ型の寄生トランジスタ（８）
が発生する。よって、トランジスタ（２）のベース電流
が寄生トランジスタ（８）に流れるので、バイアス電流
が小さくなり、トランジスタ（２）から発生する出力信
号の中点電圧が低くなる。その為、出力信号のデュティ
ー比が入力信号と比べ変化し、出力レベルが低下する問
題があった。 【０００４】 【課題を解決するための手段】本発明は上述の点に鑑み
成されたものであり、入力信号を増幅する第１トランジ
スタと、該第１トランジスタのベースにバイアスを供給
するバイアス回路と、ベースが前記第１トランジスタの
エミッタに接続された第２トランジスタとから成り、前
記第１トランジスタのコレクタを直接接続するととも
に、前記第２トランジスタのコレクタを電流源を介して
前記電源に接続して成り、前記第２トランジスタのコレ
クタに出力信号を発生するようにしたことを特徴とす
る。 【０００５】 【作用】本発明によれば、バイアス回路から発生するバ
イアスは、第１トランジスタに供給され、増幅される。
第１トランジスタのコレクタは直接電源に接続されてい
るので、第１トランジスタのベース−コレクタ間に寄生
トランジスタが発生することを防止できる。また、第２
トランジスタのベースに十分に増幅された第１トランジ
スタの出力信号が印加されるので、第２トランジスタの
ベース−コレクタ間に寄生トランジスタが発生しても、
第２トランジスタの出力信号に悪影響が発生しない。 【０００６】 【実施例】図１は本発明の一実施例を示す図であり、
（９）は入力信号が供給される第１トランジスタ、（１
０）はベースが第１トランジスタ（９）のエミッタに接
続された第２トランジスタ、（１１）はベースが第１ト
ランジスタ（９）のベースに接続された第３トランジス
タ、（１２）はエミッタが第３トランジスタ（１２）の
エミッタに接続された第４トランジスタ、（１３）はベ
ース及びエミッタが第４トランジスタ（１２）のエミッ
タ及びベースにそれぞれ接続された第５トランジスタ、
（１４）はエミッタが第３トランジスタ（１１）のベー
スに、ベースが第５トランジスタ（１３）のコレクタに
接続された第６トランジスタ、（１５）はベース及びエ
ミッタが第２トランジスタ（１０）のエミッタ及びベー
スにそれぞれ接続された第７トランジスタ、（１６）及
び（１７）は電源電圧Ｖｃｃとアースとの間に接続さ
れ、バイアス発生回路となる直列抵抗、（１８）はベー
スが第２トランジスタ（１０）のコレクタに接続された
プリドライバトランジスタ、（１９）及び（２０）はベ
ースがプリドライバトランジスタ（１８）のコレクタに
それぞれ接続された第１及び第２ドライバトランジス
タ、（２１）はベースが第１ドライバトランジスタ（１
９）のコレクタに接続された第１出力トランジスタ、
（２２）はベースが第２トランジスタ（２０）のエミッ
タに接続され、第１出力トランジスタ（２１）とプッシ
ュプル接続される第２出力トランジスタであり、第３乃
至第６トランジスタ（１１）乃至（１４）と、直列抵抗
（１６）及び（１７）とによりバイアス回路が構成され
る。 【０００７】図１において、入力信号がコンデンサー
（１）を介して第１トランジスタ（９）のベースに供給
され、増幅される。さらに、第１トランジスタ（９）の
エミッタから発生する出力信号は、第２トランジスタ
（１０）のベースに供給され、増幅されてから、第２ト
ランジスタ（１０）のコレクタに発生する。第２トラン
ジスタ（１０）のコレクタ電流は、プリドライバトラン
ジスタ（１８）のベースに供給され、前記出力信号に応
じて第１及びドライバトランジスタ（１９）及び（２
０）を駆動する。そして、第１及び第２ドライバトラン
ジスタ（１９）及び（２０）が動作することにより、第
１及び第２出力トランジスタ（２１）及び（２２）がそ
れぞれ動作し、出力端から出力信号が発生する。尚、プ
ッシュプル接続された出力トランジスタ（２１）及び
（２２）の動作は従来のプッシュプルの動作と同一であ
るので、詳細な説明は省略する。 【０００８】一方、直列抵抗（１６）及び（１７）の接
続点から発生する電圧により、第４及び第５トランジス
タ（１２）及び（１３）が動作し、第５トランジスタ
（１３）のコレクタ電流が発生する。第５トランジスタ
（１３）のコレクタ電流に応じた第６トランジスタ（１
４）のエミッタ電流が第３トランジスタ（１１）のベー
スに供給されることにより、第３トランジスタ（１１）
のエミッタ電流は第５トランジスタ（１３）に帰還され
る。よって、第６トランジスタ（１４）のエミッタ電流
は安定化され、前記エミッタ電流の一部である第１トラ
ンジスタ（９）のベース電流は安定となる。 【０００９】ここで、強入力信号が供給されたとき、第
１トランジスタ（９）のベース電圧が高くなったとして
も、第１トランジスタ（９）のコレクタ電圧が、略電源
電圧Ｖｂになるので、第１トランジスタ（９）のベース
電圧がコレクタ電圧より高くならない。その為、第１ト
ランジスタ（９）のベースとコレクタとの間に寄生トラ
ンジスタは発生しない。しかしながら、第２トランジス
タ（１０）において、ベース電圧がコレクタ電圧より高
くなることがあり、前記ベース電圧が前記コレクタ電圧
より０．６Ｖ以上高く、かつ、第２トランジスタ（１
０）のベースに第１トランジスタ（９）のベース電流の
ｈｆｅ倍の電流が供給されるので、第２トランジスタ
（１０）のベースとコレクタとの間に寄生トランジスタ
が発生する。しかし、第１及び第２トランジスタ（９）
及び（１０）はダーリントン接続されているので、第２
トランジスタ（１０）のベース電流は第１トランジスタ
（９）のベース電流を略ｈｆｅ倍したものであり、大き
い電流となる。その為、寄生トランジスタに第２トラン
ジスタ（１０）のベース電流の一部が流れても、第１ト
ランジスタ（９）のエミッタ電流の大部分がトランジス
タ（１０）のベースに供給される。よって、第２トラン
ジスタ（１０）の出力中点電圧は略バイアス電圧と等し
くなる。 【００１０】 【発明の効果】従って、本発明に依れば、バイアス及び
入力信号を増幅し十分に大きくしているので、寄生トラ
ンジスタによって、中点電位の低下を防ぐことができ
る。その為、出力信号のデューティー比は入力信号と等
しいので、寄生トランジスタの発生に起因した出力の低
下を防止できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す回路図である。
【図２】従来例を示す回路図である。
【図３】従来例に係わるトランジスタの断面図である。
【符号の説明】
９ 第１トランジスタ
１０ 第２トランジスタ
１１ 第３トランジスタ
１２ 第４トランジスタ
１３ 第５トランジスタ
１４ 第６トランジスタ
１５ 第７トランジスタ
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 入力信号が印加される入力段回路と、前
記入力段回路の出力信号を増幅し、負荷を駆動する出力
段増幅回路を有する増幅回路において、 前記入力段回路は、 入力信号を増幅する第１トランジスタと、 該第１トランジスタのベースにバイアスを供給するバイ
アス回路と、前記第１トランジスタとダーリントン接続された第２ト
ランジスタとを含み、 前記第１トランジスタのコレクタを電源に直接接続する
とともに、前記第２トランジスタのコレクタを電流源を
介して前記電源に接続して成り、前記第２トランジスタ
のコレクタに出力信号を発生するようにした増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17426394A JP3469639B2 (ja) | 1994-07-26 | 1994-07-26 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17426394A JP3469639B2 (ja) | 1994-07-26 | 1994-07-26 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846450A JPH0846450A (ja) | 1996-02-16 |
| JP3469639B2 true JP3469639B2 (ja) | 2003-11-25 |
Family
ID=15975587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17426394A Expired - Fee Related JP3469639B2 (ja) | 1994-07-26 | 1994-07-26 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3469639B2 (ja) |
-
1994
- 1994-07-26 JP JP17426394A patent/JP3469639B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0846450A (ja) | 1996-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3697679B2 (ja) | 安定化電源回路 | |
| JPS648923B2 (ja) | ||
| US7113041B2 (en) | Operational amplifier | |
| JPH0127601B2 (ja) | ||
| US4587494A (en) | Quasi-complementary class B IC output stage | |
| US6417733B1 (en) | High output voltage swing class AB operational amplifier output stage | |
| JP3469639B2 (ja) | 増幅回路 | |
| JP2000022451A (ja) | 信号処理回路装置 | |
| JP3253573B2 (ja) | Ｂｔｌ増幅回路 | |
| JP2850659B2 (ja) | 半導体レーザ駆動回路 | |
| JP3091047B2 (ja) | 光信号増幅回路 | |
| JP3438959B2 (ja) | 増幅器の地絡保護回路 | |
| JP2834929B2 (ja) | 増幅回路 | |
| JPH079449Y2 (ja) | 増幅器 | |
| JP3442872B2 (ja) | Ｂｔｌ出力回路 | |
| JP2910512B2 (ja) | モノリシック電力増幅集積回路 | |
| JP2752836B2 (ja) | 電圧・電流変換回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH036022Y2 (ja) | ||
| JP3470835B2 (ja) | 演算増幅器 | |
| JPH0846449A (ja) | 電流増幅回路 | |
| JP3505325B2 (ja) | Ｂｔｌ増幅回路 | |
| JPH0212049B2 (ja) | ||
| JPH03746Y2 (ja) | ||
| JP2661138B2 (ja) | 電流増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |