JP2752836B2 - 電圧・電流変換回路 - Google Patents
電圧・電流変換回路Info
- Publication number
- JP2752836B2 JP2752836B2 JP4074968A JP7496892A JP2752836B2 JP 2752836 B2 JP2752836 B2 JP 2752836B2 JP 4074968 A JP4074968 A JP 4074968A JP 7496892 A JP7496892 A JP 7496892A JP 2752836 B2 JP2752836 B2 JP 2752836B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- collector
- operational amplifier
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電圧・電流変換回路に関
し、特に吸い込み電流出力と掃き出し電流出力を有する
電圧・電流変換回路に関する。
し、特に吸い込み電流出力と掃き出し電流出力を有する
電圧・電流変換回路に関する。
【０００２】
【従来の技術】従来のこの種の回路の一例を図２に示
す。図２を参照すると、この回路では、ベースが演算増
幅器１の出力に接続されたバイポーラトランジスタ（以
後トランジスタと記す）Ｑ2 ，Ｑ3 のエミッタを演算増
幅器１の反転入力端に接続して、負帰還ループを構成す
る。この負帰還ループにより、トランジスタＱ2,Ｑ3 の
エミッタと接地との間に接続された基準抵抗Ｒ6 には、
演算増幅器１の非反転入力端に接続された入力電圧信号
源７と同じ大きさの電圧が生じる様に制御された電流が
流れる。ここでこの制御された電流を２倍の基準電流
（２・ＩR ）と定義すると、この２倍の基準電流２・Ｉ
R はトランジスタＱ2 ，Ｑ3 のエミッタ面積が同じであ
る場合、それぞれ１／２に分流されて、それぞれのトラ
ンジスタのコレクタ電流となる。つまり、トランジスタ
Ｑ2 のコレクタは１倍の基準電流の大きさ（ＩR ）の吸
い込み電流の出力となる。また、トランジスタＱ3 のコ
レクタは、エミッタが電源に接続されたトランジスタＱ
4 ，Ｑ5 から構成されるカレントミラー回路のソース側
に接続されているので、トランジスタＱ3 のコレクタ電
流はこのカレントミラー回路によって電源端子８で折り
返され、１倍の基準電流の大きさ（ＩR ）の掃き出し電
流の出力となる。
す。図２を参照すると、この回路では、ベースが演算増
幅器１の出力に接続されたバイポーラトランジスタ（以
後トランジスタと記す）Ｑ2 ，Ｑ3 のエミッタを演算増
幅器１の反転入力端に接続して、負帰還ループを構成す
る。この負帰還ループにより、トランジスタＱ2,Ｑ3 の
エミッタと接地との間に接続された基準抵抗Ｒ6 には、
演算増幅器１の非反転入力端に接続された入力電圧信号
源７と同じ大きさの電圧が生じる様に制御された電流が
流れる。ここでこの制御された電流を２倍の基準電流
（２・ＩR ）と定義すると、この２倍の基準電流２・Ｉ
R はトランジスタＱ2 ，Ｑ3 のエミッタ面積が同じであ
る場合、それぞれ１／２に分流されて、それぞれのトラ
ンジスタのコレクタ電流となる。つまり、トランジスタ
Ｑ2 のコレクタは１倍の基準電流の大きさ（ＩR ）の吸
い込み電流の出力となる。また、トランジスタＱ3 のコ
レクタは、エミッタが電源に接続されたトランジスタＱ
4 ，Ｑ5 から構成されるカレントミラー回路のソース側
に接続されているので、トランジスタＱ3 のコレクタ電
流はこのカレントミラー回路によって電源端子８で折り
返され、１倍の基準電流の大きさ（ＩR ）の掃き出し電
流の出力となる。
【０００３】
【発明が解決しようとする課題】上述した従来の回路に
おいては、カレントミラー回路が、エミッタが電源に接
続されたトランジスタＱ5 によって構成されるので、電
源雑音がこのトランジスタのコレクタ・ベース間容量を
介して、掃き出し電流に重畳されてしまう。即ち、電源
雑音除去比が劣化するという欠点があった。
おいては、カレントミラー回路が、エミッタが電源に接
続されたトランジスタＱ5 によって構成されるので、電
源雑音がこのトランジスタのコレクタ・ベース間容量を
介して、掃き出し電流に重畳されてしまう。即ち、電源
雑音除去比が劣化するという欠点があった。
【０００４】また、カレントミラー回路のソース側を構
成するトランジスタＱ4 と、このトランジスタＱ4 のコ
レクタとベースにコレクタが接続され、かつベースが演
算増幅器１の出力端に接続されたトランジスタＱ3 及
び、このトランジスタＱ3 のエミッタと接地の間に接続
される基準抵抗Ｒ6 によって形成される電流経路におい
て消費される電力は、負荷を駆動するものではないた
め、回路全体の消費電力を増加させる要因となってい
る。特に高電圧電源で使用する場合、この消費電力は無
視出来ないものとなっていた。
成するトランジスタＱ4 と、このトランジスタＱ4 のコ
レクタとベースにコレクタが接続され、かつベースが演
算増幅器１の出力端に接続されたトランジスタＱ3 及
び、このトランジスタＱ3 のエミッタと接地の間に接続
される基準抵抗Ｒ6 によって形成される電流経路におい
て消費される電力は、負荷を駆動するものではないた
め、回路全体の消費電力を増加させる要因となってい
る。特に高電圧電源で使用する場合、この消費電力は無
視出来ないものとなっていた。
【０００５】
【課題を解決するための手段】本発明の電圧・電流変換
回路は、演算増幅器と、ベースがこの演算増幅器の出力
端に接続された第１導電型の第１のバイポーラトランジ
スタと、ベースとコレクタとが接続され、エミッタが前
記第１のバイポーラトランジスタのエミッタに接続され
た第２導電型の第２のバイポーラトランジスタと、エミ
ッタおよびベースが、前記第２のバイポーラトランジス
タのエミッタおよびベースにそれぞれ接続された第２導
電型の第３のバイポーラトランジスタと、一端が前記第
２のバイポーラトランジスタのコレクタおよび前記演算
増幅器の反転入力端に接続され、他端が接地された抵抗
とを含み、前記演算増幅器の非反転入力端を電圧信号入
力端とし、前記第１のトランジスタのコレクタおよび前
記第３のバイポーラトランジスタのコレクタをそれぞれ
電流出力端とする構成となっている。
回路は、演算増幅器と、ベースがこの演算増幅器の出力
端に接続された第１導電型の第１のバイポーラトランジ
スタと、ベースとコレクタとが接続され、エミッタが前
記第１のバイポーラトランジスタのエミッタに接続され
た第２導電型の第２のバイポーラトランジスタと、エミ
ッタおよびベースが、前記第２のバイポーラトランジス
タのエミッタおよびベースにそれぞれ接続された第２導
電型の第３のバイポーラトランジスタと、一端が前記第
２のバイポーラトランジスタのコレクタおよび前記演算
増幅器の反転入力端に接続され、他端が接地された抵抗
とを含み、前記演算増幅器の非反転入力端を電圧信号入
力端とし、前記第１のトランジスタのコレクタおよび前
記第３のバイポーラトランジスタのコレクタをそれぞれ
電流出力端とする構成となっている。
【０００６】
【実施例】次に本発明の好適な実施例について、図面を
参照して説明する。図１（ａ）は、本発明の一実施例の
回路図である。図１（ａ）を参照すると、本実施例で
は、ベースが演算増幅器１の出力端に接続されたトラン
ジスタＱ2 ，Ｑ3 のエミッタに、カレントミラー回路を
構成するトランジスタＱ4 ，Ｑ5 のエミッタを共通接続
し、トランジスタＱ4 ，Ｑ5 のベースを共通接続とし
て、トランジスタＱ4 のコレクタをトランジスタＱ4 ，
Ｑ5 のベースおよび演算増幅器１の反転入力端に接続す
ることによって、負帰還ループを構成する。この負帰還
ループにより、トランジスタＱ4 のコレクタと接地の間
に接続された基準抵抗Ｒ6 には、演算増幅器１の非反転
入力端に接続された入力電圧信号源７と同じ大きさの電
圧が生じる様に制御された基準電流ＩR が流れる。この
基準電流ＩR は、トランジスタＱ4，Ｑ5 とから構成さ
れるカレントミラー回路により、トランジスタＱ2 ，Ｑ
3 のエミッタの電位で折り返され、トランジスタＱ5 の
コレクタは基準電流と同じ大きさ（ＩR ）の掃き出し電
流の出力となる。また、トランジスタＱ2 ，Ｑ3 のエミ
ッタ面積が同じである場合、トランジスタＱ2 , Ｑ3 の
コレクタ電流として、基準電流と同じ大きさの電流が流
れ、トランジスタＱ2 のコレクタは、基準電流と同じ大
きさ（ＩR ）の吸い込み電流の出力となる。
参照して説明する。図１（ａ）は、本発明の一実施例の
回路図である。図１（ａ）を参照すると、本実施例で
は、ベースが演算増幅器１の出力端に接続されたトラン
ジスタＱ2 ，Ｑ3 のエミッタに、カレントミラー回路を
構成するトランジスタＱ4 ，Ｑ5 のエミッタを共通接続
し、トランジスタＱ4 ，Ｑ5 のベースを共通接続とし
て、トランジスタＱ4 のコレクタをトランジスタＱ4 ，
Ｑ5 のベースおよび演算増幅器１の反転入力端に接続す
ることによって、負帰還ループを構成する。この負帰還
ループにより、トランジスタＱ4 のコレクタと接地の間
に接続された基準抵抗Ｒ6 には、演算増幅器１の非反転
入力端に接続された入力電圧信号源７と同じ大きさの電
圧が生じる様に制御された基準電流ＩR が流れる。この
基準電流ＩR は、トランジスタＱ4，Ｑ5 とから構成さ
れるカレントミラー回路により、トランジスタＱ2 ，Ｑ
3 のエミッタの電位で折り返され、トランジスタＱ5 の
コレクタは基準電流と同じ大きさ（ＩR ）の掃き出し電
流の出力となる。また、トランジスタＱ2 ，Ｑ3 のエミ
ッタ面積が同じである場合、トランジスタＱ2 , Ｑ3 の
コレクタ電流として、基準電流と同じ大きさの電流が流
れ、トランジスタＱ2 のコレクタは、基準電流と同じ大
きさ（ＩR ）の吸い込み電流の出力となる。
【０００７】従来の電圧・電流変換回路においては、電
源雑音が直接カレントミラー回路を介して出力電流に重
畳されていたが、本発明においては、電源雑音は演算増
幅器によって抑圧された後、カレントミラー回路を介し
て出力電流に重畳される。従って、本発明における電源
雑音除去比は、従来技術による回路と比べて、演算増幅
器自身が持つ電源雑音除去比の分の向上が得られる。例
えば、演算増幅器自身が持つ電源雑音除去比を１０ｋＨ
ｚで３０ｄＢとすると、本実施例では、従来の回路と比
べて１０ｋＨｚで約３０ｄＢの電源雑音除去比の向上が
得られる。また、負荷を駆動する以外の無駄の電力を消
費する電流経路を無くしたので、消費電力の少ない回路
を実現することが出来る。
源雑音が直接カレントミラー回路を介して出力電流に重
畳されていたが、本発明においては、電源雑音は演算増
幅器によって抑圧された後、カレントミラー回路を介し
て出力電流に重畳される。従って、本発明における電源
雑音除去比は、従来技術による回路と比べて、演算増幅
器自身が持つ電源雑音除去比の分の向上が得られる。例
えば、演算増幅器自身が持つ電源雑音除去比を１０ｋＨ
ｚで３０ｄＢとすると、本実施例では、従来の回路と比
べて１０ｋＨｚで約３０ｄＢの電源雑音除去比の向上が
得られる。また、負荷を駆動する以外の無駄の電力を消
費する電流経路を無くしたので、消費電力の少ない回路
を実現することが出来る。
【０００８】次に本発明の他の実施例の回路図を図１
（ｂ）に示す。本実施例は、負の入力電圧信号によって
電圧・電流変換を行う回路で有り、負電源にて動作す
る。使用するトランジスタは、トランジスタＱ2 ，Ｑ3
とトランジスタＱ4 ，Ｑ5 において、図１に示す実施例
に対し互いに相補関係に有り、トランジスタＱ5 のコレ
クタを吸い込み電流の出力とし、トランジスタＱ2 のコ
レクタを掃き出し電流の出力とする構成により、図１に
示した実施例と同等な動作をする。
（ｂ）に示す。本実施例は、負の入力電圧信号によって
電圧・電流変換を行う回路で有り、負電源にて動作す
る。使用するトランジスタは、トランジスタＱ2 ，Ｑ3
とトランジスタＱ4 ，Ｑ5 において、図１に示す実施例
に対し互いに相補関係に有り、トランジスタＱ5 のコレ
クタを吸い込み電流の出力とし、トランジスタＱ2 のコ
レクタを掃き出し電流の出力とする構成により、図１に
示した実施例と同等な動作をする。
【０００９】尚、上述の二実施例において、トランジス
タＱ3 は、吸い込み電流と掃き出し電流の大きさを等し
くするためのものであって、双方の電流値が異なっても
よいような場合には必ずしも必要とされるものではな
い。
タＱ3 は、吸い込み電流と掃き出し電流の大きさを等し
くするためのものであって、双方の電流値が異なっても
よいような場合には必ずしも必要とされるものではな
い。
【００１０】
【発明の効果】以上説明したように、本発明の電圧・電
流変換回路では、カレントミラー回路を構成するトラン
ジスタのエミッタを、ベースが演算増幅器の出力端に接
続されたバイポーラトランジスタのエミッタに接続して
いる。
流変換回路では、カレントミラー回路を構成するトラン
ジスタのエミッタを、ベースが演算増幅器の出力端に接
続されたバイポーラトランジスタのエミッタに接続して
いる。
【００１１】このことにより本発明によれば、電源雑音
が演算増幅器によって抑圧された後にカレントミラー回
路を介して出力電流に重畳されるので、電源雑音除去比
が、従来の電圧・電流変換回路に比べて、演算増幅器自
身が持つ雑音除去比の分だけ向上するという効果が得ら
れる。又、負荷を駆動する以外の無駄な電流経路を無く
し、消費電力の小さい電圧・電流変換回路が得られる。
が演算増幅器によって抑圧された後にカレントミラー回
路を介して出力電流に重畳されるので、電源雑音除去比
が、従来の電圧・電流変換回路に比べて、演算増幅器自
身が持つ雑音除去比の分だけ向上するという効果が得ら
れる。又、負荷を駆動する以外の無駄な電流経路を無く
し、消費電力の小さい電圧・電流変換回路が得られる。
【図１】分図（ａ）は、本発明の一実施例の回路図であ
る。分図（ｂ）は、本発明の他の実施例の回路図であ
る。
る。分図（ｂ）は、本発明の他の実施例の回路図であ
る。
【図２】従来の電圧・電流変換回路の一例の回路図であ
る。
る。
１ 演算増幅器 ７ 入力電圧信号源 ８ 電源端子
Claims (1)
- 【請求項１】 演算増幅器と、 ベースがこの演算増幅器の出力端に接続された第１導電
型の第１のバイポーラトランジスタと、 ベースとコレクタとが接続され、エミッタが前記第１の
バイポーラトランジスタのエミッタに接続された第２導
電型の第２のバイポーラトランジスタと、 エミッタおよびベースが、前記第２のバイポーラトラン
ジスタのエミッタおよびベースにそれぞれ接続された第
２導電型の第３のバイポーラトランジスタと、 一端が前記第２のバイポーラトランジスタのコレクタお
よび前記演算増幅器の反転入力端に接続され、他端が接
地された抵抗とを含み、 前記演算増幅器の非反転入力端を電圧信号入力端とし、
前記第１のトランジスタのコレクタおよび前記第３のバ
イポーラトランジスタのコレクタをそれぞれ電流出力端
とする電圧・電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4074968A JP2752836B2 (ja) | 1992-03-31 | 1992-03-31 | 電圧・電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4074968A JP2752836B2 (ja) | 1992-03-31 | 1992-03-31 | 電圧・電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05283944A JPH05283944A (ja) | 1993-10-29 |
| JP2752836B2 true JP2752836B2 (ja) | 1998-05-18 |
Family
ID=13562607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4074968A Expired - Lifetime JP2752836B2 (ja) | 1992-03-31 | 1992-03-31 | 電圧・電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2752836B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611154B2 (en) * | 2001-07-02 | 2003-08-26 | International Rectifier Corporation | Circuit for improving noise immunity by DV/DT boosting |
-
1992
- 1992-03-31 JP JP4074968A patent/JP2752836B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05283944A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS644375B2 (ja) | ||
| JP2933633B2 (ja) | バッファ増幅器 | |
| US4013973A (en) | Amplifier arrangement | |
| JPH04227104A (ja) | 増幅回路 | |
| JPH03123208A (ja) | 差動電流増幅回路 | |
| JP2752836B2 (ja) | 電圧・電流変換回路 | |
| JPH0452649B2 (ja) | ||
| JP3005730B2 (ja) | 論理和回路 | |
| JPH0527282B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6119548Y2 (ja) | ||
| JPS6221310A (ja) | 電流定倍回路 | |
| JPH036022Y2 (ja) | ||
| JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
| JP3469639B2 (ja) | 増幅回路 | |
| JPH10341119A (ja) | 差動増幅回路 | |
| JPH0342741Y2 (ja) | ||
| JP3018486B2 (ja) | バイアス回路 | |
| JPH0317512Y2 (ja) | ||
| JPS6115619Y2 (ja) | ||
| JP3862550B2 (ja) | エミッタフォロワ回路 | |
| JPS6325766Y2 (ja) | ||
| JPH0449701Y2 (ja) | ||
| JPS6223133Y2 (ja) | ||
| JPS6236141Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980127 |