JPH06326526A - トランジスタの制御電流補償用回路装置 - Google Patents
トランジスタの制御電流補償用回路装置Info
- Publication number
- JPH06326526A JPH06326526A JP3238173A JP23817391A JPH06326526A JP H06326526 A JPH06326526 A JP H06326526A JP 3238173 A JP3238173 A JP 3238173A JP 23817391 A JP23817391 A JP 23817391A JP H06326526 A JPH06326526 A JP H06326526A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- terminal
- control
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 トランジスタ増幅器の制御電流に対する最良
の補償が達成され、低供給電圧でさえもトランジスタの
最大出力揺れを与える回路装置を提供する。 【構成】 主電流路が第２トランジスタ(3) の主電流路
と直列に二つの電源電圧端子(4と接地）間に配設された
第１トランジスタ(1) の制御電流の補償用回路装置であ
って、２個のトランジスタ(6，7)を有し第２トランジス
タへ結合された電源電圧端子へ接続された共通端子を有
する電流ミラーを具え、電流ミラーの入力端子は第２ト
ランジスタの制御端子へ接続され、出力端子は第１トラ
ンジスタの制御端子へ補償電流を供給するように配設さ
れて、トランジスタ増幅器の制御電流を最良に補償し、
主電流路を介して補償電流が供給され且つ第１トランジ
スタと第２トランジスタとの主電流路の結節点(9) へ制
御端子が接続されている第３トランジスタ(8) により
（第１）トランジスタの最大出力揺れを与える。
の補償が達成され、低供給電圧でさえもトランジスタの
最大出力揺れを与える回路装置を提供する。 【構成】 主電流路が第２トランジスタ(3) の主電流路
と直列に二つの電源電圧端子(4と接地）間に配設された
第１トランジスタ(1) の制御電流の補償用回路装置であ
って、２個のトランジスタ(6，7)を有し第２トランジス
タへ結合された電源電圧端子へ接続された共通端子を有
する電流ミラーを具え、電流ミラーの入力端子は第２ト
ランジスタの制御端子へ接続され、出力端子は第１トラ
ンジスタの制御端子へ補償電流を供給するように配設さ
れて、トランジスタ増幅器の制御電流を最良に補償し、
主電流路を介して補償電流が供給され且つ第１トランジ
スタと第２トランジスタとの主電流路の結節点(9) へ制
御端子が接続されている第３トランジスタ(8) により
（第１）トランジスタの最大出力揺れを与える。
Description
【０００１】
【産業上の利用分野】本発明は、主電流路が二つの電源
電圧端子間で第２トランジスタの主電流路と直列に配設
されている第１トランジスタの制御電流の補償用回路装
置であって、この装置は少なくとも２個のトランジスタ
を有し且つ第２トランジスタへ結合されている電源電圧
端子へ接続された共通端子を有する電流ミラー回路を具
えており、該電流ミラーの入力端子は第２トランジスタ
の制御端子へ接続されており、該電流ミラーの出力端子
は補償電流を第１トランジスタの制御端子へ供給するよ
うに配設されているトランジスタの制御電流補償用回路
装置に関する。
電圧端子間で第２トランジスタの主電流路と直列に配設
されている第１トランジスタの制御電流の補償用回路装
置であって、この装置は少なくとも２個のトランジスタ
を有し且つ第２トランジスタへ結合されている電源電圧
端子へ接続された共通端子を有する電流ミラー回路を具
えており、該電流ミラーの入力端子は第２トランジスタ
の制御端子へ接続されており、該電流ミラーの出力端子
は補償電流を第１トランジスタの制御端子へ供給するよ
うに配設されているトランジスタの制御電流補償用回路
装置に関する。
【０００２】
【従来の技術】ドイツ国公開特許明細書第21 08 550 号
から、ベースへ増幅されるべき信号が印加される第１ト
ランジスタを具えたトランジスタ増幅器が既知である。
この第１トランジスタのエミッタは、抵抗を介して一定
電位の点へ、好適には接地へ接続されている。このトラ
ンジスタのコレクタは測定トランジスタのエミッタへ接
続されている。この測定トランジスタのコレクタは第２
抵抗を介して供給電圧源へ接続されている。測定トラン
ジスタのベースは制御電流源の電流入力端子へ接続され
ており、第１トランジスタのベースはその制御電流源の
電流出力端子へ接続されている。電流源の共通端子が測
定トランジスタのコレクタへ接続されている。その電流
源はトランジスタとダイオードとを具えている。その電
流源のトランジスタのエミッタとダイオードのアノード
とがその電流源の共通端子へ接続されている。その電流
源のトランジスタのコレクタがこの電流源の電流出力端
子へ接続され、その電流源のトランジスタのベースとダ
イオードのカソードとがその電流源の電流入力端子へ接
続されている。
から、ベースへ増幅されるべき信号が印加される第１ト
ランジスタを具えたトランジスタ増幅器が既知である。
この第１トランジスタのエミッタは、抵抗を介して一定
電位の点へ、好適には接地へ接続されている。このトラ
ンジスタのコレクタは測定トランジスタのエミッタへ接
続されている。この測定トランジスタのコレクタは第２
抵抗を介して供給電圧源へ接続されている。測定トラン
ジスタのベースは制御電流源の電流入力端子へ接続され
ており、第１トランジスタのベースはその制御電流源の
電流出力端子へ接続されている。電流源の共通端子が測
定トランジスタのコレクタへ接続されている。その電流
源はトランジスタとダイオードとを具えている。その電
流源のトランジスタのエミッタとダイオードのアノード
とがその電流源の共通端子へ接続されている。その電流
源のトランジスタのコレクタがこの電流源の電流出力端
子へ接続され、その電流源のトランジスタのベースとダ
イオードのカソードとがその電流源の電流入力端子へ接
続されている。
【０００３】この回路装置の電流源によって、その増幅
器の入力電流が第１トランジスタと測定トランジスタと
のベース−コレクタ電流利得係数に実質的に一致する係
数により低減されることが達成される。
器の入力電流が第１トランジスタと測定トランジスタと
のベース−コレクタ電流利得係数に実質的に一致する係
数により低減されることが達成される。
【０００４】米国特許明細書第3,916,331 号から、上述
の電流源を、一般に「ウイルソン電流ミラー」とも呼ば
れる電流源により、置き換えることが更に知られてい
る。この「ウイルソン電流ミラー」は第３と第４のトラ
ンジスタとダイオードとを具えている。第３トランジス
タのエミッタとダイオードのアノードとが電流源の上述
の共通端子へ接続されている。この第３トランジスタの
ベースとダイオードのカソードとが、ベースが第３トラ
ンジスタのコレクタへ接続されている第４トランジスタ
のエミッタへ接続されている。この第４トランジスタの
コレクタが「ウイルソン電流ミラー」の出力端子へ接続
されており、第３トランジスタのコレクタがこの「ウイ
ルソン電流ミラー」の入力端子へ接続されている。上述
の電流源と比較して、この「ウイルソン電流ミラー」の
使用は、その「ウイルソン電流ミラー」の出力端子と入
力端子とに現れる電流が互いにより良く一致すると言う
利点を有する。これが第１トランジスタのベース電流の
改良された補償が達成されることを可能にする。
の電流源を、一般に「ウイルソン電流ミラー」とも呼ば
れる電流源により、置き換えることが更に知られてい
る。この「ウイルソン電流ミラー」は第３と第４のトラ
ンジスタとダイオードとを具えている。第３トランジス
タのエミッタとダイオードのアノードとが電流源の上述
の共通端子へ接続されている。この第３トランジスタの
ベースとダイオードのカソードとが、ベースが第３トラ
ンジスタのコレクタへ接続されている第４トランジスタ
のエミッタへ接続されている。この第４トランジスタの
コレクタが「ウイルソン電流ミラー」の出力端子へ接続
されており、第３トランジスタのコレクタがこの「ウイ
ルソン電流ミラー」の入力端子へ接続されている。上述
の電流源と比較して、この「ウイルソン電流ミラー」の
使用は、その「ウイルソン電流ミラー」の出力端子と入
力端子とに現れる電流が互いにより良く一致すると言う
利点を有する。これが第１トランジスタのベース電流の
改良された補償が達成されることを可能にする。
【０００５】しかしながら、最初に述べた回路装置と比
較して、最後に述べた装置は「ウイルソン電流ミラー」
の使用の結果として、第１トランジスタのコレクタの電
位が測定トランジスタのコレクタ上及び電流源の共通端
子上の電位に対して、一つの別のベース−エミッタ順方
向電圧により低減されると言う欠点を有する。第１トラ
ンジスタを具えているトランジスタ増幅器によって増幅
されるべき信号の範囲は、それでこの量により低減され
る。特にトランジスタ増幅器に対する供給電圧が、その
ベース−エミッタ順方向電圧がこの供給電圧の相当な部
分を形成するように非常に小さい場合には、これが相当
な抑制を構成する。
較して、最後に述べた装置は「ウイルソン電流ミラー」
の使用の結果として、第１トランジスタのコレクタの電
位が測定トランジスタのコレクタ上及び電流源の共通端
子上の電位に対して、一つの別のベース−エミッタ順方
向電圧により低減されると言う欠点を有する。第１トラ
ンジスタを具えているトランジスタ増幅器によって増幅
されるべき信号の範囲は、それでこの量により低減され
る。特にトランジスタ増幅器に対する供給電圧が、その
ベース−エミッタ順方向電圧がこの供給電圧の相当な部
分を形成するように非常に小さい場合には、これが相当
な抑制を構成する。
【０００６】
【発明が解決しようとする課題】トランジスタ増幅器の
制御電流に対する最良の補償が達成され、低供給電圧の
場合でさえもそのトランジスタの最大出力揺れを与える
回路装置を提供することが本発明の目的である。
制御電流に対する最良の補償が達成され、低供給電圧の
場合でさえもそのトランジスタの最大出力揺れを与える
回路装置を提供することが本発明の目的である。
【０００７】
【課題を解決するための手段】本発明に従って、主電流
路を介してその補償電流が供給され、且つ制御端子が第
１トランジスタと第２トランジスタとの主電流路の共通
結節点へ接続されている第３トランジスタによって、冒
頭部分において定義した種類の回路装置において、この
目的が達成される。
路を介してその補償電流が供給され、且つ制御端子が第
１トランジスタと第２トランジスタとの主電流路の共通
結節点へ接続されている第３トランジスタによって、冒
頭部分において定義した種類の回路装置において、この
目的が達成される。
【０００８】本発明による回路装置は、従来技術の回路
装置の好適な特性を単純に且つ有利に組み合わせる。本
発明により、トランジスタ増幅器の（第１）トランジス
タのコレクタ上の電圧レベルが供給電圧に対する二つの
ベース−エミッタ順方向電圧のみにより低減されること
が達成され、且つ同時に今までは「ウイルソン電流ミラ
ー」によってのみ得られた制御電流補償が達成される。
装置の好適な特性を単純に且つ有利に組み合わせる。本
発明により、トランジスタ増幅器の（第１）トランジス
タのコレクタ上の電圧レベルが供給電圧に対する二つの
ベース−エミッタ順方向電圧のみにより低減されること
が達成され、且つ同時に今までは「ウイルソン電流ミラ
ー」によってのみ得られた制御電流補償が達成される。
【０００９】本発明はバイポーラ形のトランジスタを好
適には使用する。特に、この時第１及び第２トランジス
タは第１導電形のトランジスタであり、その他のトラン
ジスタは第２導電形のトランジスタであって、それが半
導体基板上に集積するために非常に適している構造とな
る。
適には使用する。特に、この時第１及び第２トランジス
タは第１導電形のトランジスタであり、その他のトラン
ジスタは第２導電形のトランジスタであって、それが半
導体基板上に集積するために非常に適している構造とな
る。
【００１０】
【実施例】図１は、トランジスタ増幅器を形成し、且つ
増幅されるべき信号用の入力端子２へ接続されたベース
端子を有する第１トランジスタを具えている本発明によ
る回路装置の典型的な実施例を示している。制御電流は
第１トランジスタの制御端子を介して印加され、そのト
ランジスタは本実施例ではnpn 形のトランジスタであ
る。この制御電流は入力端子２での信号電流を最小化す
るか又は好適には打ち消すように補償されねばならな
い。理想的な場合には、これがトランジスタ増幅器、即
ち負荷されていない第１トランジスタとなる。
増幅されるべき信号用の入力端子２へ接続されたベース
端子を有する第１トランジスタを具えている本発明によ
る回路装置の典型的な実施例を示している。制御電流は
第１トランジスタの制御端子を介して印加され、そのト
ランジスタは本実施例ではnpn 形のトランジスタであ
る。この制御電流は入力端子２での信号電流を最小化す
るか又は好適には打ち消すように補償されねばならな
い。理想的な場合には、これがトランジスタ増幅器、即
ち負荷されていない第１トランジスタとなる。
【００１１】第１トランジスタの制御電流の補償のため
の本発明による回路装置は、測定トランジスタとも呼ば
れる第２トランジスタ３を具えている。この測定トラン
ジスタ３もnpn 形のトランジスタであって、そのトラン
ジスタの主電流路は、測定トランジスタ３のエミッタが
第１トランジスタのコレクタへ結合されるような方法
で、第１トランジスタ１の相当する主電流路と直列に、
コレクタとエミッタとの間に配設されており、測定トラ
ンジスタ３のコレクタは正の電源電圧端子４へ接続され
ている。更にその上、動作点を確立するために直流電流
源５が、第１トランジスタ１のエミッタと接地との間に
主電流路と直列に配設されている。正の電源電圧端子４
と接地とが供給電圧源の端子を構成している。
の本発明による回路装置は、測定トランジスタとも呼ば
れる第２トランジスタ３を具えている。この測定トラン
ジスタ３もnpn 形のトランジスタであって、そのトラン
ジスタの主電流路は、測定トランジスタ３のエミッタが
第１トランジスタのコレクタへ結合されるような方法
で、第１トランジスタ１の相当する主電流路と直列に、
コレクタとエミッタとの間に配設されており、測定トラ
ンジスタ３のコレクタは正の電源電圧端子４へ接続され
ている。更にその上、動作点を確立するために直流電流
源５が、第１トランジスタ１のエミッタと接地との間に
主電流路と直列に配設されている。正の電源電圧端子４
と接地とが供給電圧源の端子を構成している。
【００１２】この実施例では、この回路装置は更に、そ
れらのエミッタが両方共電源電圧端子４へ接続され、そ
れらのベース端子が互いに接続され且つ測定トランジス
タ３のベースへ接続されている第１電流ミラートランジ
スタ６と第２電流ミラートランジスタ７とを具えた電流
ミラー回路を具えている。第１電流ミラートランジスタ
６のコレクタがトランジスタ３，６及び７のベース端子
へ接続されている。電流ミラートランジスタ６，７のベ
ース端子と第１電流ミラートランジスタ６のコレクタと
の間の接続が電流ミラー回路６，７の入力端子を構成し
ている。その電流ミラー回路の出力端子は第２電流ミラ
ートランジスタ７のコレクタにより構成され、第３トラ
ンジスタ８の主電流路を介して入力端子２へ且つ従って
第１トランジスタ１のベースへ接続されている。電流ミ
ラートランジスタ６，７と同様にpnp 形のトランジスタ
である第３トランジスタ８のベースが、第２トランジス
タ３のエミッタと第１トランジスタ１のコレクタとの間
の結節点９、即ちこれらのトランジスタの主電流路の間
の結節点へ接続されている。
れらのエミッタが両方共電源電圧端子４へ接続され、そ
れらのベース端子が互いに接続され且つ測定トランジス
タ３のベースへ接続されている第１電流ミラートランジ
スタ６と第２電流ミラートランジスタ７とを具えた電流
ミラー回路を具えている。第１電流ミラートランジスタ
６のコレクタがトランジスタ３，６及び７のベース端子
へ接続されている。電流ミラートランジスタ６，７のベ
ース端子と第１電流ミラートランジスタ６のコレクタと
の間の接続が電流ミラー回路６，７の入力端子を構成し
ている。その電流ミラー回路の出力端子は第２電流ミラ
ートランジスタ７のコレクタにより構成され、第３トラ
ンジスタ８の主電流路を介して入力端子２へ且つ従って
第１トランジスタ１のベースへ接続されている。電流ミ
ラートランジスタ６，７と同様にpnp 形のトランジスタ
である第３トランジスタ８のベースが、第２トランジス
タ３のエミッタと第１トランジスタ１のコレクタとの間
の結節点９、即ちこれらのトランジスタの主電流路の間
の結節点へ接続されている。
【００１３】図において、UBE はこれらのトランジスタ
のベース−エミッタ順方向電圧であり、その電圧はこの
回路装置の動作の間に電流ミラートランジスタ６，７、
測定トランジスタ３及び第３トランジスタ８のベース−
エミッタ接合を横切って現れる。動作の間、第２電流ミ
ラートランジスタ７のコレクタ上の電位は測定トランジ
スタ３のベース及び従って第１電流ミラートランジスタ
６のコレクタ上の電位と等しい。かくして、電流ミラー
トランジスタ６，７は等しいコレクタ−エミッタ電圧を
有し、それが電流ミラー６，７の特に対称な動作とな
る。更にその上、結節点９上の電位が電源電圧端子４上
の供給電圧よりも小さい二つのベース−エミッタ順方向
電圧UBE のみであることが判るであろう。
のベース−エミッタ順方向電圧であり、その電圧はこの
回路装置の動作の間に電流ミラートランジスタ６，７、
測定トランジスタ３及び第３トランジスタ８のベース−
エミッタ接合を横切って現れる。動作の間、第２電流ミ
ラートランジスタ７のコレクタ上の電位は測定トランジ
スタ３のベース及び従って第１電流ミラートランジスタ
６のコレクタ上の電位と等しい。かくして、電流ミラー
トランジスタ６，７は等しいコレクタ−エミッタ電圧を
有し、それが電流ミラー６，７の特に対称な動作とな
る。更にその上、結節点９上の電位が電源電圧端子４上
の供給電圧よりも小さい二つのベース−エミッタ順方向
電圧UBE のみであることが判るであろう。
【００１４】上述の実施例においては、第１トランジス
タ１と第２トランジスタ３とがnpn形のトランジスタで
あり、その他のトランジスタがpnp 形トランジスタであ
る。この実施例の変形においては、その中で電源電圧端
子の極性が反転されて、第１トランジスタ１と第２トラ
ンジスタ３とが好適にpnp 形のトランジスタであり、そ
の他のトランジスタがnpn 形のトランジスタである。
タ１と第２トランジスタ３とがnpn形のトランジスタで
あり、その他のトランジスタがpnp 形トランジスタであ
る。この実施例の変形においては、その中で電源電圧端
子の極性が反転されて、第１トランジスタ１と第２トラ
ンジスタ３とが好適にpnp 形のトランジスタであり、そ
の他のトランジスタがnpn 形のトランジスタである。
【図１】トランジスタ増幅器を形成し且つ増幅されるべ
き信号用の入力端子へ接続されたベース端子を有する第
１トランジスタを具えている本発明による回路装置の典
型的な実施例を示している。
き信号用の入力端子へ接続されたベース端子を有する第
１トランジスタを具えている本発明による回路装置の典
型的な実施例を示している。
１ 第１トランジスタ ２ 入力端子 ３ 第２トランジスタ即ち測定トランジスタ ４ 電源電圧端子 ５ 直流電流源 ６ 第１電流ミラートランジスタ ７ 第２電流ミラートランジスタ ８ 第３トランジスタ ９ 結節点 UBE ベース−エミッタ順方向電圧
Claims (3)
- 【請求項１】主電流路が二つの電源電圧端子（４と接
地）間で第２トランジスタ（３）の主電流路と直列に配
設されている第１トランジスタ（１）の制御電流の補償
用回路装置であって、この装置は少なくとも２個のトラ
ンジスタ（６，７）を有し且つ第２トランジスタ（３）
へ結合されている電源電圧端子（４）へ接続された共通
端子を有する電流ミラー回路を具えており、該電流ミラ
ーの入力端子は第２トランジスタ（３）の制御端子へ接
続されており、該電流ミラーの出力端子は補償電流を第
１トランジスタ（１）の制御端子へ供給するように配設
されているトランジスタの制御電流補償用回路装置にお
いて、 主電流路を介してその補償電流が供給され、且つ制御端
子が第１トランジスタ（１）と第２トランジスタ（３）
との主電流路の共通結節点（９）へ接続されている第３
トランジスタ（８）を特徴付とするトランジスタの制御
電流補償用回路装置 - 【請求項２】前記トランジスタ（１，３，６，７，８）
がバイポーラ型のトランジスタであることを特徴とする
請求項１記載のトランジスタの制御電流補償用回路装
置。 - 【請求項３】第１トランジスタ（１）と第２トランジス
タ（３）とが第１導電形のトランジスタであって、その
他のトランジスタ（６，７，８）は第２導電形のトラン
ジスタであることを特徴とする請求項２記載のトランジ
スタの制御電流補償用回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE40298892 | 1990-09-21 | ||
| DE4029889A DE4029889A1 (de) | 1990-09-21 | 1990-09-21 | Schaltungsanordnung zum kompensieren des steuerstromes eines transistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06326526A true JPH06326526A (ja) | 1994-11-25 |
| JP3263410B2 JP3263410B2 (ja) | 2002-03-04 |
Family
ID=6414666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23817391A Expired - Fee Related JP3263410B2 (ja) | 1990-09-21 | 1991-09-18 | トランジスタの制御電流補償用回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5179356A (ja) |
| EP (1) | EP0476775B1 (ja) |
| JP (1) | JP3263410B2 (ja) |
| DE (2) | DE4029889A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100796974B1 (ko) * | 2006-07-06 | 2008-01-22 | 한국과학기술원 | 전류공급회로 및 이를 포함하는 디지털 아날로그 변환기 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5311147A (en) * | 1992-10-26 | 1994-05-10 | Motorola Inc. | High impedance output driver stage and method therefor |
| US5864231A (en) * | 1995-06-02 | 1999-01-26 | Intel Corporation | Self-compensating geometry-adjusted current mirroring circuitry |
| US7271645B2 (en) * | 2005-09-30 | 2007-09-18 | Ana Semiconductor | Smart charge-pump circuit for phase-locked loops |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1234759A (en) * | 1967-12-13 | 1971-06-09 | Pressac Ltd | Contact bearing devices for securing to a board or the like having printed or like circuitry |
| US3800239A (en) * | 1972-11-24 | 1974-03-26 | Texas Instruments Inc | Current-canceling circuit |
| NL7316556A (nl) * | 1973-12-04 | 1975-06-06 | Philips Nv | Stroomstabilisatieschakeling. |
| JPS607845B2 (ja) * | 1979-09-21 | 1985-02-27 | パイオニア株式会社 | 増幅器 |
| JPS6057248B2 (ja) * | 1980-09-27 | 1985-12-13 | パイオニア株式会社 | 増幅器の入力バイアス調整回路 |
| NL8301186A (nl) * | 1983-04-05 | 1984-11-01 | Philips Nv | Stroomstabilisatieschakeling. |
| JPS6077506A (ja) * | 1983-10-04 | 1985-05-02 | Sharp Corp | 電圧発生回路 |
| US4755770A (en) * | 1986-08-13 | 1988-07-05 | Harris Corporation | Low noise current spectral density input bias current cancellation scheme |
-
1990
- 1990-09-21 DE DE4029889A patent/DE4029889A1/de not_active Withdrawn
-
1991
- 1991-09-11 US US07/758,914 patent/US5179356A/en not_active Expired - Fee Related
- 1991-09-17 DE DE59107022T patent/DE59107022D1/de not_active Expired - Fee Related
- 1991-09-17 EP EP91202376A patent/EP0476775B1/de not_active Expired - Lifetime
- 1991-09-18 JP JP23817391A patent/JP3263410B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100796974B1 (ko) * | 2006-07-06 | 2008-01-22 | 한국과학기술원 | 전류공급회로 및 이를 포함하는 디지털 아날로그 변환기 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5179356A (en) | 1993-01-12 |
| DE59107022D1 (de) | 1996-01-18 |
| EP0476775A3 (en) | 1992-10-21 |
| JP3263410B2 (ja) | 2002-03-04 |
| DE4029889A1 (de) | 1992-03-26 |
| EP0476775B1 (de) | 1995-12-06 |
| EP0476775A2 (de) | 1992-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4059808A (en) | Differential amplifier | |
| US4629973A (en) | Current stabilizing circuit operable at low power supply voltages | |
| US4503381A (en) | Integrated circuit current mirror | |
| JP3162732B2 (ja) | 増幅回路 | |
| JP3263410B2 (ja) | トランジスタの制御電流補償用回路装置 | |
| US5144169A (en) | Operational amplifier circuit | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| US6396319B2 (en) | Semiconductor integrated circuit with quick charging/discharging circuit | |
| JPH0851324A (ja) | バッファアンプ | |
| JP2568690B2 (ja) | 定電流回路 | |
| JP3103104B2 (ja) | バッファ回路 | |
| JP2682460B2 (ja) | 演算増幅器 | |
| JPS6110333Y2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JPH01147908A (ja) | 差動増幅器 | |
| JPH0388507A (ja) | 差動増幅回路 | |
| JPH05243864A (ja) | 差動増幅回路 | |
| JPH04227105A (ja) | 電流電圧変換回路 | |
| JPH06334451A (ja) | 電流ブースト回路 | |
| JPH06310951A (ja) | 差動アンプ回路 | |
| JPH01295509A (ja) | 演算増幅器 | |
| JPH03277004A (ja) | 半導体回路 | |
| JPH0897649A (ja) | 演算増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |