JPH0388507A - 差動増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は負帰還を前提とした差動増幅回路に係り、特
に低電圧動作に好適な差動増幅回路に関する。

（従来の技術） 第４図は低電圧動作に適した従来の差動増幅回路の構成
を示す回路図である。この回路は、エミッタが接続され
た２個のＮＰＮ型のトランジスタ４１、４２からなる入
力差動対４３と、この入力差動対４３の共通エミッタと
接地電圧ｖ、５との間に挿入された定電流源４４と、ベ
ースが共通接続され、各エミッタが電源電圧ＶＣＣに接
続され、コレクタが上記トランジスタ４１．４２のコレ
クタにそれぞれ接続された２個のＰＮＰ型のトランジス
タ４５．４Ｂからなるカレントミラー型の負荷回路４７
と、上記入力差動対４３のトランジスタ４２のコレクタ
出力を増幅する定電流源４８及びＮＰＮ型のトランジス
タ４９からなるエミッタ接地型電流増幅回路５０とから
構成されている。そして、上記差動対４３を構成する一
方のトランジスタ４１のベースは反転入力端子（＝）と
して使用され、他方のトランジスタ４２のベースは非反
転入力端子（＋）として使用され、出力信号は上記定電
流源４８とトランジスタ４９のコレクタとの接続点に設
けられた出力端子５１から出力される。

第５図は上記第４図のような構成の差動増幅回路を負帰
還増幅回路として使用する場合の回路接続例を示す。す
なわち、内部が上記第４図のように構成された差動増幅
回路６０の非反転入力端子（十）には、直流バイアス電
圧Ｖ　ＲＥＰを介して入力信号電圧Ｖｉが供給される。

また、反転入力端子（−）には帰還抵抗６１を介して直
流ノくイアスミ圧Ｖ　ＲＥＰが供給される。上記差動増
幅回路６０の出力は帰還抵抗６２を介して反転入力端子
（−）に帰還されと共に、直流カット用のコンデンサ６
３を介して負荷６４に供給される。

ここで、トランジスタのベース・エミッタ間電圧ｖＢ８
を０．７Ｖ、前記定電流源４４をトランジスタを用いて
構成した場合にそのコレクタ・エミッタ間の飽和電圧Ｖ
　ｃｇｓａｔを０．１５Ｖと仮定したとき、上記直流バ
イアス電圧Ｖ　１ｌＥｐの値を入力差動対トランジスタ
の限界動作点に設定すると、上記両型圧の和となる０、
８５Ｖとなる。このとき、トランジスタ４１又は４２が
飽和しないで動作する最低の電源電圧Ｖｃｃの値は、定
電流源４４をトランジスタを用いて構成した場合にその
コレクタ・エミッタ間の飽和電圧Ｖｃｉａｔである０、
１５Ｖと、トランジスタのコレクタ・エミッタ間の飽和
電圧ＶｃＦＬＳａｔである０、１５Ｖ及びトランジスタ
のベース・エミッタ間電圧ｖＢＥである０、７Ｖの総和
の１ｖになる。すなわち、上記回路は電源電圧ＶＣＣを
１ｖ程度まで下げても動作する。

しかしながら、上記従来の差動増幅回路には以下のよう
な欠点がある。

その一つ目の欠点として、入力差動対４３のコレクタ電
位の不均衡に伴うオフセット電圧の発生がある。すなわ
ち、入力差動対４３を構成しているトランジスタ４２の
コレクタ電位は、接地電圧ＶＳＳからトランジスタ４９
のベース・エミッタ間電圧ＶＢＢだけ上昇した電位にな
る。これに対し、他方のトランジスタ４１のコレクタ電
位は、電源電圧Ｖ。Ｃからトランジスタ４５又は４６の
ベース・エミッタ間電圧ＶＢＥだけ降下した電位になる
。従って、例えば電源電圧ＶＣＣがＩＶに設定されてい
るとき、トランジスタ４２のコレクタ電位はＯ・、７Ｖ
、）ランジスタ４１のコレクタ電位は０．３Ｖとなり、
両コレクタ電位は一致しなくなる。この結果、入力差動
対４３を構成する２個のトランジスタの動作点に不均衡
が生じ、入力オフセットが発生する原因になる。

従来回路の欠点の二つ目の欠点として、入力差動対４３
を構成する２個のトランジスタ４Ｌ　４２のバイアス電
流の不均衡に伴うオフセット電圧の発生がある。すなわ
ち、一方のトランジスタ４１のコレクタには、カレント
ミラー型の負荷回路４７内のトランジスタ４５のコレク
タ電流とトランジスタ２個分のベース電流との和の電流
カー流れ込むのに対し、他方のトランジスタ４２のコレ
クタにはカレントミラー型の負荷回路４７内のトランジ
スタ４６のコレクタ電流が流れ込むと具にトランジスタ
４９のベース電流が引き出されている。この結果、両コ
レクタ電流は一致しなくなり、入力差動対４８を構成す
る２個のトランジスタの動作点に不均衡が生じ、これも
入力オフセットが発生する原因になる。

従来回路の三つ目の欠点として、低電源電圧下の特性劣
化がある。すなわち、上記従来回路を０．９ｖ程度の電
源電圧まで動作させることを考えた場合、入力差動対４
３をバイアスする定電流源４４を抵抗を用いて構成し、
この抵抗における動作電圧を５０ｍＶ程度にすれば可能
になる。しかしなから、入力差動対４３を抵抗を用いて
電流バイアスしているため、直流バイアス電圧ＶＲ［ｌ
Ｐ　　（第５図に図示）による入力差動対４３のバイア
ス電流変化及び入力電圧信号に対する電流変換利得の低
下等が生じ、差動増幅回路としての特性が劣化する。

（発明が解決しようとする課題） このように従来回路では、入力差動対のコレクタ電位及
びコレクタ電流の不均衡に伴いオフセット電圧が発生す
るという欠点があり、さらに低電源電圧下で動作させる
と特性が劣化するという欠点がある。

この発明は上記のような事情を考慮してなされたもので
あり、その目的は、低電圧動作が可能であり、しかも特
性が良好な差動増幅回路を提供することにある。

［発明の構成］ （課題を解決するための手段） この発明の差動増幅回路は、エミッタが共通に接続され
た同一極性の第１及び第２のトランジスタからなる入力
差動対と、上記入力差動対の共通エミッタと第１の電源
電位との間に挿入された第１の電流源回路と、エミッタ
が共に第１の電源電位に接続され、上記第１及び第２の
トランジスタと同一極性の第３及び第４のトランジスタ
からなり、これら第３及び第４のトランジスタのコレク
タが上記第１及び第２のトランジスタのコレクタにそれ
ぞれ接続され、第３のトランジスタのコレクタ、ベース
が短絡されてなるカレントミラー型の能動負荷回路と、
上記第３のトランジスタのコレクタと第２の電源電位と
の間に挿入された第２の電流源回路と、上記第４のトラ
ンジスタのコレクタと第２の電源電位との間に挿入され
、上記第２の電流源回路と同値の第３の電流源回路と、
上記能動負荷回路の出力が供給されるエミッタ接地型の
出力回路とを具備したことを特徴とする。

（作用） 入力差動対の能動負荷回路として、入力差動対を構成す
る第１及び第２のトランジスタと同一極性の第３及び第
４のトランジスタからなるカレントミラー回路を用い、
このカレントミラー回路の入出力電流として第２及び第
３の電流源回路から同値の電流を供給することにより、
入力差動対を構成する第１及び第２のトランジスタのコ
レクタ電位及びコレクタ電流の不均衡に基づくオフセッ
ト電圧の発生が防止される。

（実施例） 以下、図面を参照してこの発明を実施例により説明する
。

第１図はこの発明に係る差動増幅回路の第１の実施例に
よる構成を示す回路図である。　図において、エミッタ
が接続された２個のＮＰＮ型の、トランジスタ１１．１
２によって入力差動対１３が構成されている。この入力
差動対１３の共通エミッタと接地電圧ｖｓｓとの間には
定電流源１４が挿入されている。

一方、２個のＮＰＮ型のトランジスター５．１６は各エ
ミッタが接地電圧ＶＳＳに接続され、ベースが共通に接
続され、かつ一方のトランジスター５のベース◆コレク
タ間が短絡されており、この２個のトランジスター５．
１Ｂはカレントミラー回路１７を構成している。そして
、上記入力差動対１３を構成する一方のトランジスター
１のコレクタはこのカレントミラー回路１７を構成して
いる一方のトランジスタ１５のコレクタに接続され、入
力差動対１３を構成する他方のトランジスター２のコレ
クタはカレントミラー回路１７を構成している他方のト
ランジスタ１Ｂのコレクタに接続されている。すなわち
、上記カレントミラー回路１７は上記入力差動対１３の
能動負荷回路となっている。

上記カレントミラー回路１７を構成している一方のトラ
ンジスタ１５のコレクタと電源電圧ＶＣＣとの間には定
電流源１８が挿入されており、他方のトランジスタ１Ｂ
のコレクタと電源電圧ＶＣＣとの間には上記定電流源Ｉ
８と同値の定電流源Ｉ９が押入されている。

また、上記トランジスタ１２のコレクタにはＮＰＮ型の
トランジスタ２０のベースが接続されている。このトラ
ンジスタ２０のエミッタは接地電圧ｖｓｓに接続されて
おり、コレクタは出力端子２１に接続されている。さら
に上記トランジスタ２０のコレクタと電源電圧Ｖｃｃと
の間には定電流源２２が挿入されている。すなわち、上
記トランジスタ２０と定電流源２２とは、上記入力差動
対１３の他方のトランジスタ１２のコレクタ出力を増幅
するエミッタ接地型の電流増幅回路２３を構成している
。

０ そして、上記入力差動対１３を構成する一方のトランジ
スタ１１のベースは反転入力端子（−）として使用され
、他方のトランジスタ１２のベースは非反転入力端子（
＋）として使用される。

なお、上記実施例回路において、トランジスタ１１、１
２のコレクタ電流を１６、定電流源１４の電流値を１８
、定電流源１８．１９それぞれの電流値をＩ　ＢＩＡＳ
とすると、定電流源１８．１９それぞれの電流値Ｉ　Ｂ
ＩＡＳは、トランジスタ＋１１２からなる入力差動対１
３の動作が平衡している状態のときに次のような値とな
るように設定しておく必要がある。

Ｉ　ｎ＋Ａｓ＝　１゜−（Ｉ　ｐ、　／　２　）　　・
・・　１また、トランジスタは負方向に電流バイアスさ
れることがないので、上記１式から次のような式を得る
ことができる。

Ｉｃ　＞　（ＩＥ／２）　　−２ すなわち、この実施例回路では、上記２式を満足するよ
うに定電流源１４の電流値を設定する必要がある。

上記構成でなる回路は、カレントミラー回路１７１ を能動負荷回路とする入力差動対１３の出力がエミッタ
接地型の電流増幅回路２３によって増幅され、出力端子
２１から出力される。

ここで、入力差動対１３を構成する一方のトランジスタ
１１のコレクタ電位は、接地電圧ＶＳＳからトランジス
タ１５のベース・エミッタ間電圧ＶＢ、だけ上昇した電
位になる。また、他方のトランジスタ１２のコレクタ電
位は、接地電圧ＶＳＳからトランジスタ２０のベース・
エミッタ間電圧ｖＢ６だけ上昇した電位になる。従って
、上記両トランジスタ１１゜１２のコレクタ電位は一致
し、従来のようにコレクタ電位の不均衡に伴って発生す
るオフセット電圧は極めて小さくなる。

また、入力差動対Ｉ３を構成するトランジスタ１１．１
２の各コレクタと電源電圧ＶＣＣとの間には定電流源１
８．１９が挿入されている。そして、これら定電流源１
８．１９をトランジスタで構成した場合にそのコレクタ
・エミッタ間の飽和電圧Ｖ。Ｈｓａｔの値は、トランジ
スタのベース・エミッタ間電圧ｖＢ８よりも十分に小さ
いため、上記実施例回路は電源電圧２ Ｖｃｃを１ｖ程度まで下げても十分に動作する。

第２図はこの発明に係る差動増幅回路の第２の実施例に
よる構成を示す回路図である。この実施例回路では上記
第１の実施例回路における定電流源２２の代わりに、ベ
ースが前記カレントミラー回路１７の共通ベースに接続
され、エミッタが接地電圧ＶＳＳに接続されたＮＰＮ型
のトランジスタ２４と、ベースが共通に接続され、エミ
ッタが電源電圧ＶＣＣに接続されたＰＮＰ型のトランジ
スタ２５及びＰＮＰ型のマルチエミッタトランジスタ２
６からなるカレントミラー回路２７とを設けるようにし
たものである。

このような構成とすることにより、出力段のバイアス電
流を、入力差動対１３の電流バイアス状態に追随させる
ことができるため、電源投入時の出＼力動作点の変動を
小さくすることができ、電源投入時に発生する出力ノイ
ズを低減することができる。

第３図はこの発明に係る差動増幅回路の第３の実施例に
よる構成を示す回路図である。この実施　３ 例回路では、上記第１の実施例回路に対し、上記第２の
実施例と同様にＮＰＮ型のトランジスタ２４及びカレン
トミラー回路２７を設け、このカレントミラー回路２７
の出力を新たに設けられたＮＰＮ型のトランジスタ２８
のベースに供給するようにしたものである。そして、こ
のトランジスタ２８のベースは前記マルチエミッタトラ
ンジスタ２０のベースに共通に接続されており、両トラ
ンジスタ２８．２０はカレントミラー回路２９を構成し
ている。また、出力端子２１と前記トランジスタ１２の
コレクタとの間には、高域での不用電圧ゲインを低下さ
せるために容量３０が接続されている。

この実施例回路では、上記第２の実施例と同様に、出力
段のバイアス電流を入力差動対１８の電流バイアス状態
に追随させることができるため、電源投入時の出力動作
点の変動を小さくすることができる。さらにこの実施例
回路では、カレントミラー回路２９を設けたことにより
、オープンループゲインの増強を図ることができる。

［発明の効果］ 　４ 以上説明したように、この発明によれば低電圧動作が可
能であり、しかも特性が良好な差動増幅回路を提供する
ことができる。

【図面の簡単な説明】

第１図はこの発明の第１の実施例による構成を示す回路
図、第２図はこの発明の第２の実施例による構成を示す
回路図、第３図はこの発明の第３の実施例による構成を
示す回路図、第４図は従来の差動増幅回路の構成を示す
回路図、第５図は上記第４図の差動増幅回路を負帰還増
幅回路として使用する場合の回路図である。 １１、１２．１５．１１３．２４・・・ＮＰＮ型のトラ
ンジスタ、１３・・・入力差動対、１４．１８．１９．
２２・・・定電流源、１７゜２７、２９・・・カレント
ミラー回路、２０・・・ＮＰＮ型のマルチエミッタトラ
ンジスタ、２１・・・出力端子、２３・・・エミッタ接
地型の電流増幅回路、２５・・・ＰＮＰ型のトランジス
タ、２６・・・ＰＮＰ型のマルチエミッタトランジスタ
、３０・・・容量。

Claims (1)

1. 【特許請求の範囲】 エミッタが共通に接続された同一極性の第１及び第２の
   トランジスタからなる入力差動対と、上記入力差動対の
   共通エミッタと第１の電源電位との間に挿入された第１
   の電流源回路と、エミッタが共に第１の電源電位に接続
   され、上記第１及び第２のトランジスタと同一極性の第
   ３及び第４のトランジスタからなり、これら第３及び第
   ４のトランジスタのコレクタが上記第１及び第２のトラ
   ンジスタのコレクタにそれぞれ接続され、第３のトラン
   ジスタのコレクタ、ベースが短絡されてなるカレントミ
   ラー型の能動負荷回路と、上記第３のトランジスタのコ
   レクタと第２の電源電位との間に挿入された第２の電流
   源回路と、上記第４のトランジスタのコレクタと第２の
   電源電位との間に挿入され、上記第２の電流源回路と同
   値の第３の電流源回路と、 上記能動負荷回路の出力が供給されるエミッタ接地型の
   出力回路と を具備したことを特徴とする差動増幅回路。