JPS5834608A

JPS5834608A - 増幅回路

Info

Publication number: JPS5834608A
Application number: JP56132832A
Authority: JP
Inventors: Hiroshi Mizuguchi; 博水口
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1981-08-24
Filing date: 1981-08-24
Publication date: 1983-03-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はきわめて低い電源電圧のもとて安定に動作する
増幅回路（電圧コンパレータとして使用した場合も含む
）を提供するものである。

第１図に従来からよく知られた増幅回路の一例１ｖより
も低くなると動作が不安定となる。

すなわち、トランジスタ３とともに差動段を構成スるト
ランジスタ４のコレクタ・エミッタ間の動作電圧は約０
．４Ｖであり（ここでいう動作電圧とは、常温において
、コレクタ電流を１ｏｏμ八位に設定したときの飽和電
圧の２倍の動作マージンを含めた値を指す。）、前記差
動段の電流供給路となるトランジスタ５のコレラ）・エ
ミッタ間の動作電圧も約０．４　Ｖであり、前記トラン
ジスタ４ノコレクタ側に接続されたトランジスタ６のコ
レクタ・エミッタ間電圧は約０．７ｖであり、これらを
合計すると１．６ｖとなる。

１だ、前記トランジスタ５のエミッタ側に接続された抵
抗７に０．１ｖの電圧降下をもだせるとすると限界電圧
は１，６ｖとなる。

したがって、第１図の回路では乾電池１個で働かせると
する。ト、充分な動作マージンをとることが出来ず、問
題が多かった。

また、上記例に限らず、より低い電源電圧まで安定に動
作する回路は資源の節減と言う観点からも必要であった
。

本発明の増幅回路は以上の様な問題を解消するものであ
る。

第２図は本発明の一実施例の回路結線図であり、ＮＰＮ
型のトランジスタ３とＮＰＮ型のトランジスタ４のエミ
ッタは互いに接続されて、定電流供給用のトランジスタ
５と抵抗７を介してマイナス側給電線路２に接続され、
前記トランジスタ３゜４のコレクタは、それぞれ抵抗８
，９を介してプラス側給電線路１に接続されているとと
もに、前記トランジスタ３，４のコレクタには、それぞ
れ相補型であるところのＰＮＰ　型のトランジスタ１０
．１１のエミッタが接続されている。

また、前記トランジスタ１０．１１のベースは互いに接
続されるとともに定電流供給用のトランジスタ１２−と
抵抗１３を介してマイナス側給電線路２に接続され、前
記トランジスタ１１のコレクタは直接にマイナス側給電
線路２に接続され、前記トランジスタ１０のコレクタは
トランジスタ１４のベースに接続されているとともに抵
抗１６を介してマイナス側給電線路２に接続されている
。

さらに、前記トランジスタ１４のエミッタは直接にマイ
ナス側給電線路２に接続され、コレクタは信号出力端子
１６に接続されているとともに抵抗１７を介してプラス
側給電線路１に接続されている。

また、前記トランジスタ３，４のベースは、それぞれ非
反転入力端子１８１反転入力端子１９に接続され、プラ
ス側給電線路１．マイナス側給電線路２はそれぞれ給電
端子２０．２１に接続されている。

一方、プラス側給電線路１とマイナス側給電線路２の間
には抵抗２２を介してトランジスタ２３のベース・エミ
ッタ間が接続され、前記トランジスタ２３のベースには
同トランジスタのコレクタが接続されているとともにト
ランジスタ２４のベースが接続されている。

また、前記トランジスタ２４の第１および第２エミツタ
は、いずれも抵抗２６を介してマイナス側給電線路２に
接続され、コレクタはトランジスタ２６のベースおよび
コレクタ、さらにはトランジスタ２７のベースに接続さ
れている。前記トランジスタ２６．２７のエミッタは、
いずれもプラス側給電線路１に接続され、前記トランジ
スタ２７のコレクタはトランジスタ２８のベースおよび
コレクタ、さらには前記トランジスタ６．１２のベース
に接続され、前記トランジスタ２８のエミッタは抵抗２
９を介してマイナス側給電線路２に接続されている。

なお、トランジスタ３，４，５，１２，１４゜２３．２
４．２８がＮＰＮ　型トランジスタで、トランジスタ１
０，１１．２６．２７はＰＮＰ　　型トランジスタであ
る。

さて、第２図の回路において、入力端子１８の電位が入
力端子１９の電位よりも高くなったとすると、トランジ
スタ３のコレクタ電流が急激に増加し、反対にトランジ
スタ４のコレクタ電流が急激に減少するのでトランジス
タ１０のコレクタ電流は急激に減少し、その結果、トラ
ンジスタ１４のベース電流、コレクタ電流も減少して出
力端子１６の電位は上昇する。

前記入力端子１８の電位が前記入力端子１９の電位より
も低くなったとすると逆の過程を経て前記出力端子１６
の電位は下降する。

ところで、第２図の回路において、給電電圧の低下に対
して最も余裕のない箇所は、抵抗８およびトランジスタ
１ｏのベース・エミッタ間を経てトランジスタ１２のコ
レクタ・エミッタ間に至る経路であり、前記トランジス
タ１４の動作電圧が０．４Ｖ　、　前記）ランジスタ１
ｏのベース・エミッタ間電圧が約０．７ｖであるので、
前記抵抗８および１３の両端の電圧を０．１ｖに設計し
たとすると限界電圧は約１．３ｖとなる。

つまり、第２図の回路では第１図の回路に比べて、１個
のトランジスタのコレクタ・エミッタ間飽和電圧分だけ
限界電圧が低くなったことになる。

なお、第２図の回路において、トランジスタ２３．２４
と抵抗２２．２５は定電流発生回路を構成しており、ト
ランジスタ２６，２７，２８゜６．１２と抵抗２９，７
．１３はいずれもカレントミラー回路を構成している。

さて、第３図は本発明の増幅回路を乾電池２本を電源と
するマイクロカセットテープレコーダのキャプスタン駆
動用モータの速度制御装置に適用した例を示したもので
、第２図と同様のものについては同一の符号を付してい
る。

第３図では、ＰＮＰ　型のトランジスタ１１のコレクタ
にＮＰＮ　型のトランジスタ３０のベースおよびコレク
タ、さらにはＮＰＮ　型のトランジスタ３１のベースが
接続され、前記トランジスタ３０゜３１のエミッタはい
ずれもマイナス側給電線路２に接続され、前記トランジ
スタ３１のコレクタはトランジスタ１０のコレクタに接
続されているとともにトランジスタ１４のベースにも接
続されている。

さらに、トランジスタ１０．１１のベースとプラス側給
電線路１の間に電圧クランパとしてトランジスタ３２の
ベース・エミッタ間および抵抗３３が接続されているが
、これらは必ずしも必要ではない。

第３図の回路は第２図の回路にトランジスタ３゜とトラ
ンジスタ３１による出力回路を付加したものであるが、
この出力回路によって増幅ゲインは第２図の回路に比べ
て一層高めることが出来る。

ところで、第２図、第３図の実施例では、いずれもバイ
ポーラトランジスタを用いているが、第４図に示す様に
ユニポーラトランジスタ（以下、ＦＥＴ　　と略称する
）を用いて構成することも出来る。

第４図では、Ｎチャネルエンノ・ンスメント型ＭＯ８Ｆ
ＥＴ　　１０３および１０４１７）ドレインは、それぞ
れ抵抗８，９を介してプラス側給電線路１に接続され、
前記ＦＥＴ　　１０３，１０４のドレインには、それぞ
れＰチャネルエンハンスメント型ＭＯ８ＦＥＴ　　１１
０　、１１１（７）ソースカ接続され、前記ＦＥＴ１１
１　のドレインｉｄＮチャネルエンハンスメント型ＭＯ
８ＦＥＴ　１３０　のゲートおよびドレイン、Ｎチャネ
ルエンノ１ンスメント型ＭＯ８ＦＥＴ１３１のゲートに
接続され、前記ＦＥＴ１３１　　のドレインは前記ＦＥ
Ｔ１１０　のドレインに接続されているとともに信号出
力端子１６にも接続されている。

ｔた、前記ＦＥＴ　１３０，１３１のソースはいずれも
マイナス側給電線路２に接続されている。

一方、プラス側給電線路１とマイナス側給電線路２の間
には抵抗２２とＮチャネルエンノ１ンスメ−ント型ＭＯ
８ＦＥＴ　１２３　のドレイン拳ソース間が直列に接続
され、前記ＦＥＴ１２３のドレインには同ＦＥＴ　　の
ゲートおよびＮチャネルエンノ・ンスメント型ＭＯ８Ｆ
ＥＴ　１０５，１１２のゲートが接続されている。前記
ＦＥＴ　１０５，１１２のソースはいずれもマイナス側
給電線路２に接続され、前記ＦＥＴ　　１０ｓ　（Ｄド
レインは前記ＦＥＴ　１０３゜１０４のソースに接続さ
れ、前記ＦＥＴ１１２　のドレインは前記ＦＥＴ　　ｊ
ｌｏ、１１１のゲートおよびＰチャネルエンノ−ンスメ
ント型ＭＯ８ＦＥＴ１３２のゲートおよびドレインに接
続され、前記ＦＥＴ１３２のソースは抵抗３３を介して
プラス側給電線路１に接続されている。

なお、第４図の回路の動作および効果については第２図
あるいは第３図の回路と同様であるので。

その説明は省略する。

以上の様に本発明の増幅回路は、第１のトランジスタと
第２のトランジスタの共通電極゛（エミッタあるいはソ
ース）を互いに接続するとともに第１の給電手段（第２
図においてはトランジスタ５と抵抗７であるが単なる抵
抗だけでも良い）を介して一方の給電線路に接続し、前
記第１．第２のトランジスタの出力電極（コレクタある
いはドレイン）はそれぞれ抵抗を介して他方の給電線路
に接続し、前記第１．第２のトランジスタの出力側にそ
れぞれ前記第１．第２のトランジスタと相補型の第３．
第４のトランジスタの共通電極を接続し、前記第３．第
４のトランジスタの入力電極（ベースあるいはゲート）
を互いに接続するとともに第２の給電手段（第２図にお
いてはトランジスタ１２と抵抗１３であるが単なる抵抗
だけでも良い。）を介して一方の給電線路に接続し、前
記第３、第４のトランジスタの少なくとも一方の出力電
極から出力信号を取り出す出力手段（第２図の回路にお
いてはトランジスタ１４と抵抗１７によスタ３０，３１
．１４によって構成されている。）を備え、前記第１．
第２のトランジスタの少なくとも一方の入力電極に入力
信号を印加するように構成したもので、従来回路に比べ
て、より低い電源電圧まで安定に動作させることが出来
るという大なる効果を奏するものである。

【図面の簡単な説明】

第１図は従来例を示す回路結線図、第２図、第３図、第
４図はいずれも本発明の実施例である増幅回路の回路結
線図である。３．４・・・・・・ＮＰＮ型のトランジスタ、８，９・
・・・・・抵抗、１０．１１・−・・・・ＰＮＰ型のト
ランジスタ。

Claims

【特許請求の範囲】（１）第１のトランジスタと第２のトランジスタの共通
電極をたがいに接続するとともに第１の給電手段を介し
て一方の給電線路に接続し、前記第１および第２のトラ
ンジスタの出力電極はそれぞれ抵抗を介して他方の給電
線路に接続し、前記第１および第２のトランジスタの出
力側にそれぞれ前記第１および第２のトランジスタと相
補型の第３および第４のトランジスタの共通電極を接続
し、前記第３および第４のトランジスタの入力電極をだ
がいに接続するとともに第２の給電手段を介して一方の
給電線路に接続し、前記第３および第４のトランジスタ
の少なくとも一方の出力電極から出力信号を取り出す出
力手段を備え、前記第１および第２のトランジスタの少
なくとも一方の入力電極に入力信号を印加するようにし
たことを特徴とする増幅回路。（２、特許請求の範囲第（１）項の記載において、前記
第１および第２の給電手段を定電流回路によって構成し
たことを特徴とする増幅回路。（３）特許請求の範囲第（２）項の記載において、前記
出力手段を、前記第３のトランジスタの出力電極に入力
電極と出力電極が接続された第６のトランジスタと、前
記第３のトランジスタの出力電極に入力電極が接続され
、前記第４のトランジスタの出力電極に出力電極が接続
された第６のトランジスタによって構成し、前記第６の
トランジスタの出力電極から出力信号を取り出すように
したことを特徴とする増幅回路。