JPS597244B2 - ウインドガタコンパレ−タ - Google Patents
ウインドガタコンパレ−タInfo
- Publication number
- JPS597244B2 JPS597244B2 JP2014975A JP2014975A JPS597244B2 JP S597244 B2 JPS597244 B2 JP S597244B2 JP 2014975 A JP2014975 A JP 2014975A JP 2014975 A JP2014975 A JP 2014975A JP S597244 B2 JPS597244 B2 JP S597244B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- reference voltage
- level reference
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
この発明は、入力回路に第1および第2のトランジスタ
による差動増幅回路を構成して低レベル側のスイッチン
グ動作をさせ、次段に接続された第3のトランジスタに
よつて高レベル側のスイッチング動作をさせるウインド
形コンパレータに関する。
による差動増幅回路を構成して低レベル側のスイッチン
グ動作をさせ、次段に接続された第3のトランジスタに
よつて高レベル側のスイッチング動作をさせるウインド
形コンパレータに関する。
従来のウインド形コンパレータは、スイッチング回路を
並列接続して動作させるものであわ、一般的には、コン
パレータを2個使用して、ウインド形コンパレータを構
成するのが通例である。
並列接続して動作させるものであわ、一般的には、コン
パレータを2個使用して、ウインド形コンパレータを構
成するのが通例である。
第1図はその一例を示すブロック図であわ、同図におけ
るC1、C2はそれぞれコンパレータであつて、コンパ
レータC7の高レベル基準電圧印加端子とコンパレータ
C2の低レベル基準電圧印カロ端子を直結して入力端子
T1とし、コンパレータC1、C2の出力端子を共通に
して出力端子T2としている。そして、コンパレータC
1の低レベル基準電圧印加端子T3に低レベルの電圧を
印加し、コンパレータC2の高レベル基準電圧印加端子
T4に高レベルの電圧を印力”するようにしたものであ
る。このような従来のウインド形コンパレータは上記よ
りも明らかなように、コンパレータ2個を必要とするた
めに回路構成が複雑でスイッチング回路を並列に2個接
続する必要があわ、また、高価になる欠点があつた。
るC1、C2はそれぞれコンパレータであつて、コンパ
レータC7の高レベル基準電圧印加端子とコンパレータ
C2の低レベル基準電圧印カロ端子を直結して入力端子
T1とし、コンパレータC1、C2の出力端子を共通に
して出力端子T2としている。そして、コンパレータC
1の低レベル基準電圧印加端子T3に低レベルの電圧を
印加し、コンパレータC2の高レベル基準電圧印加端子
T4に高レベルの電圧を印力”するようにしたものであ
る。このような従来のウインド形コンパレータは上記よ
りも明らかなように、コンパレータ2個を必要とするた
めに回路構成が複雑でスイッチング回路を並列に2個接
続する必要があわ、また、高価になる欠点があつた。
この発明は、上記従来の欠点を除去するためになされた
もので、入力回路に第1および第2のトランジスタによ
る差動増幅回路を構成して低レベル側のスイッチング動
作をさせるようにし、次段に接続された第3のトランジ
スタにより高レベル側のスイッチング動作をさせること
によシ、1個のコンパレータでウインド形コンパレータ
の機能を持たせることができ、回路構成が簡単で安価に
できるウインド形コンパレータを提供するものである。
もので、入力回路に第1および第2のトランジスタによ
る差動増幅回路を構成して低レベル側のスイッチング動
作をさせるようにし、次段に接続された第3のトランジ
スタにより高レベル側のスイッチング動作をさせること
によシ、1個のコンパレータでウインド形コンパレータ
の機能を持たせることができ、回路構成が簡単で安価に
できるウインド形コンパレータを提供するものである。
次に、図面に基づきこの発明のウインド形コンパレータ
の実施例について説明すると、第2図はその一実施例に
あ一ける基本回路を示す図であり、同図の6は第1のト
ランジスタ、7は第2のトランジスタ、そして4は第3
のトランジスタである。
の実施例について説明すると、第2図はその一実施例に
あ一ける基本回路を示す図であり、同図の6は第1のト
ランジスタ、7は第2のトランジスタ、そして4は第3
のトランジスタである。
第1のトランジスタ6と第2のトランジスタ7はともに
NPN形が使用されて督り、そして、差動増幅器を構成
してふ・り、第1のトランジスタ6と第2のトランジス
タ7の両エミツタを直結するとともに、その接続点は定
電流源11を介して接地端子12(FC接続されている
。また、第1のトランジスタ6のベースは低レベル基準
電圧印力I端子5に接続されており、また、第2のトラ
ンジスタ7のベースは入力端子9に接続?れている。
NPN形が使用されて督り、そして、差動増幅器を構成
してふ・り、第1のトランジスタ6と第2のトランジス
タ7の両エミツタを直結するとともに、その接続点は定
電流源11を介して接地端子12(FC接続されている
。また、第1のトランジスタ6のベースは低レベル基準
電圧印力I端子5に接続されており、また、第2のトラ
ンジスタ7のベースは入力端子9に接続?れている。
第1のトランジスタ6のコレクタは電源電圧供給端子1
に接続されておわ、この電源電圧供給端5子1には第2
のトランジスタ7のコレクタが負荷回路2を介して接続
されている。
に接続されておわ、この電源電圧供給端5子1には第2
のトランジスタ7のコレクタが負荷回路2を介して接続
されている。
上記第2のトランジスタ7のコレクタは第3のトランジ
スタ4(PNP形)のベースに接続されている。
スタ4(PNP形)のベースに接続されている。
この第3のトランジスタ4のエミツタは5高レベル基準
電圧印加端子3に接続され、コレクタは負荷10を介し
て上記接地端子12に接続されているとともに、出力端
子8に接続されている。ところで、ウインド形コンパレ
ータの機能は、2つの設定値の間の入力に対してだけ、
出力が高5レベル(以下、[H」と略称する)または低
レベル(以下、「L」と略称する)となる、と云つた特
性のコンパレータの名称で、その動作の様子は第3図に
示すごとくになる。上記第2図のウインド形コンパレー
タはこのよ こうな動作を行なうものであり、以下に、
この第3図を併用してこの発明のウインド形コンパレー
タの動作について説明する。
電圧印加端子3に接続され、コレクタは負荷10を介し
て上記接地端子12に接続されているとともに、出力端
子8に接続されている。ところで、ウインド形コンパレ
ータの機能は、2つの設定値の間の入力に対してだけ、
出力が高5レベル(以下、[H」と略称する)または低
レベル(以下、「L」と略称する)となる、と云つた特
性のコンパレータの名称で、その動作の様子は第3図に
示すごとくになる。上記第2図のウインド形コンパレー
タはこのよ こうな動作を行なうものであり、以下に、
この第3図を併用してこの発明のウインド形コンパレー
タの動作について説明する。
この第3図は横軸に時間をとり、縦軸【入力電圧卦よび
出力電圧をとつて示すものであり、このl第3図に示す
ように、入力端子9に接地電圧から徐々に電圧を印カロ
した場合を例にとつて、詳細に述べる。
出力電圧をとつて示すものであり、このl第3図に示す
ように、入力端子9に接地電圧から徐々に電圧を印カロ
した場合を例にとつて、詳細に述べる。
な}、ウインド形コンパレータにおいて、低レベル基準
電圧をVTLl高レベル側の動作設定電圧を高レベル基
準電圧VTLとして説明することにする。
電圧をVTLl高レベル側の動作設定電圧を高レベル基
準電圧VTLとして説明することにする。
さて、始めは、入力電圧は電3図より明らかなように、
接地電圧にあるので、第2のトランジスタ7のコレクタ
電圧はほぼ電源電圧に等しい電圧となり、しや断状態と
なるため、出力端子8の電圧は「L」となる。
接地電圧にあるので、第2のトランジスタ7のコレクタ
電圧はほぼ電源電圧に等しい電圧となり、しや断状態と
なるため、出力端子8の電圧は「L」となる。
次いで、徐々に入力端子に電圧を印加して、第2のトラ
ンジスタ7のしきい電圧、すなわち、第1のトランジス
タ6のベースに印加されている低レベル基準電圧VTL
を越えると、第2のトランジスタ7のコレクタ.エミツ
タ電極間が導通して、コレクタ電極は「L」となる。
ンジスタ7のしきい電圧、すなわち、第1のトランジス
タ6のベースに印加されている低レベル基準電圧VTL
を越えると、第2のトランジスタ7のコレクタ.エミツ
タ電極間が導通して、コレクタ電極は「L」となる。
したがつて、この第2のトランジスタ7の次段に接続さ
れた第3のトランジスタ4はオンして、出力端子8の出
力電圧は「H」に反転する。
れた第3のトランジスタ4はオンして、出力端子8の出
力電圧は「H」に反転する。
さら【、入力端子9に電圧を印加してゆくと、第2のト
ランジスタ7は飽和状態となり、コレクタ電圧よりベー
ス電圧が高くなる。すると、第2のトランジスタ7のコ
レクタ電圧は入力電圧の増力目にしたがつて、電圧上昇
する現象が起こV1この第2のトランジスタ7のコレク
タ電圧が第3のトランジスタ4の高レベル側のしきい電
圧(高レベル基準電圧)に達すると、コレクタ・エミツ
タ間はしや断状態になる。つまわ、出力端子8の出力電
圧は再び「Llに転じる。
ランジスタ7は飽和状態となり、コレクタ電圧よりベー
ス電圧が高くなる。すると、第2のトランジスタ7のコ
レクタ電圧は入力電圧の増力目にしたがつて、電圧上昇
する現象が起こV1この第2のトランジスタ7のコレク
タ電圧が第3のトランジスタ4の高レベル側のしきい電
圧(高レベル基準電圧)に達すると、コレクタ・エミツ
タ間はしや断状態になる。つまわ、出力端子8の出力電
圧は再び「Llに転じる。
以上の動作によ楓第2のトランジスタ7と第3のトラン
ジスタ4によつて、ウインド形のスイツチング動作を行
なわせられることになる。
ジスタ4によつて、ウインド形のスイツチング動作を行
なわせられることになる。
また、逆に、入力端子9VC印力Dする電圧を高電圧状
態から接地電圧の方向に電圧降下させた場合(第3図の
右側に示す状態)!/(:卦いても、上記した動作原理
Kしたがつて、ウインド形スイツチング動作を行なうこ
とは自明である。また、低レベル側のしきい電圧、すな
わち、第2のトランジスタ7のスイツチング動作電圧は
、第1のトランジスタ6のベース電極に印カロされる低
レベル基準電圧によつて決まる。
態から接地電圧の方向に電圧降下させた場合(第3図の
右側に示す状態)!/(:卦いても、上記した動作原理
Kしたがつて、ウインド形スイツチング動作を行なうこ
とは自明である。また、低レベル側のしきい電圧、すな
わち、第2のトランジスタ7のスイツチング動作電圧は
、第1のトランジスタ6のベース電極に印カロされる低
レベル基準電圧によつて決まる。
な卦、第1のトランジスタ6と第2のトランジスタ7は
差動増幅器を構成しているので、温度による低レベル側
のスイツチング動作電圧の変動は打ち消し合つて温度補
償が施される。
差動増幅器を構成しているので、温度による低レベル側
のスイツチング動作電圧の変動は打ち消し合つて温度補
償が施される。
さらに、高レベル側のしきい電圧、つまり、第3のトラ
ンジスタ4のスイツチング動作電圧はエミツタ電極に印
加される高レベル基準電圧によつて決まる。
ンジスタ4のスイツチング動作電圧はエミツタ電極に印
加される高レベル基準電圧によつて決まる。
ここで、高レベル側のしきい電圧は第3のトランジスタ
4のベース.エミツタ間電圧に依存しているが、温度変
化によるしきい電圧の変動は第2のトランジスタ7のベ
ース.エミツタ間電圧の温度変化【よる電圧変動と相殺
するため、高レベル側のしきい電圧は温度補償されるこ
とになる。
4のベース.エミツタ間電圧に依存しているが、温度変
化によるしきい電圧の変動は第2のトランジスタ7のベ
ース.エミツタ間電圧の温度変化【よる電圧変動と相殺
するため、高レベル側のしきい電圧は温度補償されるこ
とになる。
換言すれば、低レベル側のスイツチング動作電圧および
高レベル側スイツチング動作電圧ともに、温度補償が施
されている。な}、上記第3のトランジスタ4に代えて
、電界効果トランジスタを使用してもよい。
高レベル側スイツチング動作電圧ともに、温度補償が施
されている。な}、上記第3のトランジスタ4に代えて
、電界効果トランジスタを使用してもよい。
以上のように、この発明によれば、入力電圧が低レベル
基準電圧と高レベル基準電圧との間にある間出力電圧が
得られるように第2のトランジスタおよび第3のトラン
ジスタあるいは電界効果トランジスタによつてウインド
形のスイツチング動作を行なうようにし、特に第2のト
ランジスタのスイツチング動作電圧は第1のトランジス
タのベースに印加される低レベル基準電圧で決定し、第
3のトランジスタあるいは電界効果トランジスタのスイ
ツチング動作電圧はこの第3のトランジスタまたは電界
効果トランジスタに印加する高レベル基準電圧により決
定するようにしたので、コンパレータが1個だけで、ウ
インド形コンパレータを構成することができ、回路構成
が簡単でかつ低価格化が可能となるものである。
基準電圧と高レベル基準電圧との間にある間出力電圧が
得られるように第2のトランジスタおよび第3のトラン
ジスタあるいは電界効果トランジスタによつてウインド
形のスイツチング動作を行なうようにし、特に第2のト
ランジスタのスイツチング動作電圧は第1のトランジス
タのベースに印加される低レベル基準電圧で決定し、第
3のトランジスタあるいは電界効果トランジスタのスイ
ツチング動作電圧はこの第3のトランジスタまたは電界
効果トランジスタに印加する高レベル基準電圧により決
定するようにしたので、コンパレータが1個だけで、ウ
インド形コンパレータを構成することができ、回路構成
が簡単でかつ低価格化が可能となるものである。
また、温度による低レベル側のスイツチング動作電圧の
変動ならびに高レベル側のスイツチング動作電圧の変動
が補償され、動作が安定となる利点も有するものである
。
変動ならびに高レベル側のスイツチング動作電圧の変動
が補償され、動作が安定となる利点も有するものである
。
第1図は従来のウインド形コンパレータのプロツク図、
第2図はこの発明のウインド形コンパレータの一実施例
の基本回路を示す図、第3図はこの発明のウインド形コ
ンパレータの動作を説明するための図である。 1・・・電源電圧供給端子、2・・・負荷回路、3・・
・高レベル基準電圧印加端子、4,6,7・・・トラン
ジスタ、5・・・低レベル基準電圧印加端子、8・・・
出力端子、9・・・入力端子、10・・・負荷、11・
・・定電流源、12・・・接地端子。
第2図はこの発明のウインド形コンパレータの一実施例
の基本回路を示す図、第3図はこの発明のウインド形コ
ンパレータの動作を説明するための図である。 1・・・電源電圧供給端子、2・・・負荷回路、3・・
・高レベル基準電圧印加端子、4,6,7・・・トラン
ジスタ、5・・・低レベル基準電圧印加端子、8・・・
出力端子、9・・・入力端子、10・・・負荷、11・
・・定電流源、12・・・接地端子。
Claims (1)
- 1 第1、第2の一対のトランジスタで差動増幅器を構
成し、上記第1のトランジスタのベースに低レベル基準
電圧を印加し、上記第2のトランジスタのベースに入力
電圧を印加するようにし、この第2のトランジスタのコ
レクタに上記第1および第2のトランジスタとは導電性
の異なる第3のトランジスタのベースあるいは電界効果
トランジスタのゲートを接続し、上記第3のトランジス
タのコレクタあるいはドレインより出力電圧を得るよう
にし、この第3のトランジスタあるいは電界効果トラン
ジスタの出力電圧を得る電極とは別の電極に上記低レベ
ル基準電圧より高い電圧の高レベル基準電圧を印加し、
上記第1および第2のトランジスタのコレクタにバイア
ス電圧を印加するようにしてなり、上記第2のトランジ
スタのスイッチング動作を上記低レベル基準電圧によつ
て決定するとともに第3のトランジスタまたは電界効果
トランジスタのスイッチングの動作を上記高レベル基準
電圧によつて決定するようにして、上記入力電圧が上記
低レベル基準電圧と高レベル基準電圧の間にある間上記
出力電圧を得るように上記第2および第3のトランジス
タあるいは電界効果トランジスタによつてウインド形ス
イッチング動作を行なうようにしたことを特徴とするウ
インド形コンパレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014975A JPS597244B2 (ja) | 1975-02-18 | 1975-02-18 | ウインドガタコンパレ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014975A JPS597244B2 (ja) | 1975-02-18 | 1975-02-18 | ウインドガタコンパレ−タ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5194737A JPS5194737A (ja) | 1976-08-19 |
JPS597244B2 true JPS597244B2 (ja) | 1984-02-17 |
Family
ID=12019084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014975A Expired JPS597244B2 (ja) | 1975-02-18 | 1975-02-18 | ウインドガタコンパレ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS597244B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0510483B2 (ja) * | 1984-04-24 | 1993-02-09 | Honda Motor Co Ltd |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5939758B2 (ja) * | 1977-10-31 | 1984-09-26 | 松下電器産業株式会社 | チャイム音発生装置 |
JPS59127416A (ja) * | 1983-01-10 | 1984-07-23 | Meidensha Electric Mfg Co Ltd | 多段電圧比較器 |
US6597749B1 (en) * | 1999-11-19 | 2003-07-22 | Atmel Corporation | Digital frequency monitoring |
-
1975
- 1975-02-18 JP JP2014975A patent/JPS597244B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0510483B2 (ja) * | 1984-04-24 | 1993-02-09 | Honda Motor Co Ltd |
Also Published As
Publication number | Publication date |
---|---|
JPS5194737A (ja) | 1976-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3984703A (en) | CMOS Schmitt trigger | |
US2955257A (en) | Transistor class b signal amplifier circuit | |
JPS6156642B2 (ja) | ||
US4241314A (en) | Transistor amplifier circuits | |
JPS597244B2 (ja) | ウインドガタコンパレ−タ | |
JPH09294025A (ja) | 容量結合回路 | |
JP3005730B2 (ja) | 論理和回路 | |
JPH021408B2 (ja) | ||
JP3103104B2 (ja) | バッファ回路 | |
JP2752836B2 (ja) | 電圧・電流変換回路 | |
JPH0139014Y2 (ja) | ||
JPS6123852Y2 (ja) | ||
JPS584327Y2 (ja) | 増幅回路 | |
JPH0746973Y2 (ja) | 温度補償電圧増幅器 | |
JPS5853798Y2 (ja) | 信号読み出し回路 | |
JPS6347113Y2 (ja) | ||
JP2674274B2 (ja) | 基準電圧回路 | |
SU1173518A1 (ru) | Повторитель напр жени | |
JP3837263B2 (ja) | 半導体集積回路 | |
JPS62111508A (ja) | 演算増幅器 | |
JPS5917712A (ja) | ベ−ス電流補正回路 | |
JPS6259485B2 (ja) | ||
JPH0226802B2 (ja) | ||
JPH06332547A (ja) | 電流発生回路 | |
JPH0388507A (ja) | 差動増幅回路 |