JPS5853798Y2 - 信号読み出し回路 - Google Patents
信号読み出し回路Info
- Publication number
- JPS5853798Y2 JPS5853798Y2 JP2650578U JP2650578U JPS5853798Y2 JP S5853798 Y2 JPS5853798 Y2 JP S5853798Y2 JP 2650578 U JP2650578 U JP 2650578U JP 2650578 U JP2650578 U JP 2650578U JP S5853798 Y2 JPS5853798 Y2 JP S5853798Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- signal readout
- resistor
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【考案の詳細な説明】
固体撮像素子の信号読み出し回路としては従来第１図の
ような構成が考えられていた。
ような構成が考えられていた。
１は固体撮像素子、２はこの素子を正常に動作させるた
めに必要とされるバイアス電圧（ＤＣ数■）を印加させ
るための抵抗Ｒ，３はバイアス電源、４は結合コンデン
サ、５はプリアンプである。
めに必要とされるバイアス電圧（ＤＣ数■）を印加させ
るための抵抗Ｒ，３はバイアス電源、４は結合コンデン
サ、５はプリアンプである。
ここで、抵抗Ｒはプリアンプの入力インピーダンスに比
べて十分に大きな値にしないと、信号成分がこの抵抗Ｒ
を通して流れるためＳ／Ｈの劣化を引き起こす。
べて十分に大きな値にしないと、信号成分がこの抵抗Ｒ
を通して流れるためＳ／Ｈの劣化を引き起こす。
抵抗を大きくすると素子に強い光が照射された場合には
大きな電流が流れるためにこの抵抗による電圧降下が起
こり、素子に正常なバイアス電圧が印加されないという
問題が起こる。
大きな電流が流れるためにこの抵抗による電圧降下が起
こり、素子に正常なバイアス電圧が印加されないという
問題が起こる。
また、結合コンデンサ４を使用しているために、信号が
大きく変化する部分ではストリーキングと呼ばれる尾引
き現象が発生し画質を劣化させる。
大きく変化する部分ではストリーキングと呼ばれる尾引
き現象が発生し画質を劣化させる。
本考案は上述した問題点を解消する方法として直結形プ
リアンプを用いた場合の最適回路構成を提供する。
リアンプを用いた場合の最適回路構成を提供する。
本考案によれば、バイアス電圧は負帰還型増幅器の帰還
抵抗を通して印加され、かつバイアス電圧の可変を上記
負帰還型増幅器の初段（トランジスタ）の（エミッタ）
抵抗を可変することによって行なう。
抵抗を通して印加され、かつバイアス電圧の可変を上記
負帰還型増幅器の初段（トランジスタ）の（エミッタ）
抵抗を可変することによって行なう。
本考案の一実施例を第２図に示す。
バイアス電圧は正と仮定する。
１は固体撮像素子、６は帰還抵抗Ｒ１，７は固体撮像素
子１の映像信号を出力する信号読み出し線に接続される
トランジスタ、８はトランジスタのコレクタ負荷抵抗、
９は可変抵抗、１０はコンデンサ、１１は直流結合差動
アンプ、１２は基準電源である。
子１の映像信号を出力する信号読み出し線に接続される
トランジスタ、８はトランジスタのコレクタ負荷抵抗、
９は可変抵抗、１０はコンデンサ、１１は直流結合差動
アンプ、１２は基準電源である。
この回路の直流分について考えると、差動アンプ１１の
非反転入力Ａの電圧は反転入力Ｂの電圧、すなわち基準
電源１２の電圧にほぼ等しくなるように帰還がかかる。
非反転入力Ａの電圧は反転入力Ｂの電圧、すなわち基準
電源１２の電圧にほぼ等しくなるように帰還がかかる。
入力ＡとＢの差はほぼ零だが、差動アンプ１１のオーグ
ループのゲインが非常に大きいので、出力電圧は数ボル
トとなる。
ループのゲインが非常に大きいので、出力電圧は数ボル
トとなる。
したがってトランジスタのエミッタ電圧と（ベース）電
圧の１ は常に一定となり、一定の（コレクタ）電流
が流れる回路となっている。
圧の１ は常に一定となり、一定の（コレクタ）電流
が流れる回路となっている。
このため、（エミッタ）電位を可変抵抗９により可変す
ると、（ベース）電位を数Ｖ程度可変することができ、
最適なバイアス電圧を、固体撮像素子に印加することが
できる。
ると、（ベース）電位を数Ｖ程度可変することができ、
最適なバイアス電圧を、固体撮像素子に印加することが
できる。
すなわち、トランジスタ７０ペース電圧をｅｉ。
ドレイン電圧を６２、基準電源１２の電圧をｅ。
、負荷抵抗８をＲＤ、可変抵抗９をＲ８、コンデンサｉ
０をＣｓ、トランジスタ７のしきい値電圧を■Ｔ１差
動アンプ１１のゲインをＧ１電源電圧Ｖとすると、初段
の直流成分については、 となるから、Ｒ８を可変とすればｅｌを可変できる。
０をＣｓ、トランジスタ７のしきい値電圧を■Ｔ１差
動アンプ１１のゲインをＧ１電源電圧Ｖとすると、初段
の直流成分については、 となるから、Ｒ８を可変とすればｅｌを可変できる。
例えばＶ＝１２Ｖ、ｅｏ＝７Ｖとし、ＲＤ−１にΩ、Ｒ
８を１００Ω〜ＩＫΩまで可変したとすると、ＶＴ＝０
．２Ｖのとき、ｅ、は０．７Ｖ〜５．２■まで可変でき
る。
８を１００Ω〜ＩＫΩまで可変したとすると、ＶＴ＝０
．２Ｖのとき、ｅ、は０．７Ｖ〜５．２■まで可変でき
る。
特に直流結合差動アンプを第３図に詳述した。
第３図では、トランジスタのかわりにＦＥＴを使用した
例を示す。
例を示す。
交流分についてはＦＥＴのソースにコンデンサ１０を付
けることにより、ゲイン及び必要とする帯域での周波数
特性を一定にすることができる。
けることにより、ゲイン及び必要とする帯域での周波数
特性を一定にすることができる。
コンデンサ１０を付加しない場合には、初段ＦＥＴのゲ
インは可変抵抗９と負荷抵抗８の比で決定される。
インは可変抵抗９と負荷抵抗８の比で決定される。
したがって、可変抵抗９を変えると初段のゲインは変化
してしまう。
してしまう。
特に交流分のゲインの変化は望ましくないため、可変抵
抗９にコンデンサ１０を付加する。
抗９にコンデンサ１０を付加する。
こうすると交流分のゲインはＦＥＴ７の性能と負荷抵抗
８だゆで決定されようになる。
８だゆで決定されようになる。
但し、帰還抵抗６を介した帰還があり、全体のゲインは
この帰還抵抗Ｒ１６によってほぼ決定される。
この帰還抵抗Ｒ１６によってほぼ決定される。
つまり信号電流なＩａとすると出力電圧は■ｓ−にとな
る。
る。
コンデンサ１０を付加すると交流分に対するＳ／Ｎが改
善できる。
善できる。
この回路によりバイアス電圧を設定すると、強い光が素
子に照射されても、ゲート電位が常に一定となるように
帰還がかかるために、バイアス電圧の変動はなくなる。
子に照射されても、ゲート電位が常に一定となるように
帰還がかかるために、バイアス電圧の変動はなくなる。
また、第１図のようなバイアスを与えるための抵抗は不
用となるためにこの抵抗によるＳ／Ｎの劣化をさげるこ
とができる。
用となるためにこの抵抗によるＳ／Ｎの劣化をさげるこ
とができる。
さらに、結合コンデンサ４を使用していないためにスト
リーキングも発生しないという利点がある。
リーキングも発生しないという利点がある。
第２図のバイアス電圧は正の電圧と仮定したが負の電圧
の場合でも、同じ考え方で回路を構成できることはいう
までもない。
の場合でも、同じ考え方で回路を構成できることはいう
までもない。
また第３図に示したように初段にトランジスタではなく
ＦＥＴを使用すると、ゲート電流がほとんど流れないた
めＳ／Ｎの向上をはかることができる。
ＦＥＴを使用すると、ゲート電流がほとんど流れないた
めＳ／Ｎの向上をはかることができる。
なお、本考案は何ら固体撮像素子に限定されず、他の撮
像装置等に適用可能である。
像装置等に適用可能である。
第１図は従来例図、第２図、第３図は本考案の実施例図
である。
である。
Claims (1)
- 撮像手段の映像信号を出力する信号読み出し線に、その
制御端が接続されたトランジスタと、該トランジスタの
コレクタ端子が接続された直結形差動増幅器と、該差動
増幅器の出力を上記トランジスタの制御端に帰還する帰
還路とを有し、上記トランジスタのエミッタ抵抗を可変
とした信号読み出し回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2650578U JPS5853798Y2 (ja) | 1978-03-03 | 1978-03-03 | 信号読み出し回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2650578U JPS5853798Y2 (ja) | 1978-03-03 | 1978-03-03 | 信号読み出し回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54131421U JPS54131421U (ja) | 1979-09-12 |
| JPS5853798Y2 true JPS5853798Y2 (ja) | 1983-12-07 |
Family
ID=28868885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2650578U Expired JPS5853798Y2 (ja) | 1978-03-03 | 1978-03-03 | 信号読み出し回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853798Y2 (ja) |
-
1978
- 1978-03-03 JP JP2650578U patent/JPS5853798Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54131421U (ja) | 1979-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4333058A (en) | Operational amplifier employing complementary field-effect transistors | |
| JPH0616571B2 (ja) | 電流増幅装置 | |
| US5130572A (en) | Operational track-and-hold amplifier | |
| EP0066572A1 (en) | Driver circuit having reduced cross-over distortion | |
| KR987001154A (ko) | 증폭기 | |
| JPS6133708Y2 (ja) | ||
| JPS6119134B2 (ja) | ||
| US4255716A (en) | Automatic gain control circuit | |
| US4241314A (en) | Transistor amplifier circuits | |
| JP2573666B2 (ja) | 非平衡・平衡変換回路 | |
| JPS5853798Y2 (ja) | 信号読み出し回路 | |
| JP3162732B2 (ja) | 増幅回路 | |
| US4510459A (en) | Wideband record amplifier | |
| JPS5818333Y2 (ja) | ゾウフクカイロ | |
| JP3338333B2 (ja) | 増幅回路 | |
| JPH0618293B2 (ja) | 演算増幅器 | |
| JP3217557B2 (ja) | 電圧利得制御回路 | |
| US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
| JPH0732261B2 (ja) | 半導体受光装置 | |
| JP2509462Y2 (ja) | 増幅器 | |
| JPS597244B2 (ja) | ウインドガタコンパレ−タ | |
| JPS6336745Y2 (ja) | ||
| JPS59816Y2 (ja) | 差動増幅回路 | |
| JP2520809B2 (ja) | Ｆｅｔバイアス回路 | |
| JPS6223135Y2 (ja) |