JPS5818333Y2 - ゾウフクカイロ - Google Patents

Description

【考案の詳細な説明】 本考案は増幅回路に関し、特に三極管特性増幅素子を用
いて、その動作電流が電源電圧等の供給電源の変動に感
応しないようにした増幅回路に関する。

一般に、三極前特性で代表される電流不飽和形増幅素子
は第１図に示す如く静特性で表わされる。

この電流不飽和形増幅素子は、一般的には真空管で代表
されるが、近来特に接合形で代表されるトランジスタ構
成のＦＥＴ（電界効果トランジスタ）、例えば縦型接合
電界効果トランジスタ（以下縦型ＦＥＴと称す）で同様
の動作特性が得られることが発見され、特にそれが周波
数特性及び大電力用素子として優れているという点に注
目が集っている。

そして、この縦型ＦＥＴは、ｐｎ接合を形成した時に、
自然に内部に生じる拡散電位による空乏層の広がりを積
極的に利用しゲート印加電圧ＶＧがない場合でも、拡散
電位のみで空乏層が互いについた状態が実現できること
に着目したものであってこれによりゲート電圧ｖＧが印
加しない場合でも空乏層はほぼついているからドレイン
電圧ＶＤを増してもドレイン電流ＩＤはすぐには流れな
い特性が得られる。

しかるにこのときの特性は第１図に示す静特性である。

従ってこの結果ゲート電圧ＶＧの変化でドレイン電圧ｖ
Ｄの大きな変化を得ることができる大電力用素子として
利用でき、かつまた歪の少ない動作をさせることができ
ると共に、ゲート・ソース、ゲート・ドレイン間の容量
が小さくなり周波数特性が向上する効果を奏するもので
ある。

前記特性は近似的に次式で表わされる。

即ち、動作電流（ドレイン電流）ＩＤは、電流ＩＤは、 尚、 ＩＤ・・・ドレイン電流 μ・・・電圧増幅率 ｇｍ・・・相互コンダクタンス ｒｐ・・・内部抵抗 ＶＧＳ・・・ゲート・ソース電極間電圧 （ドレイン・ソース電極間電圧に対 して逆極性電圧をとる） ＶＤＳ・・・ドレイン・ソース電極間電圧このような動
作特性を有する三極青竹性増幅素子、例えば三極管特性
縦型ＦＥＴは、ドレイン・ソース電極間電圧に対して電
流が大きく変化し、定電流性を持たないので、増幅回路
として構成した場合、電源電圧の変動例えば−・ム戒分
等によって動作電流が変動し、電流に比例した成分例え
ば負荷抵抗両端電圧を出力として得ようとする場合電源
電圧変動分が出力に重畳される欠点がある。

本考案は上述した欠点を除去するために成されたもので
、電流不飽和形のいわゆる三極青竹性増幅素子を用いて
構成を極めて簡易にしながら、該三極青竹性増幅素子の
動作電流が電源電圧の変動に対して感応しないようにし
た増幅回路を提供することを目的とするものである。

以下、図面第２図を参照して本考案に係る増幅回路の一
実施例を詳細に説明する。

Ｑｌは二極管特性増幅素子即ち、縦型ＦＥＴであって、
このＦＥＴＱｌのドレイン電極りは負荷ＲＤを介して電
源ＶＤＫ接続され、ソース電極Ｓはソース抵抗Ｒｓを介
して接地されると共に、電流帰還を行う負帰還抵抗ＲＢ
を介して前記電源ＶＤに接地されている。

そして制御電極即ちゲート電極Ｇに信号源ＶＧから入力
信号が印加され、ドレイン電極りから出力が導出される
。

このように構成された本考案の増幅回路に於いて、電源
電圧Ｖ１）を供給したとき前記抵抗ＲＤ。

ＲＢに流れる夫々電流をＩＤ、ＩＢとすると、前記ＦＥ
ＴＱ１のゲート・ソース間電圧ＶＧＳは、Ｖｃｓ””Ｖ
ａ−Ｒｓ（ＩＤ＋ＩＢ） ＝（３）ドレイ
ン・ソース間電圧ＶＤＳは、 ＶＤｓ＝ＶＤ−ＩＤ−ＲＤ−（ＩＤ＋ＩＢ）−Ｒ８−（
４）また、ＶＤ＝ＩＢ−ＲＢ＋Ｒ８（ＩＤ＋ＩＢ）から
これらの関係を前述した（２）式にあてはめると、即ち
、ＲＢ−μＲ８＝Ｏ１，’、ＲＢ＝μＲ８なる関係に設
定すれば、動作電流（ドレイン電流）ＩＤは電源電圧Ｖ
Ｄに無関係になる。

（但し、（２）〜（３）式の成立する範囲に卦いて）換
言すれば、動作電流ＩＤは電源電圧ＶＤの変動に対して
影響を受けない事が理解できる。

尚、このとき負帰還抵抗ＲＢとソース抵抗ＲＳの並列値
は、電流負帰還抵抗の役目を成す。

上記（６）式で示される動作関係は、他の効果を備える
興味深い性質をも示している。

即ち、前記ソース抵抗Ｒｓと負帰還抵抗ＲＢの選定によ
って、電源ＶＤの係数は極性を正または負に成し得るこ
とを示している。

従ってこの事は電源電圧の変動に対して、不感の点をは
さんで電流の変化は極性を変え得ることを示すものであ
る。

そして実際的に用いられる増幅回路の結合に於いては、
この増幅回路の電源に重畳される増幅された出力電圧の
位相が、該回路の動作電流に対して正帰還的に影響する
場合、これを負帰還に変換し得ることであり、また、負
帰還に影響している場合、その帰還量を減少させて利得
を調整し得ることを示しているものである。

このように、本考案の増幅回路に依れば、三極青竹性増
幅素子の動作電流が、電源電圧の変動に対して感応され
ないばかりでなく、他の増幅回路の結合に際しても極め
て応用性が大きいものである。

更に本考案は縦型ＦＥＴ（ｈのゲート電極Ｇを基準に電
源の一部をソース電極Ｓに帰還を施すものであるから、
ソース抵抗Ｒｓと帰還抵抗ＲＢ Ｋよる簡単な構成で上
記目的を達成できる所謂ゲート電極Ｇに逆バイアスを与
えるための別電源を不要とすると共に反転用のトランジ
スタ等も不要で設計の容易性と共にコスト的にも有利で
ある効果を奏する。

第３図は本考案の他の実施例で、前述した第２図に示し
た実施例の増幅回路を相補性三極前特性増幅素子（縦型
Ｆ ＥＴＱＩ、Ｑ２）で２段直結した例である。

この実施例においては、２段目の増幅する縦型ＦＥＴＱ
２は、そのソース電極をソース抵抗Ｒ’ｓを介して正電
源ＶＤ側に接続すると共にドレイン電極を負荷抵抗ＲＤ
２を介して入力共通接地側に接続し、この負荷抵抗ＲＤ
２の両端から出力を得るように構成したものである。

そして前記ソース電極は帰還抵抗ＲＢ ｔを介して入力
共通接地側に接続されるものである。

従ってこのことは第２図で説明したように電源の極性は
負に成し得ることを示し、電源電圧の変動に対して、不
感の点をはさんで電流の変化は極性を変え得ることを示
し、同様にして動作電源（ドレイン電流）は電源電圧（
入力共通接地側）に対して・・ム等の重畳した電圧変動
の影響を受けることはない。

即ち前記接地に対して電源変動の影響のない出力を取り
出すことができる。

第４図は本考案の更に他の実施例で、電源ｖＤに直列に
三極青竹性増幅素子（縦型ＦＥＴ）Ｑ。

を接続したものであり、該三極前特性ＦＥＴＱ。

の出力端はソース電極即ち、入出力共通電極を出力端と
する増幅回路である。

そして前段の三極前特性ＦＥＴＱ１の電源は前記出力端
と共通になり、出力電圧は重畳されるが、その動作電流
は出力信号の影響を受けることはない。

即ち、前記後段の三極前特性ＦＥＴＱｏの出力電位を、
前段の三極前特性ＦＥＴＱ、の電源として用いるので増
幅回路段間にかいてもその出力電圧の変動に対する出力
信号の影響を防止することができると共に、直結構成に
よる増幅回路を構成できる。

更には前記後段ＦＥＴＱｏのバイアスは前段ＦＥＴＱ１
の負荷抵抗ＲＤの両端の電圧がその制御電極（ゲート電
極）に印加されるので、安定した励磁駆動ができ、特に
出力増幅回路を構成する場合増幅度の低下や不安定をも
除去でき非常に効果的である。

以上説明したように、本考案に係る増幅回路に依れば、
三極青竹性増幅素子の動作電流が、電源電圧及び出力電
圧等の供給電源の変動に対して感応されないばかりでな
く、１電源で構成でき、しかも電流反転用のトランジス
タ等も不要で構成が頗る簡単で設計も容易にできコスト
的にも安価にできる効果を奏する。

また、他の増幅回路の結合に際しても極めて応用性が大
きく、更には入力段から出力段まで複数の三極青竹性増
幅素子を直結構成しても良く、増幅度の低下や不安性を
も除去できる効果を奏する。

このように本考案は多々利点を有し実用に際して利益大
なるものである。

尚、本考案は上記実施例に限定されるものではなく、本
考案の要旨を変更しない範囲で種々の変形例を実施でき
る。

【図面の簡単な説明】

第１図は、本考案の説明に供する二極青竹性増幅素子の
静特性を示す特性図、第２図は本考案に係る増幅回路の
一実施例を示す回路構成図、第３図及び第４図は夫々本
考案に係る増幅回路の他の実施例を示す回路構成図であ
る。 Ｑｔ −Ｑ２ 、Ｑｏ・−−三極青竹性増幅素子（ＦＥ
Ｔ）、ＲＤ ｓ ＲＤＩ ＊ ＲＤ２・・・・・・負荷
抵抗、ＲＢ 、 ＲＢ／・・・・・・帰還抵抗、Ｒ３、
Ｒ３／・・・・・・ソース抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. 電源間に、ゲート電極を入力端としドレイン電極を出力
   端とする三極前特性ＦＥＴのドレイン電極及びソース電
   極を夫々負荷抵抗及びソース抵抗を介して直列接続し前
   記負荷抵抗の両端電圧を出力とする増幅回路において、
   電源と前記ＦＥＴのソース電極間に帰還抵抗を接続し、
   前記帰還抵抗及びソース抵抗をそれぞれＲＢ、Ｒ８とす
   る時、ＲＢ＝μＲｓ（μはＦＥＴの電圧増幅率）なる関
   係に設定することにより前記ＦＥＴの動作電流が電源電
   圧の変動に対して感応しないようにしたことを特徴とし
   た増幅回路。