JPS6130327Y2 - - Google Patents
Info
- Publication number
- JPS6130327Y2 JPS6130327Y2 JP11273178U JP11273178U JPS6130327Y2 JP S6130327 Y2 JPS6130327 Y2 JP S6130327Y2 JP 11273178 U JP11273178 U JP 11273178U JP 11273178 U JP11273178 U JP 11273178U JP S6130327 Y2 JPS6130327 Y2 JP S6130327Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- circuit
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はダーリントン回路中にカスコード回路
を付加することにより、回路系の安定化と歪率、
周波数特性の改善を図るようにしたトランジスタ
回路に関するものである。
を付加することにより、回路系の安定化と歪率、
周波数特性の改善を図るようにしたトランジスタ
回路に関するものである。
第１図は一般的なダーリントン回路を示すもの
であり、１，２は第１、第２のトランジスタ、
３，４，５はそれぞれベース，エミツタ，コレク
タ電極に相当する端子である。
であり、１，２は第１、第２のトランジスタ、
３，４，５はそれぞれベース，エミツタ，コレク
タ電極に相当する端子である。
この回路において、第１のトランジスタ１のベ
ース電流をi1、第２のトランジスタ２のコレクタ
電流をi2とし、第１、第２のトランジスタ１，２
の電流増幅率をそれぞれｈfe1，ｈfe2とすると、 i2＝ｈfe1・i1＋（１＋ｈfe1）ｈfe2・i1 ＝｛ｈfe1＋（１＋ｈfe1）ｈfe2｝i1 となることは周知である。
ース電流をi1、第２のトランジスタ２のコレクタ
電流をi2とし、第１、第２のトランジスタ１，２
の電流増幅率をそれぞれｈfe1，ｈfe2とすると、 i2＝ｈfe1・i1＋（１＋ｈfe1）ｈfe2・i1 ＝｛ｈfe1＋（１＋ｈfe1）ｈfe2｝i1 となることは周知である。
このように、通常のダーリントン回路において
は、１個のトランジスタのみを用いるものに比べ
て増幅度が大幅に向上するが、その反面第１のト
ランジスタ１の入力開放時のコレクタ出力容量Ｃ
pbの影響により、高域での位相回りや負帰還が発
生し、ゲインが低下して周波数特性が悪化すると
いう問題がある。また、この回路を含む回路系が
負帰還のかかつたクローズドループの増幅器であ
つた場合には、裸のゲインが低下するため帰還量
が減少し、そのため歪も悪化し、また位相回りの
ために回路系全体の安定度も悪化するという問題
がある。
は、１個のトランジスタのみを用いるものに比べ
て増幅度が大幅に向上するが、その反面第１のト
ランジスタ１の入力開放時のコレクタ出力容量Ｃ
pbの影響により、高域での位相回りや負帰還が発
生し、ゲインが低下して周波数特性が悪化すると
いう問題がある。また、この回路を含む回路系が
負帰還のかかつたクローズドループの増幅器であ
つた場合には、裸のゲインが低下するため帰還量
が減少し、そのため歪も悪化し、また位相回りの
ために回路系全体の安定度も悪化するという問題
がある。
このため従来から第２図、第３図に示すように
第１のトランジスタ１あるいは第２のトランジス
タ２に対して第３のトランジスタをカスケード接
続することにより周波数特性を改善することが知
られていた。
第１のトランジスタ１あるいは第２のトランジス
タ２に対して第３のトランジスタをカスケード接
続することにより周波数特性を改善することが知
られていた。
第２図は第１、第２のトランジスタ１，２のコ
レクタ出力容量Ｃpbの影響を打ち消すため第３の
トランジスタ６のエミツタとダーリントン回路の
コレクタ電極に相当する端子５とを接続してい
る。７はバイアス電圧供給用電源である。このよ
うな構成であれば第３のトランジスタ６にダーリ
ントン回路のコレクタ電流i2が流れるため、第３
のトランジスタ６は大電流に耐えるものが必要と
なり、コスト上極めて不利なものである。
レクタ出力容量Ｃpbの影響を打ち消すため第３の
トランジスタ６のエミツタとダーリントン回路の
コレクタ電極に相当する端子５とを接続してい
る。７はバイアス電圧供給用電源である。このよ
うな構成であれば第３のトランジスタ６にダーリ
ントン回路のコレクタ電流i2が流れるため、第３
のトランジスタ６は大電流に耐えるものが必要と
なり、コスト上極めて不利なものである。
また、第３図は第３のトランジスタ８を第１の
トランジスタ１にカスケード接続したもので、エ
ミツタが第１のトランジスタ１のコレクタに、コ
レクタが抵抗９に、ベースが抵抗１０，１１を介
してバイアス供給端子１２，１３にそれぞれ接続
されている。このような構成であれば第１のトラ
ンジスタ１及び第３のトランジスタ８が飽和し、
第２のトランジスタ２が飽和した時点で第２のト
ランジスタ２のベース電流i3が流れ過ぎ、第２の
トランジスタ２のベースに電荷が貯つてしまうの
で、この電荷によつて出力波形に歪みが出てしま
う。即ち、第２のトランジスタ２がオーバードラ
イブされてしまうのである。
トランジスタ１にカスケード接続したもので、エ
ミツタが第１のトランジスタ１のコレクタに、コ
レクタが抵抗９に、ベースが抵抗１０，１１を介
してバイアス供給端子１２，１３にそれぞれ接続
されている。このような構成であれば第１のトラ
ンジスタ１及び第３のトランジスタ８が飽和し、
第２のトランジスタ２が飽和した時点で第２のト
ランジスタ２のベース電流i3が流れ過ぎ、第２の
トランジスタ２のベースに電荷が貯つてしまうの
で、この電荷によつて出力波形に歪みが出てしま
う。即ち、第２のトランジスタ２がオーバードラ
イブされてしまうのである。
本考案はこのような従来の問題を解決するトラ
ンジスタ回路を提供するものである。
ンジスタ回路を提供するものである。
第４図は本考案の一実施例を示すものであり、
第１図と同じ符号の部分は第１図のものに対応し
ている。そして１４はエミツタが第１のトランジ
スタ１のコレクタに接続され、コレクタが第２の
トランジスタ２のコレクタに接続され、ベースが
抵抗１５，１６を介してバイアス供給端子１７，
１８に接続された第３のトランジスタであり、こ
の第３のトランジスタ１４は第１のトランジスタ
１にカスケード接続されたものである。
第１図と同じ符号の部分は第１図のものに対応し
ている。そして１４はエミツタが第１のトランジ
スタ１のコレクタに接続され、コレクタが第２の
トランジスタ２のコレクタに接続され、ベースが
抵抗１５，１６を介してバイアス供給端子１７，
１８に接続された第３のトランジスタであり、こ
の第３のトランジスタ１４は第１のトランジスタ
１にカスケード接続されたものである。
このように構成すれば、カスケード回路のもつ
機能により、第１のトランジスタ１の電圧帰還率
を小さくするとができ、高域での位相回りおよび
負帰還量を軽減することができ、周波数特性を改
善することができる。
機能により、第１のトランジスタ１の電圧帰還率
を小さくするとができ、高域での位相回りおよび
負帰還量を軽減することができ、周波数特性を改
善することができる。
また、第３のトランジスタは第１のトランジス
タ１に対してカスケード接続しているので、大き
な電流が流れることはなく、大電流に耐えるもの
を必要としない。
タ１に対してカスケード接続しているので、大き
な電流が流れることはなく、大電流に耐えるもの
を必要としない。
さらに、第３のトランジスタ１４のコレクタを
第２のトランジスタ２のコレクタに接続してある
ので、第１のトランジスタ１が飽和し、第２のト
ランジスタ２が飽和した際、第３のトランジスタ
１４のエミツタ−コレクタ間が逆バイアスとな
り、第３のトランジスタ１４に電流は流れない。
従つて第１のトランジスタ１のエミツタ電流が流
れず第２のトランジスタ２のベース電流を流さな
いので、第２のトランジスタ２のオーバードライ
ブを防止できる。
第２のトランジスタ２のコレクタに接続してある
ので、第１のトランジスタ１が飽和し、第２のト
ランジスタ２が飽和した際、第３のトランジスタ
１４のエミツタ−コレクタ間が逆バイアスとな
り、第３のトランジスタ１４に電流は流れない。
従つて第１のトランジスタ１のエミツタ電流が流
れず第２のトランジスタ２のベース電流を流さな
いので、第２のトランジスタ２のオーバードライ
ブを防止できる。
したがつてこの回路を含む回路系が負帰還のか
かつたクローズドループの増幅器であつた場合に
も裸のゲインの低下を防止し、帰還量の減少を低
減させ、歪や回路系の安定度を向上させることが
できる。
かつたクローズドループの増幅器であつた場合に
も裸のゲインの低下を防止し、帰還量の減少を低
減させ、歪や回路系の安定度を向上させることが
できる。
なお、実施例ではPNPトランジスタを用いた場
合について示したが、NPNトランジスタを用い
ても同様の効果が得られることは云うまでもな
い。
合について示したが、NPNトランジスタを用い
ても同様の効果が得られることは云うまでもな
い。
第１図は一般的なダーリントン回路を示す回路
図、第２図、第３図は従来例の回路図、第４図は
本考案の一実施例を示すトランジスタ回路の回路
図である。 １……第１のトランジスタ、２……第２のトラ
ンジスタ、３……ベース電極、４……エミツタ電
極、５……コレクタ電極、１４……第３のトラン
ジスタ、１７，１８……バイアス供給端子。
図、第２図、第３図は従来例の回路図、第４図は
本考案の一実施例を示すトランジスタ回路の回路
図である。 １……第１のトランジスタ、２……第２のトラ
ンジスタ、３……ベース電極、４……エミツタ電
極、５……コレクタ電極、１４……第３のトラン
ジスタ、１７，１８……バイアス供給端子。
Claims (1)
- 第１、第２、第３のトランジスタを有し、上記
第１のトランジスタのエミツタ，コレクタをそれ
ぞれ上記第２、第３のトランジスタのベースとエ
ミツタに接続し、上記第２、第３のトランジスタ
のコレクタを互に接続し、上記第３のトランジス
タのベースをバイアス供給端子に接続し、上記第
１のトランジスタのベースをベース電極、上記第
２のトランジスタのエミツタ，コレクタをそれぞ
れエミツタ，コレクタ電極として使用するように
したトランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11273178U JPS6130327Y2 (ja) | 1978-08-16 | 1978-08-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11273178U JPS6130327Y2 (ja) | 1978-08-16 | 1978-08-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5529872U JPS5529872U (ja) | 1980-02-26 |
| JPS6130327Y2 true JPS6130327Y2 (ja) | 1986-09-05 |
Family
ID=29061852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11273178U Expired JPS6130327Y2 (ja) | 1978-08-16 | 1978-08-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130327Y2 (ja) |
-
1978
- 1978-08-16 JP JP11273178U patent/JPS6130327Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5529872U (ja) | 1980-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4390848A (en) | Linear transconductance amplifier | |
| US5587689A (en) | Voltage controlled amplifier with a negative resistance circuit for reducing non-linearity distortion | |
| JPH0452645B2 (ja) | ||
| JPS6218977Y2 (ja) | ||
| KR870002693B1 (ko) | 증폭기 장치 | |
| JPH0766643A (ja) | 電圧−電流変換器 | |
| JPS6130327Y2 (ja) | ||
| JPS6313571B2 (ja) | ||
| US4385364A (en) | Electronic gain control circuit | |
| JPH0346581Y2 (ja) | ||
| US4267521A (en) | Compound transistor circuitry | |
| JPS6132842B2 (ja) | ||
| JPH04369105A (ja) | 増幅器 | |
| JP2509462Y2 (ja) | 増幅器 | |
| US4758797A (en) | Amplifier with compressor and expander function for ground symmetrical electrical signals | |
| KR20000010922A (ko) | 에러 정정을 갖는 전압-전류 변환기 | |
| JPH0145766B2 (ja) | ||
| JPS6025158Y2 (ja) | 電子ボリウム回路 | |
| JPH0577205B2 (ja) | ||
| JPS6336745Y2 (ja) | ||
| JPS6133710Y2 (ja) | ||
| JPS6113403B2 (ja) | ||
| JPS584327Y2 (ja) | 増幅回路 | |
| JPH0115225Y2 (ja) | ||
| JPS6119549Y2 (ja) |