JPS6133710Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は、位相補償用コンデンサを不要にし
た演算増幅回路（以下、OPアンプと云う）に関
する。

従来のOPアンプの回路例を第１図に示す。こ
の第１図において、１は第１の信号入力端子、２
〜５はそれぞれPNP型トランジスタ（以下、トラ
ンジスタと云う）、６〜８はNPN型トランジスタ
（以下、トランジスタと云う）、９はコンデンサ、
１０は第１の定電流電源、１１は第２の定電流電
源である。

第１の信号入力端子１はトランジスタ２のベー
スに接続され、第２の信号入力端子１２はトラン
ジスタ５のベースに接続されている。トランジス
タ２と３、５と４はダーリントン接続され、又ト
ランジスタ３と４と５ににより差動段を構成して
いる。トランジスタ３と４のエミツタは第１の定
電流電源１０を通して、第１電源電位（たとえば
正電位）入力端子１４に接続されている。

第２電源電位（たとえば、グランド電位）入力
端子１５に、トランジスタ２および５のコレク
タ、又、トランジスタ６，７，８のエミツタが接
続されている。トランジスタ６と７のベース、ト
ランジスタ６のコレクタ、トランジスタ３のコレ
クタは共通に接続され、トランジスタ７のコレク
タはトランジスタ４のコレクタおよびトランジス
タ８のベースに接続されている。

トランジスタ８のベースとコレクタ間にコンデ
ンサ９が接続されており、このトランジスタ８の
コレクタは第２の定電流電源１１を介して第１電
源電位入力端子１４に接続されている。又、トラ
ンジスタ８のコレクタは信号入力端子１３にも接
続されている。

なお、トランジスタ６，７は負荷手段として使
用されている。

第２図の２１は第１図のOPアンプ回路を簡略
にしたものである。第２図のOPアンプ２１の入
力端子１，１２、出力端子１３、第１電源電位入
力端子１４、第２電源電位入力端子１５は、第１
図の第１、第２の信号入力端子１，１２、信号出
力端子１３、第１電源電位入力端子１４、第２電
源電位入力端子１５にそれぞれ対応している。第
２図において、第１の信号入力端子１６は抵抗１
９を通してOPアンプ２１の入力端子１に接続さ
れ、又、入力端子１は抵抗２０を通してOPアン
プ２１の出力端子１３及び信号出力端子１８に接
続されている。第２の信号入力端子１７はOPア
ンプ２１の入力端子１２に接続されている。

以下、第２図に示すOPアンプの反転増幅回路
を用いて、第１図のOPアンプの動作について述
べる。

いま、第１電源電位入力端子１４に5V、第２
電源電位入力端子１５に0V、第２の信号入力端
子１７に2V、第１の信号入力端子１６を2.1Vと
すると、結線部２２はイマジナルシヨートにより
第２の信号入力端子１７の2Vと同電位となる。

抵抗１９，２０をＲ_s，Ｒ_fとすれば、結線部２
２と第２の信号入力端子１７が同電位であるか
ら、電流の流れは第１の信号入力端子１６から抵
抗１９、抵抗２０を流れ、信号出力端子１８に達
する。この電流をＩ_sとすると、 Ｉ_s＝0.1／Ｒ_s〔Ａ〕 （0.1＝2.1−2.0V） 第１の信号入力端子１６の電位をＶ_s、信号出
力端子１８の電位をＶ_pとすると、 Ｖ_p＝Ｖ_s−0.1−0.1R_f／Ｒ_s ＝2.0−0.1R_f／Ｒ_s〔Ｖ〕 ……〔1.1〕 となる。

ここで、通常のOPアンプでは、〔1.1〕式を任
意の周波数帯域で安定させるために、第１図のコ
ンデンサ９を必要とする。すなわち、このコンデ
ンサ９がないとき、周波数帯が増加した場合、た
とえば、第１の信号入力端子１６に第２の信号入
力端子１７よりも高い電圧が入力されたときを考
えてみると、瞬間的に第１の定電流電源１０から
の電流はトランジスタ４，５に流れ、トランジス
タ８をオン状態にし、信号出力端子１３は入力端
子１５の第２電源電位（グランド電位）になろう
とするが、抵抗２０により、入力端子１の電位も
下がる。

このため、ダーリントンに接続されたトランジ
スタ４，５に流れ込んでいた電流はダーリントン
接続されたトランジスタ３，２にも流れ込み始め
る。すると、トランジスタ６がオンになり、ダー
リントン接続されたトランジスタ８は瞬時にオフ
状態となる（カレントミラー現象により、トラン
ジスタ７のコレクタ電流が増加し、トランジスタ
８のベースに流れ込む電流が減少するため）。

つまり、第１の定電流電源１０からの電流が２
分割される前に、トランジスタ８が動作してしま
う。さらに換言すれば、信号出力端子１３の電圧
はトランジスタ８のオン、オフだけで入力端子１
４の第１の電源電位（たとえば、5V）、入力端子
１５の第２電源電位（たとえば、グランド電位）
を往復することになる。つまり云い換えれば、発
振してしまう訳である。

したがつて、コンデンサ９でトランジスタ８の
スイツチング速度を遅らせて常に〔1.1〕式で示
された電圧が出力されるようする必要がある。こ
のため、従来のOPアンプには、次に列挙するよ
うな欠点がある。

(1) OPアンプをIC化するとき、位相補償用のコ
ンデンサ９の部分はICのかなりの面積を占
め、ICの集積化を困難とする。また、外付部
品数、IC端子数が増え、いずれにしても、IC
の値段が高くなる。

(2) 任意の周波数帯域において、信号出力端子１
３で発振測定をする必要がある。何故なら、
IC化にともなうプロセス上のコンデンサの誤
差のためである。

この考案は、上記従来の欠点を除去するために
なされたもので、位相補償用のコンデンサおよび
信号出力端子の発振測定を不要にするとともに、
IC化を容易にできる演算増幅回路を提供するこ
とを目的とする。

以下、この考案の演算増幅回路の実施例につい
て図面に基づき説明する。第３図はその一実施例
の構成を示す回路図である。この第３図におい
て、２３は第１の信号入力端子であり、トランジ
スタ２４のベースに接続されている。トランジス
タ２４と２５およびトランジスタ２７と２６はそ
れぞれダーリントン接続されている。

トランジスタ２７のベースは第２の信号入力端
子３３に接続されている。トランジスタ２４と２
７のコレクタは第２電源電位入力端子３６（たと
えばグランド電位）に接続されている。トランジ
スタ２５，２６のエミツタは第１の定電流電源３
１を介して第１電源電位入力端子３５（たとえ
ば、正電位が印加されいる）に接続されている。

また、トランジスタ２５のコレクタはダイオー
ド３７を通して負荷としてのトランジスタ２８の
コレクタに接続されているとともに、トランジス
タ３０のベースに接続されている。同様にして、
トランジスタ２６のコレクタはダイオード３８を
介して、負荷としてのトランジスタ２９のコレク
タとベースに、又、トランジスタ３８のベースに
も接続されている。

ダイオード３７，３８は第４図および第５図に
示すように、PNP（エミツタアノード、ベースカ
ソード）型またはNPN（ベースアノード、エミ
ツタカソード）型ダイオードのいずれでも使用す
ることが出来る。

トランジスタ２８，２９のエミツタは第２電源
電位入力端子３６に接続されている。この第２電
源電位入力端子３６にトランジスタ３０のコレク
タが接続されている。

このトランジスタ３０のエミツタは第２の定電
流電源３２を通して、第１電源電位入力端子３５
に接続されているとともに、信号出力端子３４に
接続されている。

次に、以上のように構成されたこの考案の演算
増幅回路の動作について説明する。この第３図の
実施例の説明に当たり、第２図を再び適用して述
べることする。第２図におけるOPアンプ２１の
入力端子１，１２、出力端子１３、第１電源電位
入力端子１４、第２電源電位入力端子１５はそれ
ぞれ第３図の端子２３，３３，３４，３５，３６
に対応するものとする。

いま、第１電源電位入力端子３５にはたとえば
5Vの電圧が印加されているとし、第２電源電位
入力端子３６にはたとえば0Vを入力していると
し、第２の信号入力端子１７にはたとえば2Vの
電圧が印加されるとし、第１の信号入力端子１６
にはたとえば2.1Vの電圧が印加されているとす
る。

このようにすると、第３図における電流の流れ
は、第１の定電流電源３１からダーリントン接続
されたトランジスタ２６，２７を通り、トランジ
スタ２９をオン状態にして、カレントミラー現象
により、トランジスタ２８にも流れ込む。

トランジスタ２８のコレクタ電流（以下、Ｉ_CE
と略す）はトランジスタ３０のベース電流から取
り込む。

ここで、従来の、出力がオープンコレクタ型で
は、ベース電流に対して電圧利得があるため、ど
うしても位相補償用のコンデンサが必要であつた
が、この考案では、トランジスタ３０がPNP型の
エミツタホロワであるので、ベース電流に対して
電圧利得がないために、位相補償のコンデンサが
不要となる。

また、出力インピーダンスが低いので、第２の
定電流電源３２の電流値が大きくなるために、ト
ランジスタ３０の電流増幅率（以下、βと略す）
が小さい場合には、特にトランジスタ３０のエミ
ツタからベースに流れ込む電流が大きくなる。

この電流が、トランジスタ２８，２９で構成さ
れているカレントミラー回路の電流値よりも大き
くなつたとき（トランジスタ２９のコレクタ−エ
ミツタ電流より大きくなつたとき）あまつた電流
がトランジスタ２５のコレクタからベースに流れ
出るため、オフセツトが第１の信号入力端子２
３、第２の信号入力端子３３間に出てしまう。

これを防ぐためにダイオード３７を入れ、トラ
ンジスタ３０のベース電流の影響がトランジスタ
２５のコレクタに及ばないようにする必要があ
る。

さらに、差動段（トランジスタ２５，２６の部
分）の平衡を保つために、ダイオード３８がトラ
ンジスタ２６のコレクタとトランジスタ２９のベ
ース・コレクタ間に挿入されている。

トランジスタ３０がオン状態になると、信号出
力端子１８の電位が0Vに下がろうとするが、抵
抗２０のために、入力端子１も電圧が下がろうと
するため、トランジスタ２６，２７の方に流れ込
んでいた電流がダーリントン接続されたトランジ
スタ２５，２４にも分流される。

このとき、トランジスタ２５のコレクタ電流は
トランジスタ３０のベース電流を減少させる。そ
の結果、信号出力端子３４の電圧は第１の定電流
電源３１からの電流が２分割されるため、上記
〔1.1〕式に示される値となる。

以上詳述したように、この考案の演算増幅回路
によれば、出力段をPNP型トランジスタを用いて
エミツタホロワとし、そのベース電流の影響をな
くするようにしたので、以下に列挙するごとき効
果を奏するものである。

(1) 従来のOPアンプに要した位相補償のコンデ
ンサが不要となるため、IC化するときコンデ
ンサ分の面積が減少し、部品数も少なくでき、
安価なICとなる。

(2) 位相補償用のコンデンサが不要となることか
ら、発振測定が不要となる。

【図面の簡単な説明】

第１図は従来の演算増幅回路の回路図、第２図
は第１図の演算増幅回路およびこの考案の演算増
幅回路をシンボルマークで表わして反転増幅回路
を構成した場合の回路図、第３図はこの考案の演
算増幅回路の一実施例を示す回路図、第４図およ
び第５図はそれぞれ第３図の演算増幅回路におけ
るPNP型、NPN型ダイオードを示す図である。 ２３……第１の信号入力端子、２４〜３０……
トランジスタ、３１……第１の定電流電源、３２
……第２の定電流電源、３３……第２の信号入力
端子、３４……信号出力端子、３５……第１電源
電位入力端子、３６……第２電源電位入力端子、
３７，３８……ダイオード。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) エミツタおよびコレクタを有するとともに第
   １の信号入力端子に結合されたベースを有する
   第１のトランジスタと、エミツタおよびコレク
   タを有するとともに第２の信号入力端子に結合
   されたベースを有する第２のトランジスタと、
   上記第１および第２のトランジスタの両エミツ
   タと第１電源電位入力端子間に結合された第１
   の定電流電源と、第１および第２の入力部を有
   しこの第１および第２の入力部に流れる電流比
   を一定に制御するカレントミラー回路と、上記
   第１のトランジスタの出力側と上記カレントミ
   ラー回路の第１の入力部間に結合された第１の
   ダイオードと、上記第２のトランジスタの出力
   側と上記カレントミラー回路の第２の入力部間
   に結合された第２のダイオードと、上記カレン
   トミラー回路の第１の入力部にベースが接続さ
   れかつエミツタとコレクタが第１電源電位入力
   端子と第２電源電位入力端子間に接続されると
   ともにエミツタホロワとして出力する第３のト
   ランジスタと、上記第１電源電位入力端子と第
   ３のトランジスタの出力側間に結合された第２
   の定電流電源とを具備してなる演算増幅回路。 (2) 第１ないし第３のトランジスタがPNPトラン
   ジスタであることを特徴とする実用新案登録請
   求の範囲第１項記載の演算増幅回路。