JPS592410A - 電流増幅器 - Google Patents
電流増幅器Info
- Publication number
- JPS592410A JPS592410A JP57109753A JP10975382A JPS592410A JP S592410 A JPS592410 A JP S592410A JP 57109753 A JP57109753 A JP 57109753A JP 10975382 A JP10975382 A JP 10975382A JP S592410 A JPS592410 A JP S592410A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- base
- emitter
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
- H03F3/45103—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45144—At least one follower being added at the input of a dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
力信号の差醒圧に対応する出力電流を得る電流増幅器に
関するものである。
関するものである。
たとえば、平衡信号として伝送された信号から同相成分
を除去し不平衡信号に変換する計測用増幅器や、利得を
電気的に制御ｉＴＪ能な電圧−電流変換器、電圧増幅器
、又は可変インピーダンス回路等を実現する手段として
、差動入力−差動出力の電圧−電流変換回路と乗算回路
とを組み合わせて電流出力を得る手段が必要とされる。
を除去し不平衡信号に変換する計測用増幅器や、利得を
電気的に制御ｉＴＪ能な電圧−電流変換器、電圧増幅器
、又は可変インピーダンス回路等を実現する手段として
、差動入力−差動出力の電圧−電流変換回路と乗算回路
とを組み合わせて電流出力を得る手段が必要とされる。
第１図は、このような電流増幅器の一例を示す回路図で
ある。この第１図において、１は正電源供給端子、２は
負電源供給端子である。差動入力−差動出力の電圧電流
変換回路３は、一対の互いに等しい電流Ｉｘをそれぞれ
供給する電流源４の各出力端子間に接続された抵抗値Ｒ
ｏの抵抗５と、これらの電流源４と抵抗５とのそれぞれ
の接続点にエミッタが接続されたＰ Ｎ Ｐ形トランジ
スタ６゜７とより成る。これらのトランジスタ６．７の
それぞれのベースである差動入力端子８，９に供給され
た差動入力電圧が電流に変換され、これらの１゛ラノジ
スク６，７のそれぞれのコレクタである差動出力端子１
０．１１から電流Ｉ＋ 、Ｉ２となって出力される。こ
れらの出力電流Ｌ 、Ｉ２は、ＰＮ接合対１２を構成す
るＮＰＮ形トラノジスク１３．１４にそれぞれ供給され
る。トランジスタ１３．１４は、各ベースがそれぞれの
コレクタに接続されてＰＮ接合のアノードを形成してお
り、これらのダイオード接続されたトランジスタ１３゜
１４のカソードとなる谷エミソクが共通接続されて定電
流源に接続されている。さらに、ＰＮ接合対１２を構成
する各１〜ランジスク１４，１３の上記各アノードは、
エミッタ共通！・ランジスク対１５を構成するＮ ＰＮ
形トランジスタ１６ｉ７の谷′＼−スにそれぞれ接続さ
れている。これらのＰＮ接合対１２とエミソク共通トラ
ンジスク対１５さは乗算器１８を構成する。エミッタ共
通トランジスタロ１５の共通エミツタに接続された電流
源１９は、電流２１Ｙを流し、上記乗算器１８の乗算係
数を定めるものである。乗算器１８の出力端子２０．２
１には電流反転（カレントミラー）回路２２が接続され
、エミソク共通トランジスタ対１５の各トランジスタ１
６．１７のそれぞれのコレクタ出力電流Ｉ３．■４の差
電流が出力電流ｌ。
ある。この第１図において、１は正電源供給端子、２は
負電源供給端子である。差動入力−差動出力の電圧電流
変換回路３は、一対の互いに等しい電流Ｉｘをそれぞれ
供給する電流源４の各出力端子間に接続された抵抗値Ｒ
ｏの抵抗５と、これらの電流源４と抵抗５とのそれぞれ
の接続点にエミッタが接続されたＰ Ｎ Ｐ形トランジ
スタ６゜７とより成る。これらのトランジスタ６．７の
それぞれのベースである差動入力端子８，９に供給され
た差動入力電圧が電流に変換され、これらの１゛ラノジ
スク６，７のそれぞれのコレクタである差動出力端子１
０．１１から電流Ｉ＋ 、Ｉ２となって出力される。こ
れらの出力電流Ｌ 、Ｉ２は、ＰＮ接合対１２を構成す
るＮＰＮ形トラノジスク１３．１４にそれぞれ供給され
る。トランジスタ１３．１４は、各ベースがそれぞれの
コレクタに接続されてＰＮ接合のアノードを形成してお
り、これらのダイオード接続されたトランジスタ１３゜
１４のカソードとなる谷エミソクが共通接続されて定電
流源に接続されている。さらに、ＰＮ接合対１２を構成
する各１〜ランジスク１４，１３の上記各アノードは、
エミッタ共通！・ランジスク対１５を構成するＮ ＰＮ
形トランジスタ１６ｉ７の谷′＼−スにそれぞれ接続さ
れている。これらのＰＮ接合対１２とエミソク共通トラ
ンジスク対１５さは乗算器１８を構成する。エミッタ共
通トランジスタロ１５の共通エミツタに接続された電流
源１９は、電流２１Ｙを流し、上記乗算器１８の乗算係
数を定めるものである。乗算器１８の出力端子２０．２
１には電流反転（カレントミラー）回路２２が接続され
、エミソク共通トランジスタ対１５の各トランジスタ１
６．１７のそれぞれのコレクタ出力電流Ｉ３．■４の差
電流が出力電流ｌ。
とじて出力端子２３に取り出される。すなわち、端子２
０の出力電流■４は電流反転回路２２により極性が反転
さイＬ１端子２１．２０の出力′電流Ｉ４゜Ｉ３ の
差成分が出力電流ｉｏとなって、出力端子２３に表われ
る。なお、電流反転（カレントミラー）回路２２はＰＮ
ＰＩ・ランジスク２４．２５により構成されている。
０の出力電流■４は電流反転回路２２により極性が反転
さイＬ１端子２１．２０の出力′電流Ｉ４゜Ｉ３ の
差成分が出力電流ｉｏとなって、出力端子２３に表われ
る。なお、電流反転（カレントミラー）回路２２はＰＮ
ＰＩ・ランジスク２４．２５により構成されている。
このような第１図の構成において、電圧−電流反転回路
３の出力電流１＋ 、 Ｉ２ は、■１−■Ｘ−■／Ｒ
ｏ・曲・曲・曲■ １２ ＊ ＩＹ ＋ｖ／Ｉ（、ｏ 川・
・・・・・・・・・・・■となり、乗算器１８の出力電
流１３ 、１４ は、Ｉ３ ＝Ｌ （Ｉｙ／Ｉｘ ）
・・・・・・・・・・・・・・・■Ｉ＋−Ｉ
２（Ｉｙ／Ｉｘ） ・・・・・・・・・・・
曲■となる。これらの■〜■式より、出力電流ＩＯは、
Ｉｏ二Ｉ＜ −Ｉ３ ” ２ ｖＩｙ ／ Ｉｘ Ｒ。
３の出力電流１＋ 、 Ｉ２ は、■１−■Ｘ−■／Ｒ
ｏ・曲・曲・曲■ １２ ＊ ＩＹ ＋ｖ／Ｉ（、ｏ 川・
・・・・・・・・・・・■となり、乗算器１８の出力電
流１３ 、１４ は、Ｉ３ ＝Ｌ （Ｉｙ／Ｉｘ ）
・・・・・・・・・・・・・・・■Ｉ＋−Ｉ
２（Ｉｙ／Ｉｘ） ・・・・・・・・・・・
曲■となる。これらの■〜■式より、出力電流ＩＯは、
Ｉｏ二Ｉ＜ −Ｉ３ ” ２ ｖＩｙ ／ Ｉｘ Ｒ。
となる。したがって、この回路は、端子８，９間の電位
差を電流に変換し、その出力電流への変換係数は電流源
１９の電流値Ｉｙによって制御し得る。すなわち、この
回路は、２ＩＹ／ＩｘＲｏのトランスコンダクタンスを
持ち、このトランスコンダクタンスは電流比ＩＹ／ＩＸ
と抵抗値１（０，：て決定される。
差を電流に変換し、その出力電流への変換係数は電流源
１９の電流値Ｉｙによって制御し得る。すなわち、この
回路は、２ＩＹ／ＩｘＲｏのトランスコンダクタンスを
持ち、このトランスコンダクタンスは電流比ＩＹ／ＩＸ
と抵抗値１（０，：て決定される。
ところが、この第１図に示した電流増幅器によれば、次
のような欠点が残存し、性能的に十分満足し得るもので
はない。
のような欠点が残存し、性能的に十分満足し得るもので
はない。
すなわち、まず、上記■、■式における電流ＩＩ。
Ｉ２は、厳密にはトランジスクロ、７のコレクタ電流変
化によるベースーエミノク間電圧の変化を考慮に入れな
けれはならす、Ｌ、Ｉ２は単純に■とＩｔ ｏ のみて
は定まらない。したがって、変換係数に差異を生じ、か
つ非線形成分を生ずる。
化によるベースーエミノク間電圧の変化を考慮に入れな
けれはならす、Ｌ、Ｉ２は単純に■とＩｔ ｏ のみて
は定まらない。したがって、変換係数に差異を生じ、か
つ非線形成分を生ずる。
次に、上記電流１□、Ｌは、全てトランジスタロ３．１
４に流イＬるのてはなく、一部エミック共通トランジス
タ対１５を構成するＩ・ランジスク１６゜１７のベース
′亀流となる。このため、ＩＹ＞ＩＸのように変換係数
を大きく設定すると、ベース電流が無視し得なくなる。
４に流イＬるのてはなく、一部エミック共通トランジス
タ対１５を構成するＩ・ランジスク１６゜１７のベース
′亀流となる。このため、ＩＹ＞ＩＸのように変換係数
を大きく設定すると、ベース電流が無視し得なくなる。
この・ベース電流の影響は変換係数の精度の低下、非線
形成分の発生を生じ、さらにＩｙ／Ｉｘが１−ランジス
タ１６，１７のエミッタ接地電流増幅率βの値を超える
と回路が正常動作をなし得なくなる。したがって動作範
囲Ｃ動作温度に厳しい制約を生ずる。
形成分の発生を生じ、さらにＩｙ／Ｉｘが１−ランジス
タ１６，１７のエミッタ接地電流増幅率βの値を超える
と回路が正常動作をなし得なくなる。したがって動作範
囲Ｃ動作温度に厳しい制約を生ずる。
本発明は、このような従来の欠点を除去し、電圧−電流
変換器における１゛ランジスクのベースーエミック間電
圧の変化が出力電流に影響を及はすことなく、電圧−電
流変換係数が抵抗値のみて定まり、線形性の良好な特性
が得られ、かつ、乗算器におけるエミック共通トランジ
スタ対のベース電流の影響が除去され出力電流への変換
係数の精度および線形性が向上し、大きな変換係数を設
定しても良好な動作が樹られるような電流増幅器の提供
を目的とする。
変換器における１゛ランジスクのベースーエミック間電
圧の変化が出力電流に影響を及はすことなく、電圧−電
流変換係数が抵抗値のみて定まり、線形性の良好な特性
が得られ、かつ、乗算器におけるエミック共通トランジ
スタ対のベース電流の影響が除去され出力電流への変換
係数の精度および線形性が向上し、大きな変換係数を設
定しても良好な動作が樹られるような電流増幅器の提供
を目的とする。
すなわち、本発明に係る電流増幅器の特徴は、第１１第
２の入力端子に各ベースがそれぞれ接続された第１導電
形の第１１第２のトランジスタと、各ベースが上記第１
１第２のトランジスタの各エミッタにそれぞれ接続され
、各エミッタ間に抵抗が接続された第２導電形の第３、
第４のトランジスタと、各コレクタが上記第１１第２の
トランジスタの各エミッタにそれぞれ接続され、各ベー
スが上記第３、第４の１−ランジスクの谷コレククにそ
れぞれ接続された第１導電形の第５、第６の１−ランジ
スタと、各コレクタが上記第５、第６のトランジスタの
各へ−スにそれぞれ接続され、各ベースが上記第５、第
６のトランジスタの各エミッタにそれぞれ接続され、各
エミッタが共通接続された第１導電形の第７、第８のト
ランジスタと、各ベース、コレクタが上記第７、第８の
トランジスタの各ベースにそれぞれ接続され、各エミッ
タが上記第７、第８のトランジスクロ それぞれ接続された第１導電形の第９、第１０のトラン
ジスタと、各ベースが上記第７、第８のトランジスタの
ベースにそれぞれ接続された少なくとも１組のエミッタ
共通トランジスタ対とを具備して成ることである。
２の入力端子に各ベースがそれぞれ接続された第１導電
形の第１１第２のトランジスタと、各ベースが上記第１
１第２のトランジスタの各エミッタにそれぞれ接続され
、各エミッタ間に抵抗が接続された第２導電形の第３、
第４のトランジスタと、各コレクタが上記第１１第２の
トランジスタの各エミッタにそれぞれ接続され、各ベー
スが上記第３、第４の１−ランジスクの谷コレククにそ
れぞれ接続された第１導電形の第５、第６の１−ランジ
スタと、各コレクタが上記第５、第６のトランジスタの
各へ−スにそれぞれ接続され、各ベースが上記第５、第
６のトランジスタの各エミッタにそれぞれ接続され、各
エミッタが共通接続された第１導電形の第７、第８のト
ランジスタと、各ベース、コレクタが上記第７、第８の
トランジスタの各ベースにそれぞれ接続され、各エミッ
タが上記第７、第８のトランジスクロ それぞれ接続された第１導電形の第９、第１０のトラン
ジスタと、各ベースが上記第７、第８のトランジスタの
ベースにそれぞれ接続された少なくとも１組のエミッタ
共通トランジスタ対とを具備して成ることである。
以下、本発明の好ましい実施例について図面を参照しな
がら説明する。
がら説明する。
第２図は本発明の第１の実施例としての電流増幅器を示
す回路図である。この第２図において、１は正電源供給
端子、２は負電源供給端子であり、差動入力−差動出力
の電圧電流変換回路３は、正電源供給端子１から一対の
互いに等しい電流Ｉｘをそれぞれ供給する電流源４−を
有している。この電圧電流変換回路３は、上記電流源４
の一対の出力端子間に接続された抵抗値Ｒｏの抵抗５と
、これらの出力端子と抵抗５とのそれぞれの接続点にエ
ミッタが接続された電圧−電流変換を行なうＰＮＰ形ト
ランジスタ６．７とを有し、第１、第２の入力端子８，
９にそれぞれの・＼−スが接続さ４１゜たＮＰＮ形トラ
ンジスタ３１．３２の各エミッタが、上記ＰＮＰ形トラ
ンジスタ６．７の谷ベースにそれぞれ接続されている。
す回路図である。この第２図において、１は正電源供給
端子、２は負電源供給端子であり、差動入力−差動出力
の電圧電流変換回路３は、正電源供給端子１から一対の
互いに等しい電流Ｉｘをそれぞれ供給する電流源４−を
有している。この電圧電流変換回路３は、上記電流源４
の一対の出力端子間に接続された抵抗値Ｒｏの抵抗５と
、これらの出力端子と抵抗５とのそれぞれの接続点にエ
ミッタが接続された電圧−電流変換を行なうＰＮＰ形ト
ランジスタ６．７とを有し、第１、第２の入力端子８，
９にそれぞれの・＼−スが接続さ４１゜たＮＰＮ形トラ
ンジスタ３１．３２の各エミッタが、上記ＰＮＰ形トラ
ンジスタ６．７の谷ベースにそれぞれ接続されている。
ＮＰＮ形トランジスタ３１．３２はエミッタフォロワと
して動作し、ＰＮＰ形トランジスタ６．７をそれぞれ駆
動する。
して動作し、ＰＮＰ形トランジスタ６．７をそれぞれ駆
動する。
これらのトランジスクロ、７のコレクタ出力電流り、Ｉ
２は、乗算器１８のＰＮ接合対１２のＮＰＮ形トランジ
スタ１３，１４の谷コレクタにそれぞれ供給されている
。これらの１−ランジスク１３゜１４は、第１図のよう
なダイオード接続がなされておらず、それぞれのベース
−エミッタ間にダイ因ＰＦ４ オード接続された仁＃中形トランジスタ３３，３４が接
続されることによって、それぞれ電流反転（カレントミ
ラー）回路を構成している。さらに、トランジスタ１３
，１４のもベースは、Ｉ−ランジスタ３５，３６の各エ
ミッタにそれぞれ接続され、トランジスタ３５，３６の
各・＼−スは、ｌ・ランジスク１３．１４の各コレクタ
に接続されている。
２は、乗算器１８のＰＮ接合対１２のＮＰＮ形トランジ
スタ１３，１４の谷コレクタにそれぞれ供給されている
。これらの１−ランジスク１３゜１４は、第１図のよう
なダイオード接続がなされておらず、それぞれのベース
−エミッタ間にダイ因ＰＦ４ オード接続された仁＃中形トランジスタ３３，３４が接
続されることによって、それぞれ電流反転（カレントミ
ラー）回路を構成している。さらに、トランジスタ１３
，１４のもベースは、Ｉ−ランジスタ３５，３６の各エ
ミッタにそれぞれ接続され、トランジスタ３５，３６の
各・＼−スは、ｌ・ランジスク１３．１４の各コレクタ
に接続されている。
また、トランジスタ３５，３６の各コレクタはトランジ
スタ３１．３２の各エミッタにそれぞれ接は、エミッタ
共通トランジスクロ１５を構成するトランジスタ１６．
１７の各・＼−スにそれぞれ接続されており、＠Ｉ−ラ
ンジスタ１６，１７の共通エミッタには電流２Ｉｙを流
ず定′祇流源１９が接続されている。トランジスタ１６
，１７の各コレクタは、乗算器１８の乗算出力端子２０
、２１：なっており、これらの出力端子２０．２１が
電流反転（カレン１−ミラー）回路２２に接続されるこ
とによって、それぞれの出力電流Ｉ３ 、 Ｉ４の差電
流が出力電流ＩＯとして端子２３から取り出される。
スタ３１．３２の各エミッタにそれぞれ接は、エミッタ
共通トランジスクロ１５を構成するトランジスタ１６．
１７の各・＼−スにそれぞれ接続されており、＠Ｉ−ラ
ンジスタ１６，１７の共通エミッタには電流２Ｉｙを流
ず定′祇流源１９が接続されている。トランジスタ１６
，１７の各コレクタは、乗算器１８の乗算出力端子２０
、２１：なっており、これらの出力端子２０．２１が
電流反転（カレン１−ミラー）回路２２に接続されるこ
とによって、それぞれの出力電流Ｉ３ 、 Ｉ４の差電
流が出力電流ＩＯとして端子２３から取り出される。
ここで、トランジスタ３５．３６は、１−ランジスタロ
、７のコレクタ電流１１，１２とトランジスタ１３．１
４のコレクタ電流が平衡を保つための帰還回路を形成し
、さらにトランジスタ３１．３２の動作電流を定めてい
る。また、上述のように、ｌ・ランジスタ１３，３３、
および１４．３４は、それぞれ電流反転（カレントミラ
ー）回路を構成しているから、トランジスタ６と３１、
およびトランジスタ７さ３２には、それぞれ常に一定比
に保たれた電流が流れる。この電流比は、トランジスタ
１３と３３、および１４と３４についての・＼−スーエ
ミソタ間飽和電流比、ずなイっちエミツタ面積比によっ
て設定される。たとえは、この電流比が１の場合には、
トランジスタ６と３１、および７と３２は概略等しい電
流で動作する。その結果、入力信号■に基＜ Ｌ 、
Ｉ２の変化によって生じたトランジスタ６．７のベース
−エミッタ間電圧の変化と同じ変化がトランジスタ３１
．３２のベース−エミッタ間亀圧にも生じ、これらがそ
れぞれ互いに相殺する。したがって、入力端子８，９の
電圧変化が忠実に抵抗５の両端に伝達され、上記■、■
式で表わされた電流１＋ 、 Ｉ２は、より精度の高い
ものとなる。
、７のコレクタ電流１１，１２とトランジスタ１３．１
４のコレクタ電流が平衡を保つための帰還回路を形成し
、さらにトランジスタ３１．３２の動作電流を定めてい
る。また、上述のように、ｌ・ランジスタ１３，３３、
および１４．３４は、それぞれ電流反転（カレントミラ
ー）回路を構成しているから、トランジスタ６と３１、
およびトランジスタ７さ３２には、それぞれ常に一定比
に保たれた電流が流れる。この電流比は、トランジスタ
１３と３３、および１４と３４についての・＼−スーエ
ミソタ間飽和電流比、ずなイっちエミツタ面積比によっ
て設定される。たとえは、この電流比が１の場合には、
トランジスタ６と３１、および７と３２は概略等しい電
流で動作する。その結果、入力信号■に基＜ Ｌ 、
Ｉ２の変化によって生じたトランジスタ６．７のベース
−エミッタ間電圧の変化と同じ変化がトランジスタ３１
．３２のベース−エミッタ間亀圧にも生じ、これらがそ
れぞれ互いに相殺する。したがって、入力端子８，９の
電圧変化が忠実に抵抗５の両端に伝達され、上記■、■
式で表わされた電流１＋ 、 Ｉ２は、より精度の高い
ものとなる。
なお、トランジスタのベース−エミッタ間！圧は、エミ
ッタ電流の対数関数おして定まるため、上記の効果はト
ランジスタ１３，３３、および１４．３４の飽和電流比
がｌであることには限定されない。
ッタ電流の対数関数おして定まるため、上記の効果はト
ランジスタ１３，３３、および１４．３４の飽和電流比
がｌであることには限定されない。
さらに、エミッタ共通トランジスタ対１５のベース電流
は、ｌ・ランジスク１３，１４，３３．３４の電流には
何ら影響を与えない。ベース電流はトランジスタ３５，
３６によって供給される。したがって、ＩＹ＞ＩＸのよ
うな変換係数の設定によって変換係数の精度低下、非線
形成分の発生、異常動作等が起こらなくなる。
は、ｌ・ランジスク１３，１４，３３．３４の電流には
何ら影響を与えない。ベース電流はトランジスタ３５，
３６によって供給される。したがって、ＩＹ＞ＩＸのよ
うな変換係数の設定によって変換係数の精度低下、非線
形成分の発生、異常動作等が起こらなくなる。
以上説明した本発明の第１の実施例の′電流増幅器は、
動作継続中には正常に動作するが、電源投入時（パワー
オン時）等には起動が円滑に行なえない場合がある。こ
のため、たとえば第３図に示す第２の実施例のように、
起動回路を付加した構成が実用回路として好ましい。こ
の第３図において、第２図と対応する部分には同じ参照
番号を付し、乗算器の出力段部分については、第２図と
同様に構成すれば良いため、図示を省略している。
動作継続中には正常に動作するが、電源投入時（パワー
オン時）等には起動が円滑に行なえない場合がある。こ
のため、たとえば第３図に示す第２の実施例のように、
起動回路を付加した構成が実用回路として好ましい。こ
の第３図において、第２図と対応する部分には同じ参照
番号を付し、乗算器の出力段部分については、第２図と
同様に構成すれば良いため、図示を省略している。
この第３図に示す本発明の第２の実施例においては、入
力端子８，９にそれぞれのベースが接続されたＰ Ｎ
Ｐ形トランジスタ４１．４２が第１の起動回路を構成し
ており、これらのトランジスタ４１．４２の各エミッタ
は、抵抗５とトランジスタ６．７の各エミッタとの接続
点にそイｔぞれ接続され、各コレクタは、トランジスタ
６．７の各コレクタにそれぞれ接続されている。これら
のトランジスタ４１．４２は、電源投入時等の起動時に
のみ動作し、起動後の定常的な回路動作時には動作しな
い。次に、トランジスタ６．７の各ベースとトランジス
タ３１．３２の各エミッタとの接続点にそれぞれ接続さ
れた電流源４３．４４が第２の起動回路を構成している
。これらの電流源４３゜４４は、トランジスタ６．７が
遮断状態にある場合にトランジスタ３１．３２が完全に
遮断しないようにするために付加されるものである。こ
の起動電流は通常ｌＯ〜１００ｎＡ程度て充分起動条件
を満足し、動作状態では全く無視し得る。
力端子８，９にそれぞれのベースが接続されたＰ Ｎ
Ｐ形トランジスタ４１．４２が第１の起動回路を構成し
ており、これらのトランジスタ４１．４２の各エミッタ
は、抵抗５とトランジスタ６．７の各エミッタとの接続
点にそイｔぞれ接続され、各コレクタは、トランジスタ
６．７の各コレクタにそれぞれ接続されている。これら
のトランジスタ４１．４２は、電源投入時等の起動時に
のみ動作し、起動後の定常的な回路動作時には動作しな
い。次に、トランジスタ６．７の各ベースとトランジス
タ３１．３２の各エミッタとの接続点にそれぞれ接続さ
れた電流源４３．４４が第２の起動回路を構成している
。これらの電流源４３゜４４は、トランジスタ６．７が
遮断状態にある場合にトランジスタ３１．３２が完全に
遮断しないようにするために付加されるものである。こ
の起動電流は通常ｌＯ〜１００ｎＡ程度て充分起動条件
を満足し、動作状態では全く無視し得る。
この第２の実施例の場合にも、前述した第１の実施例と
同様な効果が得られることは勿論である。
同様な効果が得られることは勿論である。
以上のような構成の電流増幅器は、種々の応用が考えら
れるが、たとえば第４図のような構成とすることにより
可変抵抗回路を得ることができる。
れるが、たとえば第４図のような構成とすることにより
可変抵抗回路を得ることができる。
すなわち、第４図の回路ブロック５１は本発明に係る電
流増幅器を示しており、第２図、第３図における入力端
子９と出力端子２３との間を接続して帰還路を形成する
ことにより、可変抵抗回路が構成できる。このとき、可
変抵抗回路の入力端子５２および出力端子５３は、電流
増幅器の入力端子８および出力端子２３に対応し、この
回路の入出力端子５２．５３から見た等何回路は、第５
図に示すようなバッファアンプ５４と抵抗５５との直列
接続回路とみなすことができる。この場合の等価抵抗は
、電流源の電流によって抵抗値を制御し得ることより、
非接地形のｉ１変抵抗回路が実現できることになる。
流増幅器を示しており、第２図、第３図における入力端
子９と出力端子２３との間を接続して帰還路を形成する
ことにより、可変抵抗回路が構成できる。このとき、可
変抵抗回路の入力端子５２および出力端子５３は、電流
増幅器の入力端子８および出力端子２３に対応し、この
回路の入出力端子５２．５３から見た等何回路は、第５
図に示すようなバッファアンプ５４と抵抗５５との直列
接続回路とみなすことができる。この場合の等価抵抗は
、電流源の電流によって抵抗値を制御し得ることより、
非接地形のｉ１変抵抗回路が実現できることになる。
なお、本発明は上記実施例のみに限定されるものではな
く、たとえば、乗算器のＰＮ接合対に複数個のエミッタ
共通トランジスタを接続して複数出力を得るような電流
増幅器に本発明を適用することも容易に行なえる。さら
に、上記各トランジスタの導電形のＰ Ｎ Ｐ形とＮＰ
Ｎ形とを互いに変換してもよく、また、２個の並列的な
電流源を用いる代わりに１個の電流源出力を分流して用
いてもよい。
く、たとえば、乗算器のＰＮ接合対に複数個のエミッタ
共通トランジスタを接続して複数出力を得るような電流
増幅器に本発明を適用することも容易に行なえる。さら
に、上記各トランジスタの導電形のＰ Ｎ Ｐ形とＮＰ
Ｎ形とを互いに変換してもよく、また、２個の並列的な
電流源を用いる代わりに１個の電流源出力を分流して用
いてもよい。
以上の説明からも明らかなように、本発明に係る電流変
換器によれば、電圧−電流変換器におけるトランジスタ
のベース−エミッタ間電圧の変化が、特性に影響を及ぼ
さなくなり、変換係数が抵抗値のみで定まり、かつ線形
性が向上する。また、エミッタ共通トランジスタ対のベ
ース′亀流の影響が除去され、変換係数の精度が向上し
、線形性も向上する。さらに、大きなＩＹ／ＩＸを設定
しても良好な動作が得られる。
換器によれば、電圧−電流変換器におけるトランジスタ
のベース−エミッタ間電圧の変化が、特性に影響を及ぼ
さなくなり、変換係数が抵抗値のみで定まり、かつ線形
性が向上する。また、エミッタ共通トランジスタ対のベ
ース′亀流の影響が除去され、変換係数の精度が向上し
、線形性も向上する。さらに、大きなＩＹ／ＩＸを設定
しても良好な動作が得られる。
第１図は本発明の電流増幅器の先行技術を示す回路図、
第２図は本発明に係る電流増幅器の第１の実゛施例を示
す回路図、第３図は第２の実施例の要部を示す回路図、
第４図は本発明の応用例を示すブロック回路図、第５図
は第４図の等何回路を示す回路図である。
第２図は本発明に係る電流増幅器の第１の実゛施例を示
す回路図、第３図は第２の実施例の要部を示す回路図、
第４図は本発明の応用例を示すブロック回路図、第５図
は第４図の等何回路を示す回路図である。
Claims (1)
- 【特許請求の範囲】 第１、第２の入力端子に各ベースがそれぞれ接続された
第１導電形の第１１第２のトランジスタと、 各ベースが上記第１、第２のトランジスタの各エミッタ
にそれぞれ接続され、各エミ・ツタ間に抵抗が接続され
た第２導電形の第３、第４のトランジスタと、 各コレクタが上記第１１第２の１−ランジスタの各エミ
ッタにそれぞれ接続され、各ベースが上記第３、第４の
トランジスタの各コレクタにそれぞれ接続された第１導
電形の第５、第６のトランジスタと、 各コレクタが上記第５、第６のトランジスクの各ベース
にそれぞれ接続され、各ベースが上記第５、第６のトラ
ンジスタの各エミッタにそれぞれ接続され、各エミッタ
が共通接続された第１導電形の第７、第８のトランジス
クと、 各ベース、コレクタが上記第７、第８のトランジスクの
各ベースにそれぞれ接続され、各エミッタが上記第７、
第８のトう／ジスタの各エミッタにそれぞれ接続された
第１導電形の第９、第１０の１−ランジスタと、 各・＼−スが上記第７、第８のトランジスタのベースに
それぞれ接続された少なくとも１組のエミッタ共通Ｉ・
ランジスク対と を具備して成る電流増幅器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109753A JPS592410A (ja) | 1982-06-28 | 1982-06-28 | 電流増幅器 |
| US06/506,700 US4498053A (en) | 1982-06-28 | 1983-06-22 | Current amplifier |
| CA000430993A CA1192274A (en) | 1982-06-28 | 1983-06-22 | Current amplifier |
| GB08317423A GB2122831B (en) | 1982-06-28 | 1983-06-27 | Voltage to current converting amplifiers |
| DE19833323277 DE3323277A1 (de) | 1982-06-28 | 1983-06-28 | Stromverstaerker |
| FR838310692A FR2529411B1 (fr) | 1982-06-28 | 1983-06-28 | Amplificateur de courant a circuit integre avec amelioration de la linearite et la precision du coefficient de multiplication du circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109753A JPS592410A (ja) | 1982-06-28 | 1982-06-28 | 電流増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS592410A true JPS592410A (ja) | 1984-01-09 |
| JPH0452645B2 JPH0452645B2 (ja) | 1992-08-24 |
Family
ID=14518373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57109753A Granted JPS592410A (ja) | 1982-06-28 | 1982-06-28 | 電流増幅器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4498053A (ja) |
| JP (1) | JPS592410A (ja) |
| CA (1) | CA1192274A (ja) |
| DE (1) | DE3323277A1 (ja) |
| FR (1) | FR2529411B1 (ja) |
| GB (1) | GB2122831B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04348671A (ja) * | 1991-05-27 | 1992-12-03 | Nec Yamagata Ltd | 輪郭補正回路 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3408220A1 (de) * | 1984-03-07 | 1985-09-12 | Telefunken electronic GmbH, 7100 Heilbronn | Steuerbarer integrator |
| JPH0720040B2 (ja) * | 1986-11-21 | 1995-03-06 | ソニー株式会社 | 電圧−電流変換回路 |
| GB2222497A (en) * | 1988-09-05 | 1990-03-07 | Philips Electronic Associated | Operational amplifier |
| US5043674A (en) * | 1990-04-30 | 1991-08-27 | International Business Machines Corporation | Differential receiver with high common-mode range |
| US5191234A (en) * | 1990-12-10 | 1993-03-02 | Sony Corporation | Pulse signal generator and cascode differential amplifier |
| EP0610430B1 (en) * | 1991-10-30 | 1999-03-10 | Harris Corporation | Analog-to-digital converter and method of fabrication |
| US5325070A (en) * | 1993-01-25 | 1994-06-28 | Motorola, Inc. | Stabilization circuit and method for second order tunable active filters |
| US5608314A (en) * | 1994-04-11 | 1997-03-04 | Advanced Micro Devices, Inc. | Incremental output current generation circuit |
| GB2297447A (en) * | 1995-01-27 | 1996-07-31 | Seagate Microelectron Ltd | Amplifier |
| JPH08279718A (ja) * | 1995-04-07 | 1996-10-22 | Nec Corp | オフセット除去増幅回路 |
| JPH09238032A (ja) * | 1996-02-29 | 1997-09-09 | Nec Corp | Ｏｔａおよびバイポーラマルチプライヤ |
| KR19990008323A (ko) * | 1996-03-05 | 1999-01-25 | 요트.게.알.롤페즈 | 연산 증폭기 |
| AU4883197A (en) * | 1997-10-23 | 1999-05-17 | Telefonaktiebolaget Lm Ericsson (Publ) | Differential voltage-to-current converter |
| JP4210873B2 (ja) * | 1998-01-14 | 2009-01-21 | ソニー株式会社 | インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 |
| DE10137434A1 (de) * | 2001-07-31 | 2003-01-23 | Infineon Technologies Ag | Schaltungsanordnung zur Spannungs-/Stromwandlung |
| GB0121216D0 (en) * | 2001-09-01 | 2001-10-24 | Zarlink Semiconductor Ltd | "Radio frequency amplifier and television tuner" |
| US10243526B1 (en) * | 2018-02-13 | 2019-03-26 | Xilinx, Inc. | Self-biased operational transconductance amplifier-based reference circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132006A (en) * | 1980-03-21 | 1981-10-16 | Nec Corp | Differential amplifier |
| JPS5760413U (ja) * | 1980-09-25 | 1982-04-09 | ||
| JPS5782716U (ja) * | 1980-11-10 | 1982-05-21 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3641450A (en) * | 1970-12-15 | 1972-02-08 | Motorola Inc | Gain controlled differential amplifier circuit |
| FR2259913B1 (ja) * | 1974-02-05 | 1976-11-26 | Nickel Le | |
| JPS5823011B2 (ja) * | 1977-05-19 | 1983-05-12 | 株式会社東芝 | 差動増幅器 |
| US4456887A (en) * | 1980-09-25 | 1984-06-26 | Pioneer Electronic Corporation | Differential amplifier |
-
1982
- 1982-06-28 JP JP57109753A patent/JPS592410A/ja active Granted
-
1983
- 1983-06-22 CA CA000430993A patent/CA1192274A/en not_active Expired
- 1983-06-22 US US06/506,700 patent/US4498053A/en not_active Expired - Lifetime
- 1983-06-27 GB GB08317423A patent/GB2122831B/en not_active Expired
- 1983-06-28 DE DE19833323277 patent/DE3323277A1/de active Granted
- 1983-06-28 FR FR838310692A patent/FR2529411B1/fr not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132006A (en) * | 1980-03-21 | 1981-10-16 | Nec Corp | Differential amplifier |
| JPS5760413U (ja) * | 1980-09-25 | 1982-04-09 | ||
| JPS5782716U (ja) * | 1980-11-10 | 1982-05-21 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04348671A (ja) * | 1991-05-27 | 1992-12-03 | Nec Yamagata Ltd | 輪郭補正回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2529411A1 (fr) | 1983-12-30 |
| DE3323277C2 (ja) | 1992-02-13 |
| DE3323277A1 (de) | 1983-12-29 |
| FR2529411B1 (fr) | 1990-11-23 |
| GB2122831B (en) | 1985-11-13 |
| GB2122831A (en) | 1984-01-18 |
| CA1192274A (en) | 1985-08-20 |
| GB8317423D0 (en) | 1983-07-27 |
| US4498053A (en) | 1985-02-05 |
| JPH0452645B2 (ja) | 1992-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS592410A (ja) | 電流増幅器 | |
| EP0004099A1 (en) | Electrically variable impedance circuit | |
| JP3251759B2 (ja) | 可変利得増幅回路 | |
| JPH0322723B2 (ja) | ||
| JP2000504900A (ja) | 温度補償された対数検出器 | |
| JPH0720040B2 (ja) | 電圧−電流変換回路 | |
| JPS6337966B2 (ja) | ||
| US4385364A (en) | Electronic gain control circuit | |
| JPS6154286B2 (ja) | ||
| US4558288A (en) | Emitter-follower type SEPP circuit | |
| US5977760A (en) | Bipolar operational transconductance amplifier and output circuit used therefor | |
| JPH0478044B2 (ja) | ||
| US4137506A (en) | Compound transistor circuitry | |
| JPH04369105A (ja) | 増幅器 | |
| JPS6213844B2 (ja) | ||
| US4356455A (en) | Amplifier | |
| JPS6037484B2 (ja) | 電流安定化回路 | |
| JP3381100B2 (ja) | 増幅器 | |
| JPH0452646B2 (ja) | ||
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPS5932210A (ja) | トランジスタ増幅回路 | |
| JP3058998B2 (ja) | 半導体集積回路装置 | |
| JPS6041884B2 (ja) | 差動増幅回路 | |
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JP2776019B2 (ja) | 定電圧回路 |