JP4210873B2 - インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 - Google Patents
インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 Download PDFInfo
- Publication number
- JP4210873B2 JP4210873B2 JP00571698A JP571698A JP4210873B2 JP 4210873 B2 JP4210873 B2 JP 4210873B2 JP 00571698 A JP00571698 A JP 00571698A JP 571698 A JP571698 A JP 571698A JP 4210873 B2 JP4210873 B2 JP 4210873B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- terminals
- differential pair
- transistors
- impedance circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 48
- 238000004891 communication Methods 0.000 title claims description 8
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/40—Impedance converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/28—Impedance matching networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/148—Video amplifiers
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、インピーダンス変換回路、映像機器、オーディオ機器及び通信装置に関し、例えばラジオ受信機、テレビジョン受像機、衛星放送受信機、ビデオテープレコーダ、移動体通信機等に適用することができる。本発明は、第１及び第２の入力端電圧に応じてインピーダンス回路の第１及び第２の端子に駆動電流を供給すると共に、この第１及び第２の端子電圧に応じて第２及び第１の入力端より電流を流出させることにより、従来に比して高い周波数で使用でき、かつ集積回路化に適したインピーダンス変換回路と、このインピーダンス変換回路を用いた映像機器等を提案する。
【０００２】
【従来の技術】
従来、オーディオ機器等の比較的周波数の低い信号を処理する機器においては、図５に示すようなインピーダンス変換回路１により所望の特性によるインピーダンスが作成され、この作成したインピーダンスによりオーディオ信号等を信号処理するようになされている。
【０００３】
すなわちインピーダンス変換回路１は、５つのインピーダンス回路２〜６が直列接続され、これらインピーダンス回路２〜６間に演算増幅回路７及び８が接続される。ここで５つのインピーダンス回路２〜６は、必要とするインピーダンスに応じてそれぞれ所定のインピーダンスＺＡ〜ＺＥに設定される。また第１の演算増幅回路７は、第２及び第３のインピーダンス回路３及び４の接続中点に反転入力端が接続され、第４及び第５のインピーダンス回路５及び６の接続中点に非反転入力端が接続され、出力端が第１及び第２のインピーダンス回路２及び３の接続中点に接続される。また第２の演算増幅回路８は、このインピーダンス変換回路の入力端Ｖｉｎに非反転入力端が接続され、第２及び第３のインピーダンス回路３及び４の接続中点に反転入力端が接続され、出力端が第３及び第４のインピーダンス回路４及び５の接続中点に接続される。
【０００４】
これによりインピーダンス変換回路１は、入力端Ｖｉｎから見た入力インピーダンスＺｉｎを次式により表すことができ、これによりインピーダンス回路２〜６を種々に設定して入力インピーダンスＺｉｎを所望の値に設定できるようになされている。
【０００５】
【数１】
【０００６】
【発明が解決しようとする課題】
ところでこのインピーダンス変換回路１は、演算増幅回路７及び８により動作周波数が１〔ＭＨｚ〕以下に限られる問題がある。これによりビデオ帯域等の周波数帯では信号処理回路に適用することが困難であった。
【０００７】
また他の信号処理回路と一体に集積回路化する場合、演算増幅回路７及び８を集積回路化することになり、その分素子数が増大し、これにより集積回路化に不向きな問題もあった。
【０００８】
本発明は以上の点を考慮してなされたもので、従来に比して高い周波数で使用でき、かつ集積回路化に適したインピーダンス変換回路と、このインピーダンス変換回路を用いた映像機器、オーディオ機器及び通信装置を提案しようとするものである。
【０００９】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、第１及び第２の入力端の電圧に応じて、インピーダンス回路の第１及び第２の端子にそれぞれ駆動電流を供給し、またこの第１及び第２の端子の電圧に応じて、それぞれ第２及び第１の入力端より電流を流出させる。
【００１０】
第１及び第２の入力端の電圧に応じて、インピーダンス回路の第１及び第２の端子にそれぞれ駆動電流を供給し、またこの第１及び第２の端子の電圧に応じて、それぞれ第２及び第１の入力端より電流を流出させれば、第１及び第２の入力端より見たインピーダンスにおいては、インピーダンス回路によるインピーダンスの逆数に所定の抵抗値を乗算したインピーダンスになる。これによりインピーダンス回路のインピーダンスを変換してなる入力インピーダンスを得ることができる。このとき差動対の組み合わせによりインピーダンス変換回路が作成されることにより、演算増幅回路による場合のような周波数の制限を受けることなく、動作周波数を拡大でき、また簡易な構成により容易に集積回路化することができる。
【００１１】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００１２】
（１）第１の実施の形態
図１は、本発明の第１の実施の形態に係るインピーダンス変換回路を示す接続図である。このインピーダンス変換回路１０は、前段に配置された所定の信号処理回路と一体に集積回路を構成し、例えばオーディオ信号の信号処理に適用される。
【００１３】
このインピーダンス変換回路１０において、トランジスタＱ１及びＱ２は、差動対を構成する。すなわちトランジスタＱ１及びＱ２は、コレクタが電源ＶＣＣに接続され、ベースにバイアス電源Ｖｅが接続される。またトランジスタＱ１及びＱ２は、それぞれエミッタに抵抗Ｒ１１及びＲ１２が接続され、この抵抗Ｒ１１及びＲ１２の他端間に、所定のインピーダンス回路１１が接続される。さらにトランジスタＱ１及びＱ２は、この抵抗Ｒ１１及びＲ１２の他端がそれぞれトランジスタＱ３及びＱ４を介して接地される。
【００１４】
これらトランジスタＱ３及びＱ４は、それぞれエミッタに電流源１２及び１３が接続され、またエミッタ間が抵抗Ｒ１３により接続され、トランジスタＱ５及びＱ６にベース電圧が設定されるようになされている。
【００１５】
トランジスタＱ５及びＱ６は、それぞれ電流源１４及び１５によりエミッタが接地され、またコレクタが電源ＶＣＣに接続される。またトランジスタＱ５及びＱ６は、インピーダンス回路１１より、それぞれトランジスタＱ２側及びトランジスタＱ１側の端子電圧をベースに受け、このベースの接続とは逆に、各エミッタをそれぞれトランジスタＱ１及びＱ２側に対応するトランジスタＱ３及びＱ４のベースに接続する。
【００１６】
これによりトランジスタＱ１及びＱ２は、電源Ｖｅ、電流源１２〜１５、トランジスタＱ３〜Ｑ６、抵抗Ｒ１１〜Ｒ１３と共に、インピーダンス回路１１をバイアス電源Ｖｅにより決まる電圧により直流バイアスするハイインピーダンスのバイアス回路を構成する。
【００１７】
ここで抵抗Ｒ１１及びＲ１２は、等しい抵抗値Ｒ０に設定され、抵抗Ｒ１３は、抵抗Ｒ１１及びＲ１２の抵抗値Ｒ０の２倍の抵抗値２Ｒ０に設定されるようになされている。
【００１８】
トランジスタＱ７及びＱ８は、それぞれエミッタに電流源１６及び１７が接続され、またエミッタ間が抵抗Ｒ１４により接続される。また前段の信号処理回路より入力信号Ｖ１及び−Ｖ１の入力を受ける第１及び第２の入力端がそれぞれベースに接続され、各コレクタがインピーダンス回路１１の各端子に接続されるようになされている。ここで抵抗Ｒ１４は、抵抗値２Ｒ１に設定される。
【００１９】
これによりトランジスタＱ７及びＱ８は、第１及び第２の入力端の電圧Ｖ１及び−Ｖ１に応じて、インピーダンス回路１１の第１及び第２の端子にそれぞれ駆動電流を供給する第１の差動対を構成する。
【００２０】
これに対してトランジスタＱ９及びＱ１０は、それぞれエミッタに電流源１８及び１９が接続され、またエミッタ間が抵抗Ｒ１５により接続される。またそれぞれコレクタを第２及び第１の入力端に接続し、各ベースをトランジスタＱ５及びＱ６のエミッタに接続する。これによりトランジスタＱ９及びＱ１０は、トランジスタＱ５及びＱ６、電流源１４、１５、１８、１９、抵抗Ｒ１５と共に、インピーダンス回路１１の第１及び第２の端子の電圧に応じて、それぞれ第２及び第１の入力端より電流を流出させる第２の差動対を構成する。ここで抵抗Ｒ１５は、抵抗値２Ｒ２に設定される。
【００２１】
以上の構成において、前段の信号処理回路より入力される入力信号Ｖ１及び−Ｖ１は、トランジスタＱ７及びＱ８に入力され、このトランジスタＱ７及びＱ８の電流駆動により、インピーダンス回路１１に駆動電流が供給される。
【００２２】
ここでインピーダンス回路１１の端子電圧をそれぞれＶ２及び−Ｖ２とし、インピーダンス回路１１のトランジスタＱ１側端においてキルヒホッフの定理を適用すると、このインピーダンス変換回路１０においては、次式の関係式を得ることができる。なおここでｉ１は、抵抗Ｒ１１の電流であり、ｉ２は、インピーダンス回路１１の電流である。またｉ３は、トランジスタＱ３のコレクタ電流であり、ｉ４は、トランジスタＱ８のコレクタ電流である。またＺは、インピーダンス回路１１のインピーダンス２Ｚの１／２の値である。
【００２３】
【数２】
【００２４】
【数３】
【００２５】
【数４】
【００２６】
【数５】
【００２７】
ここでトランジスタＱ５及びＱ６のベースにインピーダンス回路１１の両端が接続され、これらトランジスタＱ５及びＱ６のエミッタが、他方のトランジスタＱ２及びＱ１に接続されたトランジスタＱ４及びＱ３のベースに接続されるようになされていることにより、（２）式の電流ｉ３は、次式により表される。
【００２８】
【数６】
【００２９】
これら（３）〜（６）式を（２）式に代入すれば、次式の関係式を得ることができる。
【００３０】
【数７】
【００３１】
ここでトランジスタＱ９及びＱ１０のベースがそれぞれトランジスタＱ５及びＱ６のエミッタに接続されていることにより、インピーダンス変換回路１０は、このトランジスタＱ９及びＱ１０により、インピーダンス回路１１の端子電圧に応じて、第１及び第２の入力端より、次式で表される電流ｉＸを流出させることになる。
【００３２】
【数８】
【００３３】
ここで（７）式を（８）式に代入すれば、次式の関係式を得ることができる。
【００３４】
【数９】
【００３５】
これにより入力端よりインピーダンス変換回路１０を見たインピーダンスＺ１は、次式により表され、図２に示すように、入力端の両端に、インピーダンスＺ１が接続されていることが分かる。すなわちこのインピーダンス変換回路１０の入力端より見たインピーダンスＺ１においては、インピーダンス回路１１のインピーダンス２Ｚの１／２の逆数に、差動対に配置された抵抗２Ｒ１、２Ｒ２の半分の抵抗値Ｒ１４、Ｒ１５の抵抗値Ｒ１、Ｒ２を乗算した値となる。またこのインピーダンスＺ１の中点においては、接地されていることになる。
【００３６】
【数１０】
【００３７】
これによりこのインピーダンス変換回路１０においては、インピーダンス回路１１のインピーダンスを変換することができ、インピーダンス回路１１に種々の素子を配置して、集積回路全体として所望の特性を実現できることが分かる。
【００３８】
すなわちインピーダンス回路１１に容量Ｃのコンデンサを接続すれば、インピーダンス回路１１のインピーダンスＺは、１／ＳＣと表し得ることにより、（１０）式に代入して、このインピーダンス変換回路１０の入力インピーダンスＺ１を次式により表すことができる。なおここで、Ｓは、ラプラス演算子である。
【００３９】
【数１１】
【００４０】
これによりインピーダンス回路１１にコンデンサを配置して、集積回路内に、値Ｃ・Ｒ１・Ｒ２のインダクタンスを形成できることが分かる。また抵抗値Ｒ１及びＲ２を選択して、小容量のコンデンサにより所望のインダクタンスを形成できることが分かる。
【００４１】
またこれとは逆に、インピーダンス回路１１に値Ｌのインダクタンスを接続すれば、インピーダンス回路１１のインピーダンスＺは、ＳＬと表し得ることにより、（１０）式に代入して、このインピーダンス変換回路１０の入力インピーダンスＺ１を次式により表すことができる。
【００４２】
【数１２】
【００４３】
これによりインピーダンス回路１１にインダクタンスを配置して、容量Ｌ／Ｒ１Ｒ２によるコンデンサを形成できることが分かる。また抵抗値Ｒ１及びＲ２を選択して、小容量のインダクタンスにより所望の容量によるコンデンサを形成できることが分かる。
【００４４】
またインダクタンス及びコンデンサの並列接続回路をインピーダンス回路１１に配置すると、このインピーダンス回路１１においては、インピーダンスＺを１／（ＳＣ＋１／ＳＬ）で表し得ることにより、（１０）式に代入して、このインピーダンス変換回路１０の入力インピーダンスＺ１を次式により表すことができる。
【００４５】
【数１３】
【００４６】
これによりこの場合には、容量Ｌ／Ｒ１Ｒ２によるコンデンサと、値ＣＲ１Ｒ２によるインダクタンスの直列接続回路によるインピーダンスＺ１を形成できることが分かる。
【００４７】
またインダクタンス及びコンデンサの直列接続回路をインピーダンス回路１１に配置すると、このインピーダンス回路１１においては、インピーダンスＺを１／ＳＣ＋ＳＬで表し得ることにより、（１０）式に代入して、このインピーダンス変換回路１０の入力インピーダンスＺ１を次式により表すことができる。
【００４８】
【数１４】
【００４９】
これによりこの場合には、容量Ｌ／Ｒ１Ｒ２によるコンデンサと、値ＣＲ１Ｒ２によるインダクタンスの並列接続回路によるインピーダンスＺ１を形成できることが分かる。
【００５０】
以上の構成によれば、第１及び第２の入力端電圧Ｖ１及び−Ｖ１に応じてインピーダンス回路１１の第１及び第２の端子に駆動電流を供給すると共に、この第１及び第２の端子電圧に応じて第２及び第１の入力端より電流を流出させることにより、複数対の差動対によりインピーダンス変換回路を構成することができる。これにより従来に比して高い周波数で使用でき、かつ集積回路化に適したインピーダンス変換回路を得ることができる。
【００５１】
またＮＰＮ型トランジスタの差動対により構成することにより、全体構成を簡略化でき、また従来に比して動作可能な電源電圧ＶＣＣを低減することができる。
【００５２】
（２）第２の実施の形態
図３は、本発明の第２の実施の形態に係るインピーダンス変換回路を示す接続図である。この実施の形態においては、このインピーダンス変換回路２０が所定の信号処理回路と共に集積回路化される。なおこの図３に示す構成において、図１について上述した構成と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【００５３】
このインピーダンス変換回路２０は、前段の信号処理回路より入力信号Ｖ１及び−Ｖ１の入力を受ける第１及び第２の入力端に対応して、後段の信号処理回路に出力信号Ｖ３及び−Ｖ３を送出する出力端が配置される。さらにこの入力端に対する出力端の配置に対応するように、トランジスタＱ７及びＱ８の差動対に対応するトランジスタＱ１７及びＱ１８による差動対、このトランジスタＱ１７及びＱ１８の各エミッタを接地する電流源２６、２７、トランジスタＱ１７及びＱ１８のエミッタ間を接続する抵抗Ｒ２４が配置される。これらトランジスタＱ１７及びＱ１８は、トランジスタＱ７及びＱ８に対応するように、出力端、インピーダンス回路１１等に接続され、抵抗Ｒ２４の抵抗値が抵抗Ｒ１４と等しい抵抗値に設定される。
【００５４】
またインピーダンス変換回路２０は、この入力端に対する出力端の配置に対応するように、トランジスタＱ９及びＱ１０の差動対に対応するトランジスタＱ１９及びＱ２０による差動対、このトランジスタＱ１９及びＱ２０の各エミッタを接地する電流源２８、２９、トランジスタＱ１９及びＱ２０のエミッタ間を接続する抵抗Ｒ２５が配置される。これらトランジスタＱ１９及びＱ２０は、トランジスタＱ９及びＱ１０に対応するように、出力端、インピーダンス回路１１等に接続され、また抵抗Ｒ２５の抵抗値が抵抗Ｒ１５と等しい抵抗値に設定される。
【００５５】
図３に示す構成において、第１の実施の形態と同様に、インピーダンス回路１１の一端についてキルヒホッフの定理を適用すると、次式の関係式を得ることができる。なおここでｉ５は、トランジスタＱ１８のコレクタ電流である。
【００５６】
【数１５】
【００５７】
【数１６】
【００５８】
この（１６）式を（３）〜（６）式と共に（１５）式に代入すれば、次式の関係式を得ることができる。
【００５９】
【数１７】
【００６０】
この場合、トランジスタＱ９及びＱ１０は、（８）式について上述した電流値ｉＸに代えて、次式により表される電流ｉＸ１を第１及び第２の出力端より流出させ、トランジスタＱ１９及びＱ２０は、同様に電流ｉＸ２を出力端より流出させることになる。
【００６１】
【数１８】
【００６２】
【数１９】
【００６３】
これによりこの実施の形態においては、入力電圧Ｖ１でなる第１の入力端と、対応する出力電圧Ｖ３でなる第１の出力端においては、異なる向きにより等しい電流値ｉＸ１（ｉＸ２）が流れ、また同様に入力電圧−Ｖ１でなる第２の入力端と、対応する出力電圧−Ｖ３でなる第２の出力端においても、異なる向きにより等しい電流値ｉＸ１（ｉＸ２）が流れることが分かる。
【００６４】
これは第１及び第２の入力端間で入出力する電流値と等しい電流値が第１及び第２の出力端間で入出力することを意味し、これにより図４に示すように、このインピーダンス変換回路２０においては、入力端及び出力端間に所定インピーダンスＺ２による２端子対の回路網が形成されることを意味する。
【００６５】
これにより入力電圧Ｖ１及び出力電圧Ｖ３間の電位差（Ｖ１−Ｖ３）について、次式の関係式により、これら２端子対回路網によるインピーダンスＺ２を計算することができる。
【００６６】
【数２０】
【００６７】
すなわちこのインピーダンス変換回路２０においては、入力端及び出力端間に所定インピーダンスＺ２が接続され、このインピーダンスＺ２が、インピーダンス回路１１のインピーダンス２Ｚの１／２の逆数に、差動対に配置された抵抗２Ｒ１、２Ｒ２の半分の抵抗値Ｒ１４、Ｒ１５の抵抗値Ｒ１、Ｒ２を乗算した値となる。
【００６８】
またこの（２０）式によるインピーダンスＺ２は、（１０）式について説明したインピーダンスＺ１と等しいことにより、この実施の形態においても、（１１）〜（１４）式の関係が成立し、インピーダンス回路１１にキャパシタンス、インダクタンスを適用した場合には、インダクタンス、キャパシタンスをそれぞれ配置した場合と同様のインピーダンスＺ２を得ることができ、またキャパシタンス、インダクタンスの並列接続、直列接続の場合には、これらを直並列変換ができることがわかる。
【００６９】
図３に示す構成によれば、第１の実施の構成に加えて、第３及び第４の入力端でなる第１及び第２の出力端の電圧に応じて、インピーダンス回路１１の第１及び第２の端子にそれぞれ駆動電流を供給する第３の差動対と、インピーダンス回路１１の第１及び第２の端子の電圧に応じて、それぞれ第２及び第１の入力端より電流を流出させる第４の差動対とを配置することにより、所望のインピーダンスによる２端子対回路網を形成して、第１の実施の形態と同様の効果を得ることができる。
【００７０】
また従来困難であったインダクタンスとキャパシタンスとの梯子型伝送網をＩＣ内に構築することができ、これにより楕円関数を用いたＴ型の回路を実現することができる。また同時に少ない素子数で高いＱ値のフィルターを２端子対回路網で実現することができる。
【００７１】
また２端子対を形成できることにより、インピーダンス変換回路を完全差動で動作させることができる。これにより従来のアクティブフィルターでは実現困難な差動動作のアクティブフィルターを構築することができる。さらにこのような差動動作型によって、回路内に信号電流のループを形成することができ、インピーダンス変換回路として安定度を向上することができ、また消費電力を低減し、チップ面積を縮小することができる。
【００７２】
（３）他の実施の形態
なお上述の実施の形態においては、本発明をオーディオ信号の信号処理回路に適用する場合について述べたが、本発明はこれに限らず、種々のオーディオ機器、ビデオテープレコーダ等の映像機器、さらには携帯電話等の無線通信装置、ケーブルテレビ等の有線による通信装置に広く適用することができる。
【００７３】
【発明の効果】
上述のように本発明によれば、第１及び第２の入力端電圧に応じてインピーダンス回路の第１及び第２の端子に駆動電流を供給すると共に、この第１及び第２の端子電圧に応じて第２及び第１の入力端より電流を流出させることにより、従来に比して高い周波数で使用でき、かつ集積回路化に適したインピーダンス変換回路と、このインピーダンス変換回路を用いた映像機器等を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るインピーダンス変換回路を示す接続図である。
【図２】図１のインピーダンス変換回路の等化回路を示す接続図である。
【図３】本発明の第２の実施の形態に係るインピーダンス変換回路を示す接続図である。
【図４】図３のインピーダンス変換回路の等化回路を示す接続図である。
【図５】従来のインピーダンス変換回路を示すブロック図である。
【符号の説明】
１、１０、２０……インピーダンス変換回路、Ｑ１〜Ｑ２０……トランジスタ、Ｒ１１〜Ｒ２５……抵抗
【発明の属する技術分野】
本発明は、インピーダンス変換回路、映像機器、オーディオ機器及び通信装置に関し、例えばラジオ受信機、テレビジョン受像機、衛星放送受信機、ビデオテープレコーダ、移動体通信機等に適用することができる。本発明は、第１及び第２の入力端電圧に応じてインピーダンス回路の第１及び第２の端子に駆動電流を供給すると共に、この第１及び第２の端子電圧に応じて第２及び第１の入力端より電流を流出させることにより、従来に比して高い周波数で使用でき、かつ集積回路化に適したインピーダンス変換回路と、このインピーダンス変換回路を用いた映像機器等を提案する。
【０００２】
【従来の技術】
従来、オーディオ機器等の比較的周波数の低い信号を処理する機器においては、図５に示すようなインピーダンス変換回路１により所望の特性によるインピーダンスが作成され、この作成したインピーダンスによりオーディオ信号等を信号処理するようになされている。
【０００３】
すなわちインピーダンス変換回路１は、５つのインピーダンス回路２〜６が直列接続され、これらインピーダンス回路２〜６間に演算増幅回路７及び８が接続される。ここで５つのインピーダンス回路２〜６は、必要とするインピーダンスに応じてそれぞれ所定のインピーダンスＺＡ〜ＺＥに設定される。また第１の演算増幅回路７は、第２及び第３のインピーダンス回路３及び４の接続中点に反転入力端が接続され、第４及び第５のインピーダンス回路５及び６の接続中点に非反転入力端が接続され、出力端が第１及び第２のインピーダンス回路２及び３の接続中点に接続される。また第２の演算増幅回路８は、このインピーダンス変換回路の入力端Ｖｉｎに非反転入力端が接続され、第２及び第３のインピーダンス回路３及び４の接続中点に反転入力端が接続され、出力端が第３及び第４のインピーダンス回路４及び５の接続中点に接続される。
【０００４】
これによりインピーダンス変換回路１は、入力端Ｖｉｎから見た入力インピーダンスＺｉｎを次式により表すことができ、これによりインピーダンス回路２〜６を種々に設定して入力インピーダンスＺｉｎを所望の値に設定できるようになされている。
【０００５】
【数１】
【発明が解決しようとする課題】
ところでこのインピーダンス変換回路１は、演算増幅回路７及び８により動作周波数が１〔ＭＨｚ〕以下に限られる問題がある。これによりビデオ帯域等の周波数帯では信号処理回路に適用することが困難であった。
【０００７】
また他の信号処理回路と一体に集積回路化する場合、演算増幅回路７及び８を集積回路化することになり、その分素子数が増大し、これにより集積回路化に不向きな問題もあった。
【０００８】
本発明は以上の点を考慮してなされたもので、従来に比して高い周波数で使用でき、かつ集積回路化に適したインピーダンス変換回路と、このインピーダンス変換回路を用いた映像機器、オーディオ機器及び通信装置を提案しようとするものである。
【０００９】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、第１及び第２の入力端の電圧に応じて、インピーダンス回路の第１及び第２の端子にそれぞれ駆動電流を供給し、またこの第１及び第２の端子の電圧に応じて、それぞれ第２及び第１の入力端より電流を流出させる。
【００１０】
第１及び第２の入力端の電圧に応じて、インピーダンス回路の第１及び第２の端子にそれぞれ駆動電流を供給し、またこの第１及び第２の端子の電圧に応じて、それぞれ第２及び第１の入力端より電流を流出させれば、第１及び第２の入力端より見たインピーダンスにおいては、インピーダンス回路によるインピーダンスの逆数に所定の抵抗値を乗算したインピーダンスになる。これによりインピーダンス回路のインピーダンスを変換してなる入力インピーダンスを得ることができる。このとき差動対の組み合わせによりインピーダンス変換回路が作成されることにより、演算増幅回路による場合のような周波数の制限を受けることなく、動作周波数を拡大でき、また簡易な構成により容易に集積回路化することができる。
【００１１】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００１２】
（１）第１の実施の形態
図１は、本発明の第１の実施の形態に係るインピーダンス変換回路を示す接続図である。このインピーダンス変換回路１０は、前段に配置された所定の信号処理回路と一体に集積回路を構成し、例えばオーディオ信号の信号処理に適用される。
【００１３】
このインピーダンス変換回路１０において、トランジスタＱ１及びＱ２は、差動対を構成する。すなわちトランジスタＱ１及びＱ２は、コレクタが電源ＶＣＣに接続され、ベースにバイアス電源Ｖｅが接続される。またトランジスタＱ１及びＱ２は、それぞれエミッタに抵抗Ｒ１１及びＲ１２が接続され、この抵抗Ｒ１１及びＲ１２の他端間に、所定のインピーダンス回路１１が接続される。さらにトランジスタＱ１及びＱ２は、この抵抗Ｒ１１及びＲ１２の他端がそれぞれトランジスタＱ３及びＱ４を介して接地される。
【００１４】
これらトランジスタＱ３及びＱ４は、それぞれエミッタに電流源１２及び１３が接続され、またエミッタ間が抵抗Ｒ１３により接続され、トランジスタＱ５及びＱ６にベース電圧が設定されるようになされている。
【００１５】
トランジスタＱ５及びＱ６は、それぞれ電流源１４及び１５によりエミッタが接地され、またコレクタが電源ＶＣＣに接続される。またトランジスタＱ５及びＱ６は、インピーダンス回路１１より、それぞれトランジスタＱ２側及びトランジスタＱ１側の端子電圧をベースに受け、このベースの接続とは逆に、各エミッタをそれぞれトランジスタＱ１及びＱ２側に対応するトランジスタＱ３及びＱ４のベースに接続する。
【００１６】
これによりトランジスタＱ１及びＱ２は、電源Ｖｅ、電流源１２〜１５、トランジスタＱ３〜Ｑ６、抵抗Ｒ１１〜Ｒ１３と共に、インピーダンス回路１１をバイアス電源Ｖｅにより決まる電圧により直流バイアスするハイインピーダンスのバイアス回路を構成する。
【００１７】
ここで抵抗Ｒ１１及びＲ１２は、等しい抵抗値Ｒ０に設定され、抵抗Ｒ１３は、抵抗Ｒ１１及びＲ１２の抵抗値Ｒ０の２倍の抵抗値２Ｒ０に設定されるようになされている。
【００１８】
トランジスタＱ７及びＱ８は、それぞれエミッタに電流源１６及び１７が接続され、またエミッタ間が抵抗Ｒ１４により接続される。また前段の信号処理回路より入力信号Ｖ１及び−Ｖ１の入力を受ける第１及び第２の入力端がそれぞれベースに接続され、各コレクタがインピーダンス回路１１の各端子に接続されるようになされている。ここで抵抗Ｒ１４は、抵抗値２Ｒ１に設定される。
【００１９】
これによりトランジスタＱ７及びＱ８は、第１及び第２の入力端の電圧Ｖ１及び−Ｖ１に応じて、インピーダンス回路１１の第１及び第２の端子にそれぞれ駆動電流を供給する第１の差動対を構成する。
【００２０】
これに対してトランジスタＱ９及びＱ１０は、それぞれエミッタに電流源１８及び１９が接続され、またエミッタ間が抵抗Ｒ１５により接続される。またそれぞれコレクタを第２及び第１の入力端に接続し、各ベースをトランジスタＱ５及びＱ６のエミッタに接続する。これによりトランジスタＱ９及びＱ１０は、トランジスタＱ５及びＱ６、電流源１４、１５、１８、１９、抵抗Ｒ１５と共に、インピーダンス回路１１の第１及び第２の端子の電圧に応じて、それぞれ第２及び第１の入力端より電流を流出させる第２の差動対を構成する。ここで抵抗Ｒ１５は、抵抗値２Ｒ２に設定される。
【００２１】
以上の構成において、前段の信号処理回路より入力される入力信号Ｖ１及び−Ｖ１は、トランジスタＱ７及びＱ８に入力され、このトランジスタＱ７及びＱ８の電流駆動により、インピーダンス回路１１に駆動電流が供給される。
【００２２】
ここでインピーダンス回路１１の端子電圧をそれぞれＶ２及び−Ｖ２とし、インピーダンス回路１１のトランジスタＱ１側端においてキルヒホッフの定理を適用すると、このインピーダンス変換回路１０においては、次式の関係式を得ることができる。なおここでｉ１は、抵抗Ｒ１１の電流であり、ｉ２は、インピーダンス回路１１の電流である。またｉ３は、トランジスタＱ３のコレクタ電流であり、ｉ４は、トランジスタＱ８のコレクタ電流である。またＺは、インピーダンス回路１１のインピーダンス２Ｚの１／２の値である。
【００２３】
【数２】
【数３】
【数４】
【数５】
ここでトランジスタＱ５及びＱ６のベースにインピーダンス回路１１の両端が接続され、これらトランジスタＱ５及びＱ６のエミッタが、他方のトランジスタＱ２及びＱ１に接続されたトランジスタＱ４及びＱ３のベースに接続されるようになされていることにより、（２）式の電流ｉ３は、次式により表される。
【００２８】
【数６】
これら（３）〜（６）式を（２）式に代入すれば、次式の関係式を得ることができる。
【００３０】
【数７】
ここでトランジスタＱ９及びＱ１０のベースがそれぞれトランジスタＱ５及びＱ６のエミッタに接続されていることにより、インピーダンス変換回路１０は、このトランジスタＱ９及びＱ１０により、インピーダンス回路１１の端子電圧に応じて、第１及び第２の入力端より、次式で表される電流ｉＸを流出させることになる。
【００３２】
【数８】
ここで（７）式を（８）式に代入すれば、次式の関係式を得ることができる。
【００３４】
【数９】
これにより入力端よりインピーダンス変換回路１０を見たインピーダンスＺ１は、次式により表され、図２に示すように、入力端の両端に、インピーダンスＺ１が接続されていることが分かる。すなわちこのインピーダンス変換回路１０の入力端より見たインピーダンスＺ１においては、インピーダンス回路１１のインピーダンス２Ｚの１／２の逆数に、差動対に配置された抵抗２Ｒ１、２Ｒ２の半分の抵抗値Ｒ１４、Ｒ１５の抵抗値Ｒ１、Ｒ２を乗算した値となる。またこのインピーダンスＺ１の中点においては、接地されていることになる。
【００３６】
【数１０】
これによりこのインピーダンス変換回路１０においては、インピーダンス回路１１のインピーダンスを変換することができ、インピーダンス回路１１に種々の素子を配置して、集積回路全体として所望の特性を実現できることが分かる。
【００３８】
すなわちインピーダンス回路１１に容量Ｃのコンデンサを接続すれば、インピーダンス回路１１のインピーダンスＺは、１／ＳＣと表し得ることにより、（１０）式に代入して、このインピーダンス変換回路１０の入力インピーダンスＺ１を次式により表すことができる。なおここで、Ｓは、ラプラス演算子である。
【００３９】
【数１１】
これによりインピーダンス回路１１にコンデンサを配置して、集積回路内に、値Ｃ・Ｒ１・Ｒ２のインダクタンスを形成できることが分かる。また抵抗値Ｒ１及びＲ２を選択して、小容量のコンデンサにより所望のインダクタンスを形成できることが分かる。
【００４１】
またこれとは逆に、インピーダンス回路１１に値Ｌのインダクタンスを接続すれば、インピーダンス回路１１のインピーダンスＺは、ＳＬと表し得ることにより、（１０）式に代入して、このインピーダンス変換回路１０の入力インピーダンスＺ１を次式により表すことができる。
【００４２】
【数１２】
これによりインピーダンス回路１１にインダクタンスを配置して、容量Ｌ／Ｒ１Ｒ２によるコンデンサを形成できることが分かる。また抵抗値Ｒ１及びＲ２を選択して、小容量のインダクタンスにより所望の容量によるコンデンサを形成できることが分かる。
【００４４】
またインダクタンス及びコンデンサの並列接続回路をインピーダンス回路１１に配置すると、このインピーダンス回路１１においては、インピーダンスＺを１／（ＳＣ＋１／ＳＬ）で表し得ることにより、（１０）式に代入して、このインピーダンス変換回路１０の入力インピーダンスＺ１を次式により表すことができる。
【００４５】
【数１３】
これによりこの場合には、容量Ｌ／Ｒ１Ｒ２によるコンデンサと、値ＣＲ１Ｒ２によるインダクタンスの直列接続回路によるインピーダンスＺ１を形成できることが分かる。
【００４７】
またインダクタンス及びコンデンサの直列接続回路をインピーダンス回路１１に配置すると、このインピーダンス回路１１においては、インピーダンスＺを１／ＳＣ＋ＳＬで表し得ることにより、（１０）式に代入して、このインピーダンス変換回路１０の入力インピーダンスＺ１を次式により表すことができる。
【００４８】
【数１４】
これによりこの場合には、容量Ｌ／Ｒ１Ｒ２によるコンデンサと、値ＣＲ１Ｒ２によるインダクタンスの並列接続回路によるインピーダンスＺ１を形成できることが分かる。
【００５０】
以上の構成によれば、第１及び第２の入力端電圧Ｖ１及び−Ｖ１に応じてインピーダンス回路１１の第１及び第２の端子に駆動電流を供給すると共に、この第１及び第２の端子電圧に応じて第２及び第１の入力端より電流を流出させることにより、複数対の差動対によりインピーダンス変換回路を構成することができる。これにより従来に比して高い周波数で使用でき、かつ集積回路化に適したインピーダンス変換回路を得ることができる。
【００５１】
またＮＰＮ型トランジスタの差動対により構成することにより、全体構成を簡略化でき、また従来に比して動作可能な電源電圧ＶＣＣを低減することができる。
【００５２】
（２）第２の実施の形態
図３は、本発明の第２の実施の形態に係るインピーダンス変換回路を示す接続図である。この実施の形態においては、このインピーダンス変換回路２０が所定の信号処理回路と共に集積回路化される。なおこの図３に示す構成において、図１について上述した構成と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【００５３】
このインピーダンス変換回路２０は、前段の信号処理回路より入力信号Ｖ１及び−Ｖ１の入力を受ける第１及び第２の入力端に対応して、後段の信号処理回路に出力信号Ｖ３及び−Ｖ３を送出する出力端が配置される。さらにこの入力端に対する出力端の配置に対応するように、トランジスタＱ７及びＱ８の差動対に対応するトランジスタＱ１７及びＱ１８による差動対、このトランジスタＱ１７及びＱ１８の各エミッタを接地する電流源２６、２７、トランジスタＱ１７及びＱ１８のエミッタ間を接続する抵抗Ｒ２４が配置される。これらトランジスタＱ１７及びＱ１８は、トランジスタＱ７及びＱ８に対応するように、出力端、インピーダンス回路１１等に接続され、抵抗Ｒ２４の抵抗値が抵抗Ｒ１４と等しい抵抗値に設定される。
【００５４】
またインピーダンス変換回路２０は、この入力端に対する出力端の配置に対応するように、トランジスタＱ９及びＱ１０の差動対に対応するトランジスタＱ１９及びＱ２０による差動対、このトランジスタＱ１９及びＱ２０の各エミッタを接地する電流源２８、２９、トランジスタＱ１９及びＱ２０のエミッタ間を接続する抵抗Ｒ２５が配置される。これらトランジスタＱ１９及びＱ２０は、トランジスタＱ９及びＱ１０に対応するように、出力端、インピーダンス回路１１等に接続され、また抵抗Ｒ２５の抵抗値が抵抗Ｒ１５と等しい抵抗値に設定される。
【００５５】
図３に示す構成において、第１の実施の形態と同様に、インピーダンス回路１１の一端についてキルヒホッフの定理を適用すると、次式の関係式を得ることができる。なおここでｉ５は、トランジスタＱ１８のコレクタ電流である。
【００５６】
【数１５】
【数１６】
この（１６）式を（３）〜（６）式と共に（１５）式に代入すれば、次式の関係式を得ることができる。
【００５９】
【数１７】
この場合、トランジスタＱ９及びＱ１０は、（８）式について上述した電流値ｉＸに代えて、次式により表される電流ｉＸ１を第１及び第２の出力端より流出させ、トランジスタＱ１９及びＱ２０は、同様に電流ｉＸ２を出力端より流出させることになる。
【００６１】
【数１８】
【数１９】
これによりこの実施の形態においては、入力電圧Ｖ１でなる第１の入力端と、対応する出力電圧Ｖ３でなる第１の出力端においては、異なる向きにより等しい電流値ｉＸ１（ｉＸ２）が流れ、また同様に入力電圧−Ｖ１でなる第２の入力端と、対応する出力電圧−Ｖ３でなる第２の出力端においても、異なる向きにより等しい電流値ｉＸ１（ｉＸ２）が流れることが分かる。
【００６４】
これは第１及び第２の入力端間で入出力する電流値と等しい電流値が第１及び第２の出力端間で入出力することを意味し、これにより図４に示すように、このインピーダンス変換回路２０においては、入力端及び出力端間に所定インピーダンスＺ２による２端子対の回路網が形成されることを意味する。
【００６５】
これにより入力電圧Ｖ１及び出力電圧Ｖ３間の電位差（Ｖ１−Ｖ３）について、次式の関係式により、これら２端子対回路網によるインピーダンスＺ２を計算することができる。
【００６６】
【数２０】
すなわちこのインピーダンス変換回路２０においては、入力端及び出力端間に所定インピーダンスＺ２が接続され、このインピーダンスＺ２が、インピーダンス回路１１のインピーダンス２Ｚの１／２の逆数に、差動対に配置された抵抗２Ｒ１、２Ｒ２の半分の抵抗値Ｒ１４、Ｒ１５の抵抗値Ｒ１、Ｒ２を乗算した値となる。
【００６８】
またこの（２０）式によるインピーダンスＺ２は、（１０）式について説明したインピーダンスＺ１と等しいことにより、この実施の形態においても、（１１）〜（１４）式の関係が成立し、インピーダンス回路１１にキャパシタンス、インダクタンスを適用した場合には、インダクタンス、キャパシタンスをそれぞれ配置した場合と同様のインピーダンスＺ２を得ることができ、またキャパシタンス、インダクタンスの並列接続、直列接続の場合には、これらを直並列変換ができることがわかる。
【００６９】
図３に示す構成によれば、第１の実施の構成に加えて、第３及び第４の入力端でなる第１及び第２の出力端の電圧に応じて、インピーダンス回路１１の第１及び第２の端子にそれぞれ駆動電流を供給する第３の差動対と、インピーダンス回路１１の第１及び第２の端子の電圧に応じて、それぞれ第２及び第１の入力端より電流を流出させる第４の差動対とを配置することにより、所望のインピーダンスによる２端子対回路網を形成して、第１の実施の形態と同様の効果を得ることができる。
【００７０】
また従来困難であったインダクタンスとキャパシタンスとの梯子型伝送網をＩＣ内に構築することができ、これにより楕円関数を用いたＴ型の回路を実現することができる。また同時に少ない素子数で高いＱ値のフィルターを２端子対回路網で実現することができる。
【００７１】
また２端子対を形成できることにより、インピーダンス変換回路を完全差動で動作させることができる。これにより従来のアクティブフィルターでは実現困難な差動動作のアクティブフィルターを構築することができる。さらにこのような差動動作型によって、回路内に信号電流のループを形成することができ、インピーダンス変換回路として安定度を向上することができ、また消費電力を低減し、チップ面積を縮小することができる。
【００７２】
（３）他の実施の形態
なお上述の実施の形態においては、本発明をオーディオ信号の信号処理回路に適用する場合について述べたが、本発明はこれに限らず、種々のオーディオ機器、ビデオテープレコーダ等の映像機器、さらには携帯電話等の無線通信装置、ケーブルテレビ等の有線による通信装置に広く適用することができる。
【００７３】
【発明の効果】
上述のように本発明によれば、第１及び第２の入力端電圧に応じてインピーダンス回路の第１及び第２の端子に駆動電流を供給すると共に、この第１及び第２の端子電圧に応じて第２及び第１の入力端より電流を流出させることにより、従来に比して高い周波数で使用でき、かつ集積回路化に適したインピーダンス変換回路と、このインピーダンス変換回路を用いた映像機器等を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るインピーダンス変換回路を示す接続図である。
【図２】図１のインピーダンス変換回路の等化回路を示す接続図である。
【図３】本発明の第２の実施の形態に係るインピーダンス変換回路を示す接続図である。
【図４】図３のインピーダンス変換回路の等化回路を示す接続図である。
【図５】従来のインピーダンス変換回路を示すブロック図である。
【符号の説明】
１、１０、２０……インピーダンス変換回路、Ｑ１〜Ｑ２０……トランジスタ、Ｒ１１〜Ｒ２５……抵抗
Claims (8)
- 第１及び第２の端子を有する所定インピーダンスのインピーダンス回路と、
エミッタ間を抵抗により接続し、第１及び第２の入力端の電圧に応じて、前記インピーダンス回路の第１及び第２の端子にそれぞれ駆動電流を供給する第１の差動対と、
エミッタ間を抵抗により接続し、前記インピーダンス回路の第１及び第２の端子の電圧に応じて、それぞれ前記第２及び第１の入力端より電流を流出させる第２の差動対と、
ベース電圧が所定電圧に保持され、それぞれ抵抗を介してエミッタ間を前記インピーダンス回路により接続することにより、前記インピーダンス回路の第１及び第２の端子を直流的に前記所定電圧で決まる電圧に保持する第３の差動対と、
エミッタ間を抵抗により接続してそれぞれ定電流源に接続し、前記インピーダンス回路の第１及び第２の端子から電流を流出させる第４の差動対と、
前記インピーダンス回路の第１及び第２の端子をそれぞれベースに接続し、前記インピーダンス回路の第１及び第２の端子電圧に応じてベース電圧をそれぞれ可変する第１及び第２のトランジスタとを有し、
前記第１の差動対の１組のトランジスタのベースに、それぞれ前記第１及び第２の入力端が接続されると共に、前記第２の差動対の１組のトランジスタのコレクタがそれぞれ接続され、
前記第２の差動対の１組のトランジスタのベースが、前記第２及び第１のトランジスタのエミッタ及び前記第４の差動対の１組のトランジスタのベースに接続された
ことを特徴とするインピーダンス変換回路。 - エミッタ間を抵抗により接続し、第３及び第４の入力端の電圧に応じて、前記インピーダンス回路の第１及び第２の端子にそれぞれ駆動電流を供給する第５の差動対と、
エミッタ間を抵抗により接続し、前記インピーダンス回路の第１及び第２の端子の電圧に応じて、それぞれ前記第４及び第３の入力端より電流を流出させる第６の差動対とを有する
ことを特徴とする請求項１に記載のインピーダンス変換回路。 - インピーダンス変換回路を有する映像機器であって、
前記インピーダンス変換回路は、
第１及び第２の端子を有する所定インピーダンスのインピーダンス回路と、
エミッタ間を抵抗により接続し、第１及び第２の入力端の電圧に応じて、前記インピーダンス回路の第１及び第２の端子にそれぞれ駆動電流を供給する第１の差動対と、
エミッタ間を抵抗により接続し、前記インピーダンス回路の第１及び第２の端子の電圧に応じて、それぞれ前記第２及び第１の入力端より電流を流出させる第２の差動対と、
ベース電圧が所定電圧に保持され、それぞれ抵抗を介してエミッタ間を前記インピーダンス回路により接続することにより、前記インピーダンス回路の第１及び第２の端子を直流的に前記所定電圧で決まる電圧に保持する第３の差動対と、
エミッタ間を抵抗により接続してそれぞれ定電流源に接続し、前記インピーダンス回路の第１及び第２の端子から電流を流出させる第４の差動対と、
前記インピーダンス回路の第１及び第２の端子をそれぞれベースに接続し、前記インピーダンス回路の第１及び第２の端子電圧に応じてベース電圧をそれぞれ可変する第１及び第２のトランジスタとを有し、
前記第１の差動対の１組のトランジスタのベースに、それぞれ前記第１及び第２の入力端が接続されると共に、前記第２の差動対の１組のトランジスタのコレクタがそれぞれ接続され、
前記第２の差動対の１組のトランジスタのベースが、前記第２及び第１のトランジスタのエミッタ及び前記第４の差動対の１組のトランジスタのベースに接続された
ことを特徴とする映像機器。 - エミッタ間を抵抗により接続し、第３及び第４の入力端の電圧に応じて、前記インピーダンス回路の第１及び第２の端子にそれぞれ駆動電流を供給する第５の差動対と、
エミッタ間を抵抗により接続し、前記インピーダンス回路の第１及び第２の端子の電圧に応じて、それぞれ前記第４及び第３の入力端より電流を流出させる第６の差動対とを有する
ことを特徴とする請求項３に記載の映像機器。 - インピーダンス変換回路を有するオーディオ機器であって、
前記インピーダンス変換回路は、
第１及び第２の端子を有する所定インピーダンスのインピーダンス回路と、
エミッタ間を抵抗により接続し、第１及び第２の入力端の電圧に応じて、前記インピーダンス回路の第１及び第２の端子にそれぞれ駆動電流を供給する第１の差動対と、
エミッタ間を抵抗により接続し、前記インピーダンス回路の第１及び第２の端子の電圧に応じて、それぞれ前記第２及び第１の入力端より電流を流出させる第２の差動対と、
ベース電圧が所定電圧に保持され、それぞれ抵抗を介してエミッタ間を前記インピーダンス回路により接続することにより、前記インピーダンス回路の第１及び第２の端子を直流的に前記所定電圧で決まる電圧に保持する第３の差動対と、
エミッタ間を抵抗により接続してそれぞれ定電流源に接続し、前記インピーダンス回路の第１及び第２の端子から電流を流出させる第４の差動対と、
前記インピーダンス回路の第１及び第２の端子をそれぞれベースに接続し、前記インピーダンス回路の第１及び第２の端子電圧に応じてベース電圧をそれぞれ可変する第１及び第２のトランジスタとを有し、
前記第１の差動対の１組のトランジスタのベースに、それぞれ前記第１及び第２の入力端が接続されると共に、前記第２の差動対の１組のトランジスタのコレクタがそれぞれ接続され、
前記第２の差動対の１組のトランジスタのベースが、前記第２及び第１のトランジスタのエミッタ及び前記第４の差動対の１組のトランジスタのベースに接続された
ことを特徴とするオーディオ機器。 - エミッタ間を抵抗により接続し、第３及び第４の入力端の電圧に応じて、前記インピーダンス回路の第１及び第２の端子にそれぞれ駆動電流を供給する第５の差動対と、
エミッタ間を抵抗により接続し、前記インピーダンス回路の第１及び第２の端子の電圧に応じて、それぞれ前記第４及び第３の入力端より電流を流出させる第６の差動対とを有する
ことを特徴とする請求項５に記載のオーディオ機器。 - インピーダンス変換回路を有する通信装置であって、
前記インピーダンス変換回路は、
第１及び第２の端子を有する所定インピーダンスのインピーダンス回路と、
エミッタ間を抵抗により接続し、第１及び第２の入力端の電圧に応じて、前記インピーダンス回路の第１及び第２の端子にそれぞれ駆動電流を供給する第１の差動対と、
エミッタ間を抵抗により接続し、前記インピーダンス回路の第１及び第２の端子の電圧に応じて、それぞれ前記第２及び第１の入力端より電流を流出させる第２の差動対と、
ベース電圧が所定電圧に保持され、それぞれ抵抗を介してエミッタ間を前記インピーダンス回路により接続することにより、前記インピーダンス回路の第１及び第２の端子を直流的に前記所定電圧で決まる電圧に保持する第３の差動対と、
エミッタ間を抵抗により接続してそれぞれ定電流源に接続し、前記インピーダンス回路の第１及び第２の端子から電流を流出させる第４の差動対と、
前記インピーダンス回路の第１及び第２の端子をそれぞれベースに接続し、前記インピーダンス回路の第１及び第２の端子電圧に応じてベース電圧をそれぞれ可変する第１及び第２のトランジスタとを有し、
前記第１の差動対の１組のトランジスタのベースに、それぞれ前記第１及び第２の入力端が接続されると共に、前記第２の差動対の１組のトランジスタのコレクタがそれぞれ接続され、
前記第２の差動対の１組のトランジスタのベースが、前記第２及び第１のトランジスタのエミッタ及び前記第４の差動対の１組のトランジスタのベースに接続された
ことを特徴とする通信装置。 - エミッタ間を抵抗により接続し、第３及び第４の入力端の電圧に応じて、前記インピーダンス回路の第１及び第２の端子にそれぞれ駆動電流を供給する第５の差動対と、
エミッタ間を抵抗により接続し、前記インピーダンス回路の第１及び第２の端子の電圧に応じて、それぞれ前記第４及び第３の入力端より電流を流出させる第６の差動対とを有する
ことを特徴とする請求項７に記載の通信装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00571698A JP4210873B2 (ja) | 1998-01-14 | 1998-01-14 | インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 |
| TW087121992A TW437164B (en) | 1998-01-14 | 1998-12-31 | Impedance conversion circuit, video apparatus, audio apparatus, and communication apparatus |
| KR10-1999-0000675A KR100539625B1 (ko) | 1998-01-14 | 1999-01-13 | 임피던스변환회로, 영상기기, 오디오기기 및 통신장치 |
| US09/229,686 US6107842A (en) | 1998-01-14 | 1999-01-13 | Impedance conversion circuit, video apparatus, audio apparatus, and communication apparatus |
| DE19901158A DE19901158A1 (de) | 1998-01-14 | 1999-01-14 | Impedanzwandlerschaltung, Videovorrichtung, Audiovorrichtung und Kommunikationsvorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00571698A JP4210873B2 (ja) | 1998-01-14 | 1998-01-14 | インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11205087A JPH11205087A (ja) | 1999-07-30 |
| JP4210873B2 true JP4210873B2 (ja) | 2009-01-21 |
Family
ID=11618852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00571698A Expired - Fee Related JP4210873B2 (ja) | 1998-01-14 | 1998-01-14 | インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6107842A (ja) |
| JP (1) | JP4210873B2 (ja) |
| KR (1) | KR100539625B1 (ja) |
| DE (1) | DE19901158A1 (ja) |
| TW (1) | TW437164B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030165233A1 (en) * | 2002-03-04 | 2003-09-04 | Ken Veitch | Universal tie line adapter |
| JP4720308B2 (ja) | 2005-06-15 | 2011-07-13 | ソニー株式会社 | インピーダンス変換回路 |
| JP4867352B2 (ja) * | 2006-01-10 | 2012-02-01 | ソニー株式会社 | フィルタ回路及び受信回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS592410A (ja) * | 1982-06-28 | 1984-01-09 | Sony Corp | 電流増幅器 |
| JP2944398B2 (ja) * | 1993-07-05 | 1999-09-06 | 日本電気株式会社 | Ｍｏｓ差動電圧電流変換回路 |
| JP2644191B2 (ja) * | 1994-08-04 | 1997-08-25 | 日本電気エンジニアリング株式会社 | バッファアンプ |
| DE69523281T2 (de) * | 1995-02-10 | 2002-07-11 | Alcatel, Paris | Linearer abstimmbarer Gm-C Integrator |
| US5914630A (en) * | 1996-05-10 | 1999-06-22 | Vtc Inc. | MR head preamplifier with output signal amplitude which is independent of head resistance |
-
1998
- 1998-01-14 JP JP00571698A patent/JP4210873B2/ja not_active Expired - Fee Related
- 1998-12-31 TW TW087121992A patent/TW437164B/zh not_active IP Right Cessation
-
1999
- 1999-01-13 KR KR10-1999-0000675A patent/KR100539625B1/ko not_active IP Right Cessation
- 1999-01-13 US US09/229,686 patent/US6107842A/en not_active Expired - Fee Related
- 1999-01-14 DE DE19901158A patent/DE19901158A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11205087A (ja) | 1999-07-30 |
| KR100539625B1 (ko) | 2005-12-28 |
| US6107842A (en) | 2000-08-22 |
| KR19990067879A (ko) | 1999-08-25 |
| TW437164B (en) | 2001-05-28 |
| DE19901158A1 (de) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5124592A (en) | Active filter | |
| JPH03125509A (ja) | スイッチ付き増幅回路 | |
| US5070305A (en) | Device for converting unbalanced analog electric signals into fully differential signals | |
| JP4210873B2 (ja) | インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 | |
| KR100298090B1 (ko) | 주파수의존저항기 | |
| US6501332B1 (en) | Apparatus and method for electrical signal amplification | |
| US5208551A (en) | Noise reduction circuit with a main signal path and an auxiliary signal path having a high-pass filter characteristic | |
| JPH0370204A (ja) | 電流差分及び動作増幅器組合せ回路 | |
| JP3736070B2 (ja) | アクティブインダクタンス回路 | |
| Senani | CFOA-based state-variable biquad and its high-frequency compensation | |
| JP3410776B2 (ja) | 直交信号発生回路 | |
| JPH09130432A (ja) | Ｌａｎ等化器 | |
| JPH11205085A (ja) | バンドパスフィルタ回路、映像機器、オーディオ機器及び通信装置 | |
| JP4204103B2 (ja) | 積分回路 | |
| JPH11103237A (ja) | ハイインピーダンス回路 | |
| JP4103165B2 (ja) | アクティブ伝送網回路 | |
| JP3300321B2 (ja) | 低域通過フィルタ回路 | |
| JPH0537245A (ja) | 電子回路 | |
| JP3700338B2 (ja) | ９０度移相器 | |
| JP3300301B2 (ja) | 低域通過フィルタ | |
| JP2000114929A (ja) | インピーダンス回路及び移相器 | |
| JPH11205084A (ja) | ハイパスフィルタ回路、映像機器、オーディオ機器及び通信装置 | |
| JPH0813152B2 (ja) | 加入者回路 | |
| JPH03255711A (ja) | 中間周波増幅回路 | |
| JPH04150513A (ja) | フィルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081002 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081015 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |