JP4720308B2

JP4720308B2 - インピーダンス変換回路

Info

Publication number: JP4720308B2
Application number: JP2005174657A
Authority: JP
Inventors: 敦志平林; 健司小森
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2005-06-15
Filing date: 2005-06-15
Publication date: 2011-07-13
Anticipated expiration: 2025-06-15
Also published as: US7417439B2; EP1737128A2; US7235981B2; US20070247168A1; EP1737128B1; JP2006352416A; CN1881794A; EP1737128A3; US20070007947A1; CN100527616C; DE602006010623D1

Description

この発明は、インダクタンスを含むインピーダンスを作り出すインピーダンス変換回路に関する。

半導体集積回路内では、所望のインピーダンス、特にインダクタンスを作り出すことが難しい。

インダクタンスを含むインピーダンスを作り出す回路として、特許文献１（特開平１１−２０５０８７号公報）には、図２５に示すような、演算増幅器を複数個用いたインピーダンス変換回路が示されている。

このインピーダンス変換回路は、入力信号電圧Ｖｉｎが与えられる入力端子９１とグランドとの間に、インピーダンスＺ１，Ｚ２，Ｚ３，Ｚ４およびＺ５が直列に接続され、入力端子９１、およびインピーダンスＺ２，Ｚ３の接続点が、演算増幅器９２の非反転入力端および反転入力端に接続され、演算増幅器９２の出力端が、インピーダンスＺ３，Ｚ４の接続点に接続され、インピーダンスＺ４，Ｚ５の接続点、およびインピーダンスＺ２，Ｚ３の接続点が、演算増幅器９３の非反転入力端および反転入力端に接続され、演算増幅器９３の出力端が、インピーダンスＺ１，Ｚ２の接続点に接続されたものである。

このインピーダンス変換回路では、図２５中に示すように、入力端子９１から見たインピーダンスＺｉｎが、
Ｚｉｎ＝（Ｚ１・Ｚ３・Ｚ５）／（Ｚ２・Ｚ４）…（９１）
となる。

上に挙げた先行技術文献は、以下の通りである。
特開平１１−２０５０８７号公報

しかしながら、図２５に示した従来のインピーダンス変換回路は、入力端子９１とグランドとの間にインピーダンスを作り出すことが前提となっているため、インピーダンスを２端子素子として取り出すには、合計４個の演算増幅器が必要となり、さらに４端子素子として取り出すには、合計８個の演算増幅器が必要となる。そのため、２端子素子化または４端子素子化する場合には、消費電力の増大を招き、低消費電力化に向かない。

また、作り出されるインピーダンスの特性、特に周波数特性は、使用する演算増幅器の性能によって決まるので、演算増幅器の数が多いほど、使用周波数が制限されてしまう。

そこで、この発明は、少ない素子数でインピーダンス変換回路を構成することができ、低消費電力化を図ることができるとともに、使用周波数帯域が広がるようにしたものである。

本発明のインピーダンス変換回路は、第１電圧電流変換器および第２電圧電流変換器と、反転増幅器と、帰還用の第３電圧電流変換器とを備え、前記反転増幅器の入力端と出力端との間に、第１抵抗および第２抵抗が直列に接続され、前記第１電圧電流変換器の出力端が、前記反転増幅器の入力端に接続され、前記第２電圧電流変換器の出力端が、前記第１抵抗と前記第２抵抗の接続点に接続され、前記反転増幅器の出力端が、前記第３電圧電流変換器の入力端に接続され、前記第３電圧電流変換器の出力端が、前記第１電圧電流変換器の入力端に接続され、前記接続点とグランドとの間に、インピーダンスが接続され、前記第１電圧電流変換器の入力端が、第１端子に接続され、前記第２電圧電流変換器の入力端が、第２端子に接続され、前記第１端子および前記第２端子に、差動入力信号電圧が供給されたものである。

上記の構成の、この発明のインピーダンス変換回路では、演算増幅器などの反転増幅器は１個でよく、それぞれの電圧電流変換器も、ごく少数の素子で構成することができるので、２端子素子化または４端子素子化する場合でも、少ない素子数でインピーダンス変換回路を構成することができ、低消費電力化を図ることができるとともに、使用周波数帯域が広がる。

以上のように、この発明によれば、少ない素子数でインピーダンス変換回路を構成することができ、低消費電力化を図ることができるとともに、使用周波数帯域が広がる。

［１．第１の実施形態：図１〜図４］
図１に、第１の実施形態のインピーダンス変換回路を示す。

この例のインピーダンス変換回路は、電圧電流変換器１１，１２，１３、および反転増幅器１４を備える回路１０として構成される。

電圧電流変換器１１は、入力端子１ａに与えられる入力信号電圧Ｖｉｎを出力電流に変換するものであり、電圧電流変換器１２は、入力端子１ｂに与えられる、入力信号電圧Ｖｉｎに対して差動的な（逆相の）入力信号電圧−Ｖｉｎを出力電流に変換するものである。

反転増幅器１４としては、演算増幅器などを用いることができ、その入力端（演算増幅器の場合には反転入力端）と出力端との間に、抵抗１５および１６が直列に接続され、これら抵抗１５および１６の接続点１７とグランドとの間に、インピーダンス１８が接続され、電圧電流変換器１１の出力端が、反転増幅器１４の入力端に接続され、電圧電流変換器１２の出力端が、接続点１７に接続される。

電圧電流変換器１３は、反転増幅器１４の出力電圧Ｖｏｕｔを電流に変換して電圧電流変換器１１の入力側に帰還するもので、すなわち、電圧電流変換器１３の入力端は、反転増幅器１４の出力端に接続され、電圧電流変換器１３の出力端は、電圧電流変換器１１の入力端に接続される。

以上の構成のインピーダンス変換回路では、電圧電流変換器１１，１２，１３のコンダクタンス（電圧電流変換係数）を、それぞれｇｍ１，ｇｍ２，ｇｍ０とし、抵抗１５，１６の抵抗値を、それぞれＲ１，Ｒ２とし、インピーダンス１８のインピーダンス値をＺとすると（インピーダンスについては、回路や素子の意味では参照符号としてアラビア数字を用い、インピーダンス値の意味ではＺ，Ｚｉｎなどとアルファベットで表記する）、反転増幅器１４の出力電圧Ｖｏｕｔは、図４の式（１）で表される。

ここで、ｇｍ１とｇｍ２との間に、図４の式（２）で表される条件が満たされるとすると、出力電圧Ｖｏｕｔは、図４の式（３）で表される。

したがって、電圧電流変換器１３から電圧電流変換器１１の入力側に流れる電流Ｉｉｎは、図４の式（４）で表され、入力端子１ａから見たインピーダンスＺｉｎは、図４の式（５）で表される。

ここで、Ｚ＝ｓＬとすると（ただし、ｓはラプラス演算素子）、このとき、入力インピーダンスＺｉｎはインダクタンスであることがわかる。また、ｇｍ０を変えることによって、そのインダクタンス値を、すなわちインピーダンス値を変えることができる。

ｇｍ０以外のパラメータｇｍ１，Ｒ１またはＲ２を変えることもできるが、その場合には、図４の式（２）の条件を満足させるために、それと連動して他のパラメータも変えなければならず、パラメータ変更制御が難しくなるので、ｇｍ０を変える。

図２に、図１の例のインピーダンス変換回路の入力端子１ａから見た等価回路を示す。この回路では、図４の式（５）で表されるインピーダンスＺｉｎが、信号源２とグランドとの間に存在することになる。

具体的な例として、図３に、図１のインピーダンス１８（インピーダンスＺ）としてインダクタンスとコンデンサの並列接続回路を用いて、バンドパスフィルタ５１を形成する場合を、ドライブ抵抗３（抵抗値Ｒ）を付けた状態で示す。

また、インピーダンス１８（インピーダンスＺ）として抵抗などの線形素子を用い、ｇｍ０またはｇｍ１を変えることができる構成とすることによって、リニアな利得制御特性の利得制御増幅回路を実現することができる。

［２．第２の実施形態：図５〜図９］
図５に、第２の実施形態のインピーダンス変換回路を示す。この例のインピーダンス変換回路は、図１に示した回路１０と、これと同じ構成の回路２０とを、差動入力信号電圧Ｖｉｎ，−Ｖｉｎに対して対称に設けたものである。

すなわち、回路２０では、電圧電流変換器２１，２２，２３、反転増幅器２４、抵抗２５，２６、接続点２７、およびインピーダンス２８が、回路１０と全く同様に接続され、回路１０とは逆に、入力端子１ｂに与えられる入力信号電圧−Ｖｉｎが電圧電流変換器２１に供給され、入力端子１ａに与えられる入力信号電圧Ｖｉｎが電圧電流変換器２２に供給される。

電圧電流変換器１１，２１のコンダクタンスをｇｍ１、電圧電流変換器１２，２２のコンダクタンスをｇｍ２、電圧電流変換器１３，２３のコンダクタンスをｇｍ０、抵抗１５，２５の抵抗値をＲ１、抵抗１６，２６の抵抗値をＲ２、インピーダンス１８，２８のインピーダンス値をＺとすると、反転増幅器１４の出力電圧Ｖｏｕｔは、図４の式（１）と同じ図９の式（１１）で表され、反転増幅器２４の出力電圧Ｖｏｕｔ’は、同様に図９の式（１２）で表され、出力電圧ＶｏｕｔおよびＶｏｕｔ’は、図９の式（１３）で表されるように差動関係となる。

ここで、ｇｍ１とｇｍ２との間に、図４の式（２）と同じ図９の式（１４）で表される条件が満たされるとすると、出力電圧Ｖｏｕｔ’は、図９の式（１５）で表される。ただし、式（１５）中のＧは、図９の式（１６）で表される伝達関数である。

したがって、電圧電流変換器２３から電圧電流変換器２１の入力側に流れる電流Ｉｉｎ’は、図９の式（１７）で表され、入力端子１ｂから見たインピーダンスＺｉｎ’は、図４の式（５）と同じ図９の式（１８）で表される。

すなわち、図５の例では、入力端子１ａから見たインピーダンスＺｉｎと、入力端子１ｂから見たインピーダンスＺｉｎ’とは、同一であり、それぞれが、グランドとの間に見えることになる。これは、入力端子１ａ，１ｂ間に、図４の式（５）で表されるインピーダンスＺｉｎと、図９の式（１８）で表されるインピーダンスＺｉｎ’とが、直列に接続されていることと等価である。

したがって、図５の例のインピーダンス変換回路の入力端子１ａ，１ｂから見た等価回路は、図６に示すように、信号源２ａと信号源２ｂとの間に、同じインピーダンスＺｉｎが２個、直列に接続されたものとなる。

図７に、図５の回路１０および２０中の、それぞれ図９の式（１６）で表される伝達関数Ｇを生成する部分を、演算回路５ａおよび５ｂとして示したときの、等価回路を示す。

具体的な例として、図８に、図５のインピーダンス１８，２８（インピーダンスＺ）としてインダクタンスとコンデンサの並列接続回路を用いて、差動型バンドパスフィルタ５２を形成する場合を、ドライブ抵抗３ａ，３ｂ（抵抗値Ｒ）を付けた状態で示す。

また、インピーダンス１８，２８（インピーダンスＺ）として抵抗などの線形素子を用い、ｇｍ０またはｇｍ１を変えることができる構成とすることによって、リニアな利得制御特性の利得制御増幅回路を実現することができる。

［３．第３の実施形態：図１０〜図１６］
図１０に、第３の実施形態のインピーダンス変換回路を示す。この例のインピーダンス変換回路は、回路３１および３２によって構成される。

回路３１では、図５の例のインピーダンス変換回路の電圧電流変換器１１に相当するものとして２個の電圧電流変換器１１ａおよび１１ｂが、電圧電流変換器１２に相当するものとして２個の電圧電流変換器１２ａおよび１２ｂが、電圧電流変換器１３に相当するものとして２個の電圧電流変換器１３ａおよび１３ｂが、それぞれ設けられ、反転増幅器１４の入力端と出力端との間に、抵抗１５および１６が直列に接続され、これら抵抗１５および１６の接続点１７とグランドとの間に、インピーダンス１８が接続され、電圧電流変換器１１ａおよび１１ｂの出力端が、反転増幅器１４の入力端に接続され、電圧電流変換器１２ａおよび１２ｂの出力端が、接続点１７に接続され、電圧電流変換器１３ａおよび１３ｂの入力端が、反転増幅器１４の出力端に接続され、電圧電流変換器１３ａの出力端は、電圧電流変換器１１ａの入力端に接続され、電圧電流変換器１３ｂの出力端は、電圧電流変換器１１ｂの入力端に接続される。

回路３２では、図５の例のインピーダンス変換回路の電圧電流変換器２１に相当するものとして２個の電圧電流変換器２１ａおよび２１ｂが、電圧電流変換器２２に相当するものとして２個の電圧電流変換器２２ａおよび２２ｂが、電圧電流変換器２３に相当するものとして２個の電圧電流変換器２３ａおよび２３ｂが、それぞれ設けられ、反転増幅器２４の入力端と出力端との間に、抵抗２５および２６が直列に接続され、これら抵抗２５および２６の接続点２７とグランドとの間に、インピーダンス２８が接続され、電圧電流変換器２１ａおよび２１ｂの出力端が、反転増幅器２４の入力端に接続され、電圧電流変換器２２ａおよび２２ｂの出力端が、接続点２７に接続され、電圧電流変換器２３ａおよび２３ｂの入力端が、反転増幅器２４の出力端に接続され、電圧電流変換器２３ａの出力端は、電圧電流変換器２１ａの入力端に接続され、電圧電流変換器２３ｂの出力端は、電圧電流変換器２１ｂの入力端に接続される。

さらに、回路３１，３２間では、電圧電流変換器１１ａおよび２２ａの入力端と電圧電流変換器１３ａの出力端が、端子１ａとして接続され、電圧電流変換器１２ａおよび２１ａの入力端と電圧電流変換器２３ａの出力端が、端子１ｂとして接続され、電圧電流変換器１１ｂおよび２２ｂの入力端と電圧電流変換器１３ｂの出力端が、端子１ｄとして接続され、電圧電流変換器１２ｂおよび２１ｂの入力端と電圧電流変換器２３ｂの出力端が、端子１ｃとして接続されて、端子１ａ，１ｂに差動入力信号電圧Ｖａ，Ｖｂが与えられる。

この例でも、図９の式（１４）で表される条件が満たされるとして、この例では、端子１ｃ，１ｄの電圧を、それぞれＶｃ，Ｖｄとすると、反転増幅器１４の出力電圧Ｖｏｕｔおよび反転増幅器２４の出力電圧Ｖｏｕｔ’は、図９の式（１１）および式（１２）に、式（１４）を代入し、式（１１）において、Ｖｉｎ＝Ｖａ−Ｖｄとし、式（１２）において、−Ｖｉｎ＝Ｖｂ−Ｖｃとして、図１５の式（２１）および式（２２）で表される。

ただし、式（２１）および式（２２）中のＧは、図９の式（１６）と同じ図１５の式（２３）で表される伝達関数である。

したがって、図１０の例のインピーダンス変換回路の等価回路は、それぞれ図１５の式（２３）で表される伝達関数Ｇを生成する部分を、演算回路６ａおよび６ｂとして示すと、図１１のように表すことができる。

さらに、図１２に、ドライブ抵抗３ａ，３ｂ（抵抗値Ｒ）および終端抵抗４ｃ，４ｄ（抵抗値Ｒ）を付けた状態を示す。信号源２ａ，２ｂは、差動入力信号電圧Ｖｉｎ，−Ｖｉｎが得られるものである。

図１２の回路において、ドライブ抵抗３ａに流れる電流をＩａ、終端抵抗４ｄに流れる電流をＩｄとすると、電流ＩａおよびＩｄにつき、図１５の式（３１）および式（３２）が成立し、電圧Ｖｄは、図１５の式（３３）で表され、したがって、電圧ＶａおよびＶｄは、図１５の式（３４）および式（３５）で表される。

同様に、ドライブ抵抗３ｂに流れる電流をＩｂ、終端抵抗４ｃに流れる電流をＩｃとすると、電流ＩｂおよびＩｃにつき、図１５の式（４１）および式（４２）が成立し、電圧Ｖｃは、図１５の式（４３）で表され、したがって、電圧ＶｂおよびＶｃは、図１５の式（４４）および式（４５）で表される。

式（３４）と式（４４）を比較し、式（３５）と式（４５）を比較すると、明らかなように、電圧Ｖａと電圧Ｖｂは差動関係となり、電圧Ｖｄと電圧Ｖｃは差動関係となる。

さらに、図１５の式（３４）から、電流Ｉａは、図１６の式（５１）で表され、図１５の式（４４）から、電流Ｉｂは、図１６の式（５２）で表され、図１５の式（３５）から、電流Ｉｄは、図１６の式（５３）で表され、図１５の式（４５）から、電流Ｉｃは、図１６の式（５４）で表される。

式（５１）〜（５４）から、電流Ｉａ，Ｉｂ，ＩｄおよびＩｃは、全て絶対値が等しいとともに、電流Ｉａは、図１２の矢印の向きに、端子１ａから端子１ｄに向かって流れ込み、電流Ｉｂは、図１２の矢印の向きとは逆に、端子１ｃから端子１ｂに向かって流れ込むことがわかる。

すなわち、図１０の例のインピーダンス変換回路は、図１３に示すように、入力２端子、出力２端子の、対称４端子回路網３０を構成する。

ただし、図１３中の電圧Ｖ１および−Ｖ１は、図１５の式（３４）および式（４４）で表される電圧ＶａおよびＶｂに相当し、両者が差動関係にあることを示したものであり、図１３中の電圧Ｖ２および−Ｖ２は、図１５の式（４５）および式（３５）で表される電圧ＶｃおよびＶｄに相当し、両者が差動関係にあることを示したものである。

図１５の式（３４）および式（４４）から、電圧Ｖ１は、図１６の式（５５）で表され、図１５の式（４５）および式（３５）から、電圧Ｖ２は、図１６の式（５６）で表されるので、端子１ａ，１ｄ間のインピーダンスをＺ１２とすると、図１６の式（５７）が成立し、インピーダンスＺ１２は、図１６の式（５８）で表されるものとなる。端子１ｂ，１ｃ間も、同じインピーダンスＺ１２となる。

すなわち、図１０の例のインピーダンス変換回路では、端子１ａ，１ｂ，１ｄ，１ｃ間に対称４端子回路網３０が形成される。

重要なことは、４端子回路網で、入力側が差動入力、かつ出力側が差動出力である場合には、その入出力間に、対称４端子回路網状に、図１６の式（５８）で表されるようなインピーダンスが２端子素子的に存在することであり、同時に、用いるインピーダンスＺの構成によって、様々な４端子回路網を作り出せることである。しかも、上記の例では、ｇｍ０を変えることによって、作成されるインピーダンスＺ１２を変えることができる。

具体的な例として、図１４に、図１０のインピーダンス１８，２８（インピーダンスＺ）としてインダクタンスとコンデンサの並列接続回路を用いて、差動型（この場合は２次の対称４端子型）トラップ回路５３を形成する場合を示す。

また、図５の例のインピーダンス変換回路と同様に、インピーダンス１８，２８（インピーダンスＺ）として抵抗などの線形素子を用い、ｇｍ０またはｇｍ１を変えることができる構成とすることによって、リニアな利得制御特性の利得制御増幅回路を実現することができる。

［４．第４の実施形態：図１７〜図２３］
図１７に、第４の実施形態のインピーダンス変換回路を示す。

この例は、図１０の例の、等価回路的に図１１（図１３）のように対称４端子回路網を構成するインピーダンス変換回路に対して、入力側の端子１ａ，１ｂ間にインピーダンス７ａ，７ｂ（インピーダンスＺ１１）が橋渡しされ、出力側の端子１ｃ，１ｄ間にインピーダンス７ｃ，７ｄ（インピーダンスＺ２２）が橋渡しされたものである。

この例でも、図９の式（１４）で表される条件が満たされるとして、演算回路６ａの出力電圧Ｖｏｕｔは、図１５の式（２１）と同じ図２２の式（６１）で表される。式（６１）中のＧは、図１５の式（２３）と同じ図２２の式（６２）で表される伝達関数である。

ここで、図２２の式（６３）で示すように、ＧをＧ１２に置き換え、ｇｍ０もｇｍ１２とする。

したがって、図１７に示すように、演算回路６ａおよび６ｂで生成される伝達関数は、Ｇ１２であり、電圧電流変換器１３ａ，１３ｂ，２３ａおよび２３ｂのコンダクタンスは、ｇｍ１２である。

さらに、図１８に、ドライブ抵抗３ａ，３ｂ（抵抗値Ｒ）および終端抵抗４ｃ，４ｄ（抵抗値Ｒ）を付けた状態を示す。信号源２ａ，２ｂは、図１２につき上述したように、差動入力信号電圧Ｖｉｎ，−Ｖｉｎが得られるものである。

図１８の回路において、ドライブ抵抗３ａおよび３ｂに流れる電流ＩａおよびＩｂは、図２２の式（６５）および式（６６）で表され、終端抵抗４ｃおよび４ｄに流れる電流ＩｃおよびＩｄは、図２２の式（６７）および式（６８）で表される。

式（６５）から式（６８）を引き、式（６６）から式（６７）を引くことによって、電圧ＶｃおよびＶｄは、図２３の式（７１）および式（７２）で表され、さらに、式（７１）と式（７２）を足すことによって、電圧Ｖｃと電圧Ｖｄの和は、図２３の式（７３）で表される。また、図２２の式（６５）と式（６６）を足すことによって、電圧Ｖｃと電圧Ｖｄの和は、図２３の式（７４）で表される。

したがって、式（７３）と式（７４）が等しいことから、図２３の式（７５）に示すように、電圧Ｖａと電圧Ｖｂの和、および電圧Ｖｃと電圧Ｖｄの和は、それぞれ０となり、図２３の式（７６）に示すように、電圧Ｖａと電圧Ｖｂは差動関係となり、電圧Ｖｃと電圧Ｖｄは差動関係となることがわかる。さらに、これらの差動関係から、図２２の式（６５）〜（６８）で表される各電流については、Ｉｂ＝−Ｉａ，Ｉｄ＝−Ｉｃ，であることがわかる。

以上の結果から、図１８の回路は、図１９のように表現することができる。図１９中の電圧Ｖ１および−Ｖ１は、電圧ＶａおよびＶｂに相当し、両者が差動関係にあることを示したものであり、電圧Ｖ２および−Ｖ２は、電圧ＶｃおよびＶｄに相当し、両者が差動関係にあることを示したものである。

インピーダンス７ｅは、入力側のインピーダンス７ａおよび７ｂを一つに表現したものであり、インピーダンス７ｆは、出力側のインピーダンス７ｃおよび７ｄを一つに表現したものである。

図１０〜図１４の例につき上述したように、４端子回路網で、入力側が差動入力、かつ出力側が差動出力である場合には、その入出力間に、図１６の式（５８）で表されるインピーダンスＺ１２が２端子素子的に存在する。

図１７〜図１９の例でも、図２０に示すように、図１６の式（５８）を書き換えた図２３の式（７８）で表されるインピーダンスＺ１２が２端子素子的に存在することになる。

したがって、この例では、図２０のようにラダー回路を構成することができ、これによって、チェビシェフ・フィルタなどの急峻なフィルタリング特性を集積回路内に実現することができる。

具体的な例として、図２１に、インピーダンスＺ（図１７には示していないが、図１０に示したインピーダンス１８，２８）としてインダクタンスとコンデンサの並列接続回路を用い、インピーダンス７ｅおよび７ｆとしてコンデンサを用いて、差動型３次ローパスフィルタ（３次チェビシェフ型ローパスフィルタ）５４を形成する場合を示す。

また、図１０の例のインピーダンス変換回路と同様に、インピーダンス１８，２８（インピーダンスＺ）として抵抗などの線形素子を用い、ｇｍ１２またはｇｍ１を変えることができる構成とすることによって、リニアな利得制御特性の利得制御増幅回路を実現することができる。

［５．第５の実施形態：図２４］
図２４に、第５の実施形態のインピーダンス変換回路を示す。

この例は、基本的には図１７の例と同じであるが、入力側の端子１ａ，１ｂ間のインピーダンスを上記のＺ１１として、これを演算回路４１および電圧電流変換器４２，４３によって差動型インピーダンスとして構成し、出力側の端子１ｃ，１ｄ間のインピーダンスを上記のＺ２２として、これを演算回路４５および電圧電流変換器４６，４７によって差動型インピーダンスとして構成する場合である。

演算回路４１は伝達関数Ｇ１１を生成するものとし、演算回路４５は伝達関数Ｇ２２を生成するものとし、電圧電流変換器４２および４３のコンダクタンスをｇｍ１１、電圧電流変換器４６および４７のコンダクタンスをｇｍ２２とする。

このとき、インピーダンスＺ１１，Ｚ２２、および端子１ａ，１ｄ間および端子１ｂ，１ｃ間のインピーダンスＺ１２は、
Ｚ１１＝２×Ｇ１１×ｇｍ１１ …（８１）
Ｚ２２＝２×Ｇ２２×ｇｍ２２ …（８２）
Ｚ１２＝Ｇ１２×ｇｍ１２ …（８３）
で表される。

この例でも、図１７の例と同様に、図２０のようなラダー回路を構成することができ、図２１のような差動型３次ローパスフィルタ（３次チェビシェフ型ローパスフィルタ）を形成することができる。

［６．各実施形態の効果］
上述した各実施形態のインピーダンス変換回路では、従来に比べて少ない素子数でインピーダンス変換回路を構成することができるので、低消費電力化を図ることができるとともに、使用周波数帯域が広がり、高周波までのアクティブ・フィルタを実現することができる。

反転増幅器としてダイナミックレンジの広い演算増幅器を使用することによって、入出力のダイナミックレンジが広がり、巨大な入力をフィルタリングすることが可能となる。

入力部に電圧電流変換器を用いることによって、全てのバイアスポイントを電源電圧のセンターに設定することが可能となるため、低電圧化に有利となり、歪みに強くなるとともに、従来はアクティブ・フィルタには不向きであったＣＭＯＳプロセスを利用することができる。

従来に比べて少ない素子数で対称４端子回路網を構成することができるので、使用周波数帯域が広がり、高周波までのアクティブ・フィルタを実現することができるとともに、急峻なフィルタリング特性を実現することができる。

用いるインピーダンス値に対して、電圧電流変換器のコンダクタンスと抵抗値との比によって、変換後のインピーダンス値を自由に制御することができ、適切な値のインピーダンスを集積回路内に容易に実現することができる。

対称４端子回路網を形成することによって、全ての信号を差動処理することができるため、集積回路内の輻射などのノイズに強いアナログ信号処理が可能となる。

インピーダンスＺとして抵抗などの線形素子を用い、電圧電流変換器のコンダクタンスを変えることができる構成とすることによって、リニアな利得制御特性の利得制御増幅回路を実現することができる。

第１の実施形態のインピーダンス変換回路を示す図である。図１の回路の等価回路を示す図である。図１の回路によってバンドパスフィルタを形成する場合を示す図である。図１〜図３の回路の説明に供する式を示す図である。第２の実施形態のインピーダンス変換回路を示す図である。図５の回路の等価回路を示す図である。図５の回路の等価回路を示す図である。図５の回路によって差動型バンドパスフィルタを形成する場合を示す図である。図５〜図８の回路の説明に供する式を示す図である。第３の実施形態のインピーダンス変換回路を示す図である。図１０の回路の等価回路を示す図である。図１０の回路の等価回路を示す図である。図１０の回路が対称４端子回路網を構成することを示す図である。図１０の回路によって差動型トラップ回路を形成する場合を示す図である。図１０〜図１４の回路の説明に供する式を示す図である。図１０〜図１４の回路の説明に供する式を示す図である。第４の実施形態のインピーダンス変換回路を示す図である。図１７の回路にドライブ抵抗および終端抵抗を付けた状態を示す図である。図１８の回路を表現を変えて示す図である。図１７の回路が対称４端子回路網を構成することを示す図である。図１７の回路によって差動型３次ローパスフィルタを形成する場合を示す図である。図１７〜図２１の回路の説明に供する式を示す図である。図１７〜図２１の回路の説明に供する式を示す図である。第５の実施形態のインピーダンス変換回路を示す図である。従来のインピーダンス変換回路を示す図である。

符号の説明

主要部については図中に全て記述したので、ここでは省略する。

Claims

第１電圧電流変換器および第２電圧電流変換器と、反転増幅器と、帰還用の第３電圧電流変換器とを備え、
前記反転増幅器の入力端と出力端との間に、第１抵抗および第２抵抗が直列に接続され、
前記第１電圧電流変換器の出力端が、前記反転増幅器の入力端に接続され、
前記第２電圧電流変換器の出力端が、前記第１抵抗と前記第２抵抗の接続点に接続され、
前記反転増幅器の出力端が、前記第３電圧電流変換器の入力端に接続され、
前記第３電圧電流変換器の出力端が、前記第１電圧電流変換器の入力端に接続され、
前記接続点とグランドとの間に、インピーダンスが接続され、
前記第１電圧電流変換器の入力端が、第１端子に接続され、
前記第２電圧電流変換器の入力端が、第２端子に接続され、
前記第１端子および前記第２端子に、差動入力信号電圧が供給されるインピーダンス変換回路。
第１電圧電流変換器および第２電圧電流変換器と、反転増幅器と、帰還用の第３電圧電流変換器とを備え、
前記反転増幅器の入力端と出力端との間に、第１抵抗および第２抵抗が直列に接続され、
前記第１電圧電流変換器の出力端が、前記反転増幅器の入力端に接続され、
前記第２電圧電流変換器の出力端が、前記第１抵抗と前記第２抵抗の接続点に接続され、
前記反転増幅器の出力端が、前記第３電圧電流変換器の入力端に接続され、
前記第３電圧電流変換器の出力端が、前記第１電圧電流変換器の入力端に接続され、
前記接続点とグランドとの間に、インピーダンスが接続された回路が、
第１回路および第２回路として、２個設けられ、
前記第１回路の前記第１電圧電流変換器の入力端と前記第２回路の前記第２電圧電流変換器の入力端が、第１端子に接続され、
前記第２回路の前記第１電圧電流変換器の入力端と前記第１回路の前記第２電圧電流変換器の入力端が、第２端子に接続され、
前記第１端子および前記第２端子に、差動入力信号電圧が供給されるインピーダンス変換回路。
第１から第６までの６つの電圧電流変換器、および反転増幅器を備え、
前記反転増幅器の入力端と出力端との間に、第１抵抗および第２抵抗が直列に接続され、
前記第１電圧電流変換器および前記第４電圧電流変換器の出力端が、前記反転増幅器の入力端に接続され、
前記第２電圧電流変換器および前記第５電圧電流変換器の出力端が、前記第１抵抗と前記第２抵抗の接続点に接続され、
前記反転増幅器の出力端が、前記第３電圧電流変換器および前記第６電圧電流変換器の入力端に接続され、
前記第３電圧電流変換器の出力端が、前記第１電圧電流変換器の入力端に接続され、
前記第６電圧電流変換器の出力端が、前記第４電圧電流変換器の入力端に接続され、
前記接続点とグランドとの間に、インピーダンスが接続された回路が、
第１回路および第２回路として、２個設けられ、
前記第１回路の前記第１電圧電流変換器の入力端と前記第２回路の前記第２電圧電流変換器の入力端が、第１端子として接続され、
前記第２回路の前記第１電圧電流変換器の入力端と前記第１回路の前記第２電圧電流変換器の入力端が、第２端子として接続され、
前記第１回路の前記第４電圧電流変換器の入力端と前記第２回路の前記第５電圧電流変換器の入力端が、第３端子として接続され、
前記第２回路の前記第４電圧電流変換器の入力端と前記第１回路の前記第５電圧電流変換器の入力端が、第４端子として接続され、
前記第１端子および前記第２端子に、差動入力信号電圧が供給されるインピーダンス変換回路。
請求項３のインピーダンス変換回路において、
前記第１端子と前記第２端子の間、および前記第３端子と前記第４端子の間に、それぞれインピーダンスが接続されたインピーダンス変換回路。
請求項４のインピーダンス変換回路において、
前記それぞれのインピーダンスが差動型インピーダンスとされたインピーダンス変換回路。
集積回路内に形成された請求項１〜５のいずれかに記載のインピーダンス変換回路。