JP3041871B2 - 信号補正回路 - Google Patents
信号補正回路Info
- Publication number
- JP3041871B2 JP3041871B2 JP4399590A JP4399590A JP3041871B2 JP 3041871 B2 JP3041871 B2 JP 3041871B2 JP 4399590 A JP4399590 A JP 4399590A JP 4399590 A JP4399590 A JP 4399590A JP 3041871 B2 JP3041871 B2 JP 3041871B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- resistor
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】 本発明信号補正回路を以下の項目に従って説明する。
A.産業上の利用分野 B.発明の概要 C.従来技術［第４図、第５図］ D.発明が解決しようとする課題 E.課題を解決するための手段 F.実施例［第１図乃至第３図］ a.回路構成［第１図］ b.動作［第２図、第３図］ c.作用 G.発明の効果 （A.産業上の利用分野） 本発明は新規な信号補正回路に関する。詳しくは、イ
ンダクタ（コイル）を用いることなく一部の回路定数の
関係を変えるだけで遅延等価回路や、トラップ（カッ
ト）回路、ブースト回路の特性を得ることができるよう
にした新規な信号補正回路を提供しようとするものであ
る。
ンダクタ（コイル）を用いることなく一部の回路定数の
関係を変えるだけで遅延等価回路や、トラップ（カッ
ト）回路、ブースト回路の特性を得ることができるよう
にした新規な信号補正回路を提供しようとするものであ
る。
（B.発明の概要） 本発明信号補正回路は、入力信号が供給されるととも
に、該入力信号に対する正相、逆相の各出力がそれぞれ
導出される２つの非制御端子を有する第１の増幅回路
と、２つの非制御端子のうちの第１の非制御端子に接続
された利得調整用抵抗と、２つの非制御端子のうちの第
２の非制御端子に対して入力端子が接続されるとともに
抵抗及び容量と第２の増幅回路とで構成されたアクティ
ブフィルタと、第１の非制御端子に接続された受動素子
を介して得られる出力信号及びアクティブフィルタから
の信号が入力信号として供給され、該入力信号を増幅し
て出力端子から信号を取り出すために設けられた低入力
インピーダンスの第３の増幅回路とを設けることによっ
て、フィルタ部にインダクタを用いることなく、IC（集
積）化に適した回路を構成することができるようにした
ものである。
に、該入力信号に対する正相、逆相の各出力がそれぞれ
導出される２つの非制御端子を有する第１の増幅回路
と、２つの非制御端子のうちの第１の非制御端子に接続
された利得調整用抵抗と、２つの非制御端子のうちの第
２の非制御端子に対して入力端子が接続されるとともに
抵抗及び容量と第２の増幅回路とで構成されたアクティ
ブフィルタと、第１の非制御端子に接続された受動素子
を介して得られる出力信号及びアクティブフィルタから
の信号が入力信号として供給され、該入力信号を増幅し
て出力端子から信号を取り出すために設けられた低入力
インピーダンスの第３の増幅回路とを設けることによっ
て、フィルタ部にインダクタを用いることなく、IC（集
積）化に適した回路を構成することができるようにした
ものである。
（C.従来技術）［第４図、第５図］ ビデオテープレコーダ等の信号処理に多用される回路
として、一部の回路定数の大小関係を変えることで振幅
特性を変化させ、トラップ回路、イコライザ（遅延等
価、あるいはオールパスフィルタ）回路、ブースト回路
として用いることのできる回路があり、その一例ａを第
４図に示す。
として、一部の回路定数の大小関係を変えることで振幅
特性を変化させ、トラップ回路、イコライザ（遅延等
価、あるいはオールパスフィルタ）回路、ブースト回路
として用いることのできる回路があり、その一例ａを第
４図に示す。
図中ｂは入力段に設けられたNPNトランジスタであ
り、そのベースに入力信号（これを「VI」とする。）が
送られてくる。
り、そのベースに入力信号（これを「VI」とする。）が
送られてくる。
そして、トランジスタｂのコレクタは抵抗ｃを介して
電源端子ｄに接続され、そのエミッタは抵抗ｅを介して
接地されている。
電源端子ｄに接続され、そのエミッタは抵抗ｅを介して
接地されている。
ｆは抵抗であり、その一端がトランジスタｂのエミッ
タに接続され、他端がコンデンサｇとインダクタｈを介
してトランジスタｂのコレクタに接続されると共にベー
ス接地のNPNトランジスタｉのエミッタに接続されてい
る。
タに接続され、他端がコンデンサｇとインダクタｈを介
してトランジスタｂのコレクタに接続されると共にベー
ス接地のNPNトランジスタｉのエミッタに接続されてい
る。
トランジスタｉのコレクタは抵抗ｊを介して電源端子
ｄに接続され、そのコレクタ出力が出力信号（これを
「VO」とする。）として取り出されるようになってい
る。
ｄに接続され、そのコレクタ出力が出力信号（これを
「VO」とする。）として取り出されるようになってい
る。
尚、トランジスタｉのエミッタは抵抗ｋを介して接地
され、そのベースには定電圧源ｌにより所定の電圧が加
えられている。
され、そのベースには定電圧源ｌにより所定の電圧が加
えられている。
第４図（Ｂ）は、上記信号補正回路ａの伝達関数（こ
れを「G1（ｓ）」とする。）を求めるための等価回路を
示すものである。
れを「G1（ｓ）」とする。）を求めるための等価回路を
示すものである。
ここで、各回路素子の回路定数を下表１のように定義
する。
する。
図中ｍはトランジスタｂのエミッタ出力（VI）の等価
電圧源を表わし、等価電圧源ｎはトランジスタｂのコレ
クタ電流と等価な電流源（その電流値が−VI/（r1
r2）である。尚、「」は抵抗値の並列合成を表わ
す。）を電圧源に変換したものを表わしている。また、
「i1」は直列インピーダンス（ 尚、「ω」は角周波数、「ｊ」は虚数単位を表わす。）
を流れる電流値であり、「i2」は抵抗ｆを流れる電流値
である。
電圧源を表わし、等価電圧源ｎはトランジスタｂのコレ
クタ電流と等価な電流源（その電流値が−VI/（r1
r2）である。尚、「」は抵抗値の並列合成を表わ
す。）を電圧源に変換したものを表わしている。また、
「i1」は直列インピーダンス（ 尚、「ω」は角周波数、「ｊ」は虚数単位を表わす。）
を流れる電流値であり、「i2」は抵抗ｆを流れる電流値
である。
以上のように定義すると回路ａの伝達関数は次のよう
にして求められる。
にして求められる。
上式において を［ ］外に出してｊ・ωをラプラス変数ｓでおきかえ
て整理すると、結局伝達関数G1（ｓ）として以下の結果
が得られる。
て整理すると、結局伝達関数G1（ｓ）として以下の結果
が得られる。
第５図は信号補正回路ａの振幅特性を概略的に示すも
のであり、（１）式の絶対値|G1（ｓ）｜から得られる
ゲインと周波数（ｆ＝ω/2π）の関係を表わしている。
のであり、（１）式の絶対値|G1（ｓ）｜から得られる
ゲインと周波数（ｆ＝ω/2π）の関係を表わしている。
回路ａは抵抗値r1とr2との大小関係によって特性が変
化する。
化する。
即ち、これらの抵抗値がr1＞r2の関係にあればグラフ
曲線ｏに示すようにトラップ回路の特性を示し、このよ
うな回路は、例えば、再生時における輝度信号（RF信
号）がAFM帯域に入り音声のノイズが発生するのを防止
するため等に用いられる。
曲線ｏに示すようにトラップ回路の特性を示し、このよ
うな回路は、例えば、再生時における輝度信号（RF信
号）がAFM帯域に入り音声のノイズが発生するのを防止
するため等に用いられる。
また、r1＝r2の関係にあれば、グラフ曲線ｐに示すよ
うに平坦な特性となり、このような遅延等化回路は、例
えば、ベースバンドの輝度信号の波形特性を改善するた
め等に用いられる。
うに平坦な特性となり、このような遅延等化回路は、例
えば、ベースバンドの輝度信号の波形特性を改善するた
め等に用いられる。
そして、r1＜r2の関係であれば、グラフ曲線ｑのよう
に、ブースト回路の特性を有し、例えば、シャープネス
（鮮鋭度）コントロール回路等に用いられる。
に、ブースト回路の特性を有し、例えば、シャープネス
（鮮鋭度）コントロール回路等に用いられる。
（D.発明が解決しようとする課題） ところで、上記した信号補正回路ａはインダクタｆを
用いて構成されているため、IC化に適さず、また回路基
板に占めるインダクタのスペースが多く、またコストの
上昇を招いたり、あるいは外乱の影響を受け易く、周辺
回路への誘導障害を惹き起こす等種々の問題がある。
用いて構成されているため、IC化に適さず、また回路基
板に占めるインダクタのスペースが多く、またコストの
上昇を招いたり、あるいは外乱の影響を受け易く、周辺
回路への誘導障害を惹き起こす等種々の問題がある。
（E.課題を解決するための手段） そこで、本発明信号補正回路は、上記した課題を解決
するために、上記回路においてインダクタｈとコンデン
サｇとによって構成されているフィルタ部を、抵抗及び
容量と増幅回路を含むアクティブフィルタとして構成し
たものであり、下記に示す構成要素を備えている。
するために、上記回路においてインダクタｈとコンデン
サｇとによって構成されているフィルタ部を、抵抗及び
容量と増幅回路を含むアクティブフィルタとして構成し
たものであり、下記に示す構成要素を備えている。
・入力信号が供給されるとともに、該入力信号に対する
正相、逆相の各出力がそれぞれ導出される２つの非制御
端子を有する第１の増幅回路。
正相、逆相の各出力がそれぞれ導出される２つの非制御
端子を有する第１の増幅回路。
・２つの非制御端子のうちの第１の非制御端子に接続さ
れた利得調整用抵抗。
れた利得調整用抵抗。
・２つの非制御端子のうちの第２の非制御端子に対して
入力端子が接続されるとともに、抵抗及び容量と第２の
増幅回路とで構成されたアクティブフィルタ。
入力端子が接続されるとともに、抵抗及び容量と第２の
増幅回路とで構成されたアクティブフィルタ。
・第１の非制御端子に接続された受動素子を介して得ら
れる出力信号及びアクティブフィルタからの信号が入力
信号として供給され、該入力信号を増幅して出力端子か
ら信号を取り出すために設けられた低入力インピーダン
スの第３の増幅回路。
れる出力信号及びアクティブフィルタからの信号が入力
信号として供給され、該入力信号を増幅して出力端子か
ら信号を取り出すために設けられた低入力インピーダン
スの第３の増幅回路。
従って、本発明によれば、インダクタを用いることな
く回路を構成することができるので回路のIC化に適し、
フィルタ部にインダクタを用いることに起因する種々の
不都合がなくなる。
く回路を構成することができるので回路のIC化に適し、
フィルタ部にインダクタを用いることに起因する種々の
不都合がなくなる。
（F.実施例）［第１図乃至第３図］ 以下に、本発明信号補正回路の詳細を図示した実施例
１に従って説明する。
１に従って説明する。
（a.回路構成）［第１図］ ２は入力端子であり、入力信号VIが送られてくる。
３はNPNトランジスタであり、そのベースが入力端子
２に接続されている。そして、コレクタが抵抗４を介し
て電源端子５に接続され、そのエミッタが抵抗６を介し
て接地されている。
２に接続されている。そして、コレクタが抵抗４を介し
て電源端子５に接続され、そのエミッタが抵抗６を介し
て接地されている。
７はフィルタ部であり、サレンキイ（Sallen−Key）
形の２次アクティブローパスフィルタの構成を有してい
る。
形の２次アクティブローパスフィルタの構成を有してい
る。
即ち、電圧バッファ８の入力端子が抵抗９を介してト
ランジスタ３のコレクタに接続されると共に、コンデン
サ10及び抵抗11を介してトランジスタ３のエミッタに接
続されており、電圧バッファ８の出力端子はコンデンサ
12を介して、トランジスタ３のコレクタに接続されるこ
とによって正帰還がかけられている。そして、抵抗９及
びコンデンサ10、12と、上記した抵抗４とによって受動
回路部7aが構成されている。
ランジスタ３のコレクタに接続されると共に、コンデン
サ10及び抵抗11を介してトランジスタ３のエミッタに接
続されており、電圧バッファ８の出力端子はコンデンサ
12を介して、トランジスタ３のコレクタに接続されるこ
とによって正帰還がかけられている。そして、抵抗９及
びコンデンサ10、12と、上記した抵抗４とによって受動
回路部7aが構成されている。
13はベース接地のNPNトランジスタであり、そのエミ
ッタがコンデンサ10と抵抗11との間に接続されると共
に、抵抗14を介して接地されている。そして、トランジ
スタ13のコレクタは抵抗15を介して電源端子５に接続さ
れており、コレクタ出力が出力信号VOとして出力端子16
から出力されるようになっている。尚、トランジスタ13
のベースには定電圧源17によって所定の電圧が加えられ
ている。
ッタがコンデンサ10と抵抗11との間に接続されると共
に、抵抗14を介して接地されている。そして、トランジ
スタ13のコレクタは抵抗15を介して電源端子５に接続さ
れており、コレクタ出力が出力信号VOとして出力端子16
から出力されるようになっている。尚、トランジスタ13
のベースには定電圧源17によって所定の電圧が加えられ
ている。
（b.動作）［第２図、第３図］ しかして、上記信号補正回路１にあっては、入力段の
トランジスタ３のエミッタに入力信号VIと同相の信号が
得られ、コレクタに入力信号VIと反相の信号が得られ、
後者がアクティブフィルタ部７を通されるようになって
おり、両者に関する電流値がトランジスタ13において加
算されて最終的な出力信号VOが得られることになる。
トランジスタ３のエミッタに入力信号VIと同相の信号が
得られ、コレクタに入力信号VIと反相の信号が得られ、
後者がアクティブフィルタ部７を通されるようになって
おり、両者に関する電流値がトランジスタ13において加
算されて最終的な出力信号VOが得られることになる。
第２図は信号補正回路１の伝達関数（これを「G
2（ｓ）とする。）を求めるための等価回路18を示して
いる。
2（ｓ）とする。）を求めるための等価回路18を示して
いる。
尚、ここで、上記した回路素子に関する定数値を下表
２のように定義している。
２のように定義している。
第３図はアクティブフィルタ部７を取り出して示すも
のであり、「Ａ」は入力電圧、「Ｘ」は出力電圧、
「I1」は抵抗９及びコンデンサ10を流れる電流、「I2」
はコンデンサ12を流れる電流を各々示している。
のであり、「Ａ」は入力電圧、「Ｘ」は出力電圧、
「I1」は抵抗９及びコンデンサ10を流れる電流、「I2」
はコンデンサ12を流れる電流を各々示している。
図では電圧バッファ８をエミッタフォロワのNPNトラ
ンジスタ19を用いて構成しており、また抵抗４はアクテ
ィブフィルタ部７の入力段の抵抗とトランジスタ３の負
荷抵抗とを兼ねている。
ンジスタ19を用いて構成しており、また抵抗４はアクテ
ィブフィルタ部７の入力段の抵抗とトランジスタ３の負
荷抵抗とを兼ねている。
電流値I1、I2はラプラス変数ｓ（＝ｊ・ω）を用い
て、 I1＝ｓ・C2・Ｘ −（２） I2＝ｓ・C1・R2・I1 ＝s2・C1・C2・R2・Ｘ −（３） となる。
て、 I1＝ｓ・C2・Ｘ −（２） I2＝ｓ・C1・R2・I1 ＝s2・C1・C2・R2・Ｘ −（３） となる。
これらを Ａ＝R1・（I1＋I2）＋R2・I1＋Ｘ に代入してＡとＸとの関係を求めると、 が得られる。
（４）式を（１）式に代入することによってI1を求め
ると、 となる。
ると、 となる。
（５）式におけるＡの係数部は、分母がｓの２次式、
分子がｓの一次式であり、２次のバンドパスフィルタの
特性を示している。
分子がｓの一次式であり、２次のバンドパスフィルタの
特性を示している。
第２図中20はトランジスタ３のエミッタ出力（VI）に
等価な電圧源を表わし、「Ｉ」は抵抗11を流れる電流値
を表わしている。また、電圧源21はトランジスタ３のコ
レクタ電流（−VI/（r1′r2′））を電圧源に変換し
たものであり、その電圧値は−R1・VI/（r1′r2′）
であり、これは上記した電圧「Ａ」に対応する。
等価な電圧源を表わし、「Ｉ」は抵抗11を流れる電流値
を表わしている。また、電圧源21はトランジスタ３のコ
レクタ電流（−VI/（r1′r2′））を電圧源に変換し
たものであり、その電圧値は−R1・VI/（r1′r2′）
であり、これは上記した電圧「Ａ」に対応する。
よって、（５）式にＡ＝−R1・VI/（r1′r2′）を
代入して求めた電流値I1と、Ｉ＝VI/r2とが加算され、
トランジスタ13を介して出力電圧VOが得られることにな
る。これは、コンデンサ12の抵抗11側端子がトランジス
タ13のエミッタに接続されているため片側が仮想接地と
されており、電流値I1に関する条件が第３図に示した状
況と同等であるからである。
代入して求めた電流値I1と、Ｉ＝VI/r2とが加算され、
トランジスタ13を介して出力電圧VOが得られることにな
る。これは、コンデンサ12の抵抗11側端子がトランジス
タ13のエミッタに接続されているため片側が仮想接地と
されており、電流値I1に関する条件が第３図に示した状
況と同等であるからである。
従って、 が得られ、伝達関数G2（ｓ）は、結局、 となる。
（c.作用） 次に、信号補正回路１の伝達関数G2（ｓ）と従来回路
ａの伝達関数G1（ｓ）を比較する。
ａの伝達関数G1（ｓ）を比較する。
２つの伝達関数が全く同等になるためには、r2′＝r2
とし、［ ］内の第２項におけるラプラス変数ｓの係数
が等しくなるように回路定数R1、R2、C1、C2、r1′を設
定すれば良い。
とし、［ ］内の第２項におけるラプラス変数ｓの係数
が等しくなるように回路定数R1、R2、C1、C2、r1′を設
定すれば良い。
即ち、 （R1＋R2）・C2≡Ｒ・Ｃ −（８） という条件が満たされることである。尚、（７）式は
［ ］内第２項の分母におけるｓの係数を比べることで
直ちに得られ、（８）式は分母の定数項を等しいとおい
て、これに（７）式を用いることで得られ、また（９）
式は［ ］内第２項における分子同士を等しいとおき、
かつ、（７）式を用いることで得ることができる。
［ ］内第２項の分母におけるｓの係数を比べることで
直ちに得られ、（８）式は分母の定数項を等しいとおい
て、これに（７）式を用いることで得られ、また（９）
式は［ ］内第２項における分子同士を等しいとおき、
かつ、（７）式を用いることで得ることができる。
しかして、上記回路１にあっては、r1＝r2に対応する
関係 が成立するときに伝達関数が の形式となり遅延等価回路の特性を有することになる。
関係 が成立するときに伝達関数が の形式となり遅延等価回路の特性を有することになる。
また、r1′とR1、R2、r2との関係がr1＞r2に対応した
関係にあればトラップ回路としての特性を示し、r1＜r2
に対応した関係にあればブースト回路としての特性を示
すことになる。
関係にあればトラップ回路としての特性を示し、r1＜r2
に対応した関係にあればブースト回路としての特性を示
すことになる。
こうして、信号補正回路１ではインダクタを用いるこ
となく従来の回路ａと同等の特性を得ることができるこ
とになる。
となく従来の回路ａと同等の特性を得ることができるこ
とになる。
尚、実際の回路におけるゲイン補正は抵抗値r1′や、
抵抗11に並列に設けられるコンデンサの静電容量の選定
によって行なわれる。
抵抗11に並列に設けられるコンデンサの静電容量の選定
によって行なわれる。
（G.発明の効果） 以上に記載したところから明らかなように、本発明信
号補正回路は、入力信号が供給されるとともに、該入力
信号に対する正相、逆相の各出力がそれぞれ導出される
２つの非制御端子を有する第１の増幅回路と、２つの非
制御端子のうちの第１の非制御端子に接続された利得調
整用抵抗と、２つの非制御端子のうちの第２の非制御端
子に対して入力端子が接続されるとともに、抵抗及び容
量と第２の増幅回路とで構成されたアクティブフィルタ
と、第１の非制御端子に接続された受動素子を介して得
られる出力信号及びアクティブフィルタからの信号が入
力信号として供給され、該入力信号を増幅して出力端子
から信号を取り出すために設けられた低入力インピーダ
ンスの第３の増幅回路とを備えたことを特徴とする。
号補正回路は、入力信号が供給されるとともに、該入力
信号に対する正相、逆相の各出力がそれぞれ導出される
２つの非制御端子を有する第１の増幅回路と、２つの非
制御端子のうちの第１の非制御端子に接続された利得調
整用抵抗と、２つの非制御端子のうちの第２の非制御端
子に対して入力端子が接続されるとともに、抵抗及び容
量と第２の増幅回路とで構成されたアクティブフィルタ
と、第１の非制御端子に接続された受動素子を介して得
られる出力信号及びアクティブフィルタからの信号が入
力信号として供給され、該入力信号を増幅して出力端子
から信号を取り出すために設けられた低入力インピーダ
ンスの第３の増幅回路とを備えたことを特徴とする。
従って、本発明によれば、インダクタを用いることな
く回路を構成することができるので回路のIC化に適し、
フィルタ部にインダクタを用いることに起因する種々の
不都合が解消される。
く回路を構成することができるので回路のIC化に適し、
フィルタ部にインダクタを用いることに起因する種々の
不都合が解消される。
第１図乃至第３図は本発明信号補正回路の実施の一例を
示すものであり、第１図は回路図、第２図は等価回路
図、第３図はアクティブフィルタ部を示す回路図、第４
図は従来の信号補正回路の一例を示しており、（Ａ）は
回路図、（Ｂ）は等価回路図、第５図は利得特性を概略
的に示すグラフ図である。 符号の説明 １……信号補正回路、 ３……第１の増幅回路、 ６……利得調整用抵抗、 ７……アクティブフィルタ、 ８……第２の増幅回路、 11……受動素子、 13……第３の増幅回路
示すものであり、第１図は回路図、第２図は等価回路
図、第３図はアクティブフィルタ部を示す回路図、第４
図は従来の信号補正回路の一例を示しており、（Ａ）は
回路図、（Ｂ）は等価回路図、第５図は利得特性を概略
的に示すグラフ図である。 符号の説明 １……信号補正回路、 ３……第１の増幅回路、 ６……利得調整用抵抗、 ７……アクティブフィルタ、 ８……第２の増幅回路、 11……受動素子、 13……第３の増幅回路
Claims (1)
- 【請求項１】入力信号が供給されるとともに、該入力信
号に対する正相、逆相の各出力がそれぞれ導出される２
つの非制御端子を有する第１の増幅回路と、 前記２つの非制御端子のうちの第１の非制御端子に接続
された利得調整用抵抗と、 前記２つの非制御端子のうちの第２の非制御端子に対し
て入力端子が接続されるとともに、抵抗及び容量と第２
の増幅回路とで構成されたアクティブフィルタと、 前記第１の非制御端子に接続された受動素子を介して得
られる出力信号及び前記アクティブフィルタからの信号
が入力信号として供給され、該入力信号を増幅して出力
端子から信号を取り出すために設けられた低入力インピ
ーダンスの第３の増幅回路と を備えたことを特徴とする信号補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4399590A JP3041871B2 (ja) | 1990-02-23 | 1990-02-23 | 信号補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4399590A JP3041871B2 (ja) | 1990-02-23 | 1990-02-23 | 信号補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03247009A JPH03247009A (ja) | 1991-11-05 |
| JP3041871B2 true JP3041871B2 (ja) | 2000-05-15 |
Family
ID=12679302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4399590A Expired - Fee Related JP3041871B2 (ja) | 1990-02-23 | 1990-02-23 | 信号補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3041871B2 (ja) |
-
1990
- 1990-02-23 JP JP4399590A patent/JP3041871B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03247009A (ja) | 1991-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317217A (en) | Universal active filter | |
| US6861896B2 (en) | Circuits with dynamic biasing | |
| JP3316038B2 (ja) | 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム | |
| US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
| EP0580922A1 (en) | RC Filter for low and very low frequency applications | |
| EP0365091A2 (en) | Filter circuit arrangement | |
| JPH0683113B2 (ja) | 回線等化回路 | |
| JPH0561804B2 (ja) | ||
| JP3041871B2 (ja) | 信号補正回路 | |
| US4303889A (en) | Filter circuit | |
| JPH0370931B2 (ja) | ||
| JP3189751B2 (ja) | 周波数調整装置 | |
| EP0689283A1 (en) | Tunable oscillator arrangement | |
| US6816005B2 (en) | All pass filter | |
| JP2736081B2 (ja) | アクティブフィルター回路 | |
| JPH0122263Y2 (ja) | ||
| KR900001438Y1 (ko) | 그래픽 이퀄라이저(Graphic Equalizer) 장치 | |
| JPH0936702A (ja) | アクティブロ−パスフィルタ | |
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| WO2002063768A1 (en) | Circuits with dynamic biasing | |
| JP4761851B2 (ja) | 帰還形信号処理回路 | |
| JP2004274434A (ja) | 映像信号補正回路 | |
| JPH0760987B2 (ja) | 周波数特性調整回路 | |
| JPH0832369A (ja) | 電流出力型増幅器及びこれを用いたアクティブフィルタ | |
| JP2937653B2 (ja) | 周波数特性調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |