KR900001438Y1 - 그래픽 이퀄라이저(Graphic Equalizer) 장치 - Google Patents
그래픽 이퀄라이저(Graphic Equalizer) 장치 Download PDFInfo
- Publication number
- KR900001438Y1 KR900001438Y1 KR2019870001303U KR870001303U KR900001438Y1 KR 900001438 Y1 KR900001438 Y1 KR 900001438Y1 KR 2019870001303 U KR2019870001303 U KR 2019870001303U KR 870001303 U KR870001303 U KR 870001303U KR 900001438 Y1 KR900001438 Y1 KR 900001438Y1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- resistors
- graphic equalizer
- operational amplifiers
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/16—Automatic control
- H03G5/165—Equalizers; Volume or gain control in limited frequency bands
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/005—Tone control or bandwidth control in amplifiers of digital signals
Landscapes
- Networks Using Active Elements (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
내용 없음.
Description
제1도는 본 고안 장치의 회로도.
제2a-e도는 본 고안 장치를 설명하기 위한 원리도.
제3도는 종래의 그래픽 이퀄라이저 장치의 회로도.
본 고안은 오디오 장치용 그래픽 이퀄라이저(Graphic Equalizer) 장치에 관한 것으로 특히, 대역 공진기로서 코일의 사용을 배제하여 혼성 집적회로화에 적당한 그래픽 이퀄라이저 장치에 관한 것이다.
일반적으로 그래픽 이퀄라이저 장치는 오디오 장치에 있어서, 음색을 주파수 별로 조절하기 위하여 종종 사용되나 제3도에 도시된 바와 같이 코일(L)을 포함하는 다수개의 공진 회로로 구성되어 있어, 낮은 주파수일수록 코일의 부피가 커지는 특성을 갖고 있으므로 장치의 소형화 즉, 혼성 집적회로화 하기에 어렵다는 단점이 있었다.
본 고안은 이러한 종래의 단점을 해결하기 위하여 저항 및 콘덴서 트랜지스터로 구성된 다수개의 직렬 공진회로를 입력단에 연결하되 직렬 공진회로의 가변저항을 병렬로 연상증폭기에 연결하여 회로내의 코일 소자를 제거하므로서 혼성 집적회로화에 적합한 그래픽 이퀄라이저 장치를 제공하는 것을 목적으로 하는 것으로, 이하 첨부된 도면을 참조하면서 본 고안의 구성 및 작용효과를 설명하면 다음과 같다.
제1도를 참조하면 본 고안 장치의 구성은 다수개의 공진회로(1-10)를 구성하는 트랜지스터(Q1-Q10)의 콜렉터에 전원단자(B+)를 공통 연결함과 동시에 저항(R38및 R1-R10)을 통하여 트랜지스터(Q1-Q10)의 베이스에 연결하여 바이어스 전위를 공급하고, 저항(R38및 R1-R10)을 통하여 연산증폭기(11,12)의 바이어스 전위를 공급하며, 연산증폭기(11,12)의 비반전 입력(+)은 신호입력(13,14)에 각각 연결하고, 연산증폭기(11,12)의 반전 입력(-)은 저항(R13-R14)을 각각 통해 연산증폭기(11,12)의 출력에 연결함과 동시에 가변 저항(VR1-VR10)을 통하여 연산증폭기(11,12)의 비반전 입력(+)에 각각 연결하며 가변 저항(VR1-VR10)의 가동자는 다수개의 공진회로(1-10)의 트랜지스터(Q1-Q10)의 베이스에 콘덴서(C1, C11)(C2, C12)…(C10, C20)를 각각 통하여 연결하고, 연산증폭기(11,12)의 출력을 출력단자(15,16)에 연결하여 된 것으로, 이러한 본 고안 구성의 작용효과는 제2a-e도를 참조하여 설명하면, 우선 본 고안 구성을 설명하기 전에 본 고안 구성의 원리를 설명하면 제2a도와 같이 본 고안은 하나의 공진회로(30)와 하나의 연산증폭기(31)로 나타낼 수 있다.
여기에서 공진회로(30)는 하나의 주파수 대역 즉 콘덴서(C31, C32), 트랜지스터(TR) 및 저항(R)으로 결정되는 공진 주파수(fo)를 갖고 이 경우 Rx 임피던스를 갖는다.
가변저항을 등가적으로 나타내서 저항(Ra, Rb)으로 표시하고, (단 저항(Ra)은 저항(Rb)과 같다.) 가변저항의 가동자(M)가 공진회로(30)의 제2a도에서 A, B, C의 위치에 접속된 3가지 경우를 들어 설명한다.
먼저, 가변저항의 가동단자가 A의 위치에 접속된 경우에는 제2b도에 도시된 바와 같은 교류 등가회로로 나타낼 수 있게 된다.
제2b도에서 저항(Rx)은 직렬 공진회로가 주파수에 따라 도통율이 가변되므로 편리상 직렬 공진회로 전체를 나타내는 것이다.
제2b도에서는 직렬 공진회로를 나타내는 저항(Rx)의 값에 상관없이 전압(Va)은 전압(Vb)과 같게 되므로 저항(Ra, Rb)에는 전류가 흐르지 않게 된다.
결국 저항(Rx)과 전압(Rb)만의 회로가 되므로 전압(Va)은 저항(Rx)과 연결되지 않은 상태가 되므로 제2a도에서 입력(V1)이 저항(Rx)에 의한 감소없이 연산증폭기(31)의 비반전 입력(+)에 연결된다.
따라서 전압(Va)은 저항(Rx)에 관계없이 일정하게 된다.
그러나 연산증폭기의 이득(AV)은에서 저항(Rx)이 공진 주파수에서 임피던스가 감소되므로 다른 주파수 대역은 일정하나 공진회로(30)의 공진 주파수에서 연산증폭기의 이득(AV)은 증가하게 된다.
즉, 입력전압(Vi)에 대한 출력(Vo)은 다음과 같이 대역 필터와 같은 특성이 되는 것이다.
(직렬 공진 주파수(fo)에서 최대 이득이 됨)
여기에서 Rf: 연산증폭기(31)의 궤환 저항이다.
또한, 제2a도에서 가변저항의 가동자(M)가 B의 위치에 접속된 경우에는 제2c도에 도시된 바와 같이 등가격으로 구성되며, 제2c도에서는 제2b도와 같이 저항(Ra, Rb)에는 전류가 흐르지 않게 되어 저항(Rx)과 전압(Vx)만이 회로가 된다.
따라서 입력주파수에 따라서 저항(Rx)이 변화되면 이에 따라 전압(Va)이 변화된다.
이경우에는 전압 플로워 회로가 구성되므로 출력(Vo)은,가 된다.
여기서 Vi: 입력신호 전압이고, Ri: 입력저항이다.
그러므로 전압(Va)은 입력신호 전압(Vi)보다 감소되어 연산증폭기(31)의 비반전 입력(+)에 공급되고 출력은 입력전압(Vi) 보다는 감소되나 Va=Vb=VoVi의 특성이 된다.
여기에서 연산증폭기(31)의 이득(AV)은이 되므로 (여기에서 Rf는 궤환 저항임) Va=Vb=Vo가 성립된다.
또한, 제2a도에서 가변저항의 가동자가 C의 위치에 접속된 경우에는 제2d도와 같은 동가회로가 구성되므로 (여기에서 Ri≒Ra≒Rb≒Rf) 회로 특성상, 입력전압(Vi)=출력전압(Vo)>전압(Va)이 된다.
이러한 관계를 식으로 표시하면,이다.
여기서 저항(Rx)을 증가시키면 전압(Va)은 증가하고 이득(AV)은 감소되어 출력은 일정하게 되고, 저항(Rx)을 감소시키면 전압(Va)은 감소되고 이득(AV)은 증가하므로 출력은 일정하게 된다.
즉, 전압(Va)은 저항(Rx)의 변화에 따르나 (즉 전압(Va))은 제2e도에서의 공진 특성도에서와 같이 공진주파수(fo)에서 감소한다.
이득(AV)이 반대 특성을 나타내므로 출력전압은 위의 경우에 따라서 변화가 생기지 않는 평탄한 특성이 된다.
이상의 3가지 경우를 정리하여 보면 가변저항의 가동자(M)의 위치가 각각 A, B, C 위치에 연결되어 있을 때 연산 증폭기(31)의 출력(Vo)은 다음과 같다.
A 위치에서는이므로 Vo2Vi이고, B 위치에서는이므로 Vo<0.5Vi이며, C 위치에서는이므로 Vo2Vi 이다.
따라서 출력전압(Vo)의 크기는 다음과 같다.
즉, A위치>C위치>B위치 관계이다.
제2a-e도에서는 제1도중 하나의 공진회로만을 예로들어 설명하였으나 제1도중 공진회로(1-5) 및 공진회로(6-10)는 스테레오용으로 설계된 것이므로 동일한 대칭 구성이 되고, 공진회로(1-5)는 대략 60Hz, 250Hz, 1Hz, 3.5kHz, 10kHz의 공진 주파수를 각각 갖는 것이므로 제2a-e도의 설명을 그대로 적용할 수가 있는 것이므로 각각의 공진회로(1-10)에 대한 설명은 생략한다.
콘덴서(C-C)의 관계는 C1=C6<C2=C7…>C5=C14의 관계와, C16-C12>C17…C15=C20의 관계를 유지한다.
그러므로 공진회로(1-5), (6-10)는 각각 60Hz, 250Hz, 1kHz, 3.5kHz, 10kHz의 공진 주파수를 갖는 것이다.
이상에서 설명한 바와 같이 본 공진회로에서 코일의 인덕탄스 성분을 제거할 수 있어 혼성 집적회로와에 적합하여 그래픽 이퀄라이저 장치를 소형화할 수가 있는 것이다.
Claims (1)
- 공진회로(1-10)를 구성하는 트랜지스터(Q1-Q10)의 콜렉터에 전원단자(B+)를 공통 연결함과 동시에 저항(R38및 R1-R10)을 통하여 트랜지스터(Q1-Q10)의 베이스에 연결하여 바이어스 전위를 공급하고, 저항(R38및 R1-R10)을 통하여 연산증폭기(11,12)의 바이어스 전위를 공급하며, 연산증폭기(11,12)의 비반전 입력(+)은 신호입력(13,14)에 각각 연결하고, 연산증폭기(11,12)의 반전 입력(-)은 저항(R13-R14)을 각각 통해 연산증폭기(11,12)의 출력에 연결함과 동시에 가변 저항(VR1-VR10)을 통하여 연산증폭기(11,12)의 비반전 입력(+)에 각각 연결하며 가변 저항(VR1-VR10)의 가동자는 다수개의 공진회로(1-10)의 트랜지스터(Q1-Q10)의 베이스에 콘덴서(C1, C11)(C2, C12)…(C10, C20)를 각각 통하여 연결하고, 연산증폭기(11,12)의 출력을 출력단자(15,16)에 연결하여 된 그래픽 이퀄라이저(Graphic Equalizer)장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870001303U KR900001438Y1 (ko) | 1987-02-07 | 1987-02-07 | 그래픽 이퀄라이저(Graphic Equalizer) 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870001303U KR900001438Y1 (ko) | 1987-02-07 | 1987-02-07 | 그래픽 이퀄라이저(Graphic Equalizer) 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880016925U KR880016925U (ko) | 1988-10-08 |
| KR900001438Y1 true KR900001438Y1 (ko) | 1990-02-26 |
Family
ID=19259495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019870001303U KR900001438Y1 (ko) | 1987-02-07 | 1987-02-07 | 그래픽 이퀄라이저(Graphic Equalizer) 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900001438Y1 (ko) |
-
1987
- 1987-02-07 KR KR2019870001303U patent/KR900001438Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880016925U (ko) | 1988-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH053166B2 (ko) | ||
| US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
| US2691075A (en) | Transistor amplifier with high undistorted output | |
| US4587437A (en) | Coupling/decoupling capacitor multiplier | |
| US2904758A (en) | Circuit arrangement for converting impedances | |
| KR100526642B1 (ko) | 저항기네트워크에의해공통모드전압거절을가진싱글엔드형신호로차동신호를변환하기위한전자회로 | |
| US5087890A (en) | Amplifier circuit | |
| KR900001438Y1 (ko) | 그래픽 이퀄라이저(Graphic Equalizer) 장치 | |
| US6008691A (en) | Frequency-dependent resistor | |
| US4523109A (en) | Differential amplifier filter circuit having equal RC products in the feedback and output loops | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| US4303889A (en) | Filter circuit | |
| EP0696104B1 (en) | Active bandpass filter | |
| US3399277A (en) | Signal translating circuit | |
| KR19990063796A (ko) | 교류 결합 증폭기의 인덕터없는 전압 바이어싱 회로 | |
| JP3041871B2 (ja) | 信号補正回路 | |
| JP2002198798A (ja) | 出力回路 | |
| JP2957796B2 (ja) | 移相回路 | |
| SU1587621A1 (ru) | Активный фильтр | |
| JP3537243B2 (ja) | 正弦波発振回路 | |
| US3546640A (en) | Nonreciprocal transistor network | |
| KR940002109B1 (ko) | 저용량 캐패시터를 가지는 저역통과필터 | |
| JPS63245004A (ja) | 低周波増幅回路 | |
| JPH0191512A (ja) | 振幅等化器 | |
| JPS6218088B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| J204 | Request for invalidation trial [patent] | ||
| LAPS | Lapse due to unpaid annual fee |