JPH0191512A - 振幅等化器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は伝送路などでの歪みを除去する目的で使用さ
れる振幅等化器に関するものである。

［従来の技術］ 第４図は従来の振幅等化器の等価回路を示す接続図であ
り、第４図（ａ）は高域強調、Ｔ形定インピーダンス形
−次振幅等化器の接続を示し、同図（ｂ）はピンダイオ
ードＣＤＩ、ＣＤ２のバイアス電圧を示し、同図（ｃ）
は低域強調、Ｔ形定インピーダンス形−次振幅等化器の
接続を示す。

図において、Ｃ１は容量性の第１のリアクタンス、Ｒ２
は誘導性の第２のリアクタンス、Ｒ３は誘導性の第３の
リアクタンス、Ｃ４は容量性の第４のリアクタンスであ
る。ＣＤＩ、ＣＤ２．ＣＤ３、ＣＤ４はそれぞれ第１．
第２．第３．第４の可変抵抗を構成するピンダイオード
で、ＣＤＩはＣ１に並列に接続され、ＣＤ２はＲ２に直
列に接続され、ＣＤ３はＲ３に並列に接続され、ＣＤ４
はＣ４に直列に接続される９抵抗Ｒ１，Ｒ２，Ｒ３、Ｒ
４はリアクタンスＣ１，Ｒ３の中点電位のＭｌ、Ｍ２を
得る為に設けられる。図のＡ点に電圧ＶＥを、Ｂ点とＭ
ｌ点に電圧ＶＡを加える。ブロッキングコンデンサＢＣ
Ｉ、ＢＣ２，ＢＣ３゜ＢＣ４は、Ｍｌ、Ｍ２点を直流的
にＡ点、Ｂ点から分離する為に設けられている。ＣＤ１
にはＶＥ−ＶＡのバイアスが、ＣＤ２にはＶＡのバイア
スが加えられる。バイアスが大きくなるほど、ピンダイ
オードの等価抵抗が減少する。ＣＤＩの等価抵抗が減少
するときＣＤ２の等価抵抗が増加するような連動制御が
行われ、第５図に示す減衰特性を得ることができる。な
お第４図に示す従来の等止器はよく知られているので、
ここでは詳細な説明については省略する。

［発明が解決しようとする問題点］ 上記のような従来の振幅等化器では、第４図の回路に示
すように定インピーダンスとする為に電圧ＶＥを所望の
インピーダンスが得られるバイアスに設定し、ピンダイ
オードの中点電圧ＶＡを可変にして第５図に示すように
減衰対周波数特性の傾斜を可変にしているが、この傾斜
を変えると挿入損失も変化するので、伝達特性を変化す
るごとに挿入損失に対する補償をも変化させねばならな
いという問題点があり、また減衰対周波数特性の傾斜を
正から負にまたは負から正に変えるには、第４図（ａ）
の回路と（ｃ）の回路の入れ替えをしなければならない
等の問題があった。

この発明は上述の問題点を解決するためになされたもの
で、減衰対周波数特性の傾斜を正負いずれの値にでも連
続調整することが出来、かつ伝達特性の調整によって挿
入損失が変化することのない振幅等化器を提供すること
を目的としている。

［問題点を解決するための手段］ この発明に係る振幅等化器は、第４図（ａ）。

（ｃ）に示す２種類のフィルター回路「この明細書では
第４図（ａ）に示す回路を第１のフィルター回路、（Ｃ
）に示す回路を第２のフィルター回路というＪを縦続し
、この縦続回路を制御回路によって連動して制御するこ
とにしたものである。

［作用］ この発明においてはピンダイオードによる可変抵抗の抵
抗値を、ＣＤＩとＣＤ４．ＣＤ２とＣＤ５が互いに等し
く保たれるように制御するので、挿入損をほぼ一定に保
ちながら第５図（ａ）、＜ｂ）に示す特性全域にわたっ
てスムースに調整することが出来る。

［実施例］ 以下、この発明の実施例を図面を用いて説明する。第１
図はこの発明の一実施例を示す接続図で、第４図と同一
符号は同一または相当部分を示し、１０は制御回路、Ｃ
Ｈ，ＰＣはそれぞれ信号電圧を阻止し直流バイアス電圧
だけを通過させるためのチョークとバイパスコンデンサ
、ＣＣはカップリングコンデンサである。

また、第２図は制御回路１０の構成例を示す接続図で、
図において、第１図と同一符号は同一部分を示し、１１
．１２はそれぞれ演算増幅器、１３は分圧抵抗である。

演算増幅器１１．１２の利得は１であり、分圧抵抗１３
の出力電圧をＶＲとすれば、ＶＢ＝ＶＲ，ＶＡ＝ＶＥ−
ＶＲとなる。

（但し、演算増幅器１１の非反転入力へは、約ＶＥ／２
の電圧を印加しておく） ＣＤ１とＣＤ４にはＶＥ−ＶＡのバイアスが、ＣＤ２と
ＣＤ３にはＶＡのバイアスが加えられるので、ＶＡを変
化しても、ＣＤＩとＣＤ４の抵抗値、ＣＤ２とＣＤ３の
抵抗値が同一に保たれるので、挿入損失は一定に保たれ
る。

また、第１図の回路の総合伝達特性は第４図（ａ）、（
Ｃ）の回路の伝達特性の積（減衰をデシベルで表せば和
）であるから、電圧ＶＡを連続変化すれば、第５図（ａ
）、（ｂ）に示す全域にわたってその特性を変化させる
ことができる。

さらに、第１図の回路は第４図（ａ）、（ｂ）の回路の
縦続であるので定インピーダンス特性はそのまま保たれ
る。

すなわちこの発明によれば、定インピーダンス性で、挿
入損失が一定で、単一の制御機構で高域強調から低域強
調まで連続的にその特性を変化することができる振幅等
化器が得られる。

第３図は第１図に示す回路の特性を実測した特性図であ
る。

なお、以上の実施例ではＴ形フィルタ回路について説明
したが、π形フィルタ回路にもこの発明を応用できるこ
とは明らかである。また、可変抵抗をピンダイオードで
構成する例を示したが、ＦＥＴなとバイアス電圧により
その等価抵抗値を制御することが出来る半導体素子であ
れば、どのような半導体素子を用いてもよい。

［発明の効果］ 以上のようにこの発明によれば、挿入損失が一定で高域
強調から低域強調まで連続的に特性を変化することがで
きる振幅等化器を得ることができるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す接続図、第２図は第
１図の制御回路の一例を示す接続図、第３図はこの発明
の効果を示す実測図、第４図は従来の回路を示す接続図
、第５図は第４図の回路の特性を示す特性図。 Ｃ１・・・容量性の第１のリアクタンス、Ｌ２・・・誘
導性の第２のリアクタンス、Ｌ３・・・誘導性の第３の
リアクタンス、Ｃ４・・・容量性の第４のリアクタンス
、ＣＤＩ、ＣＤ２．ＣＤ３．ＣＤ４・・・第１．第２．
第３．第４の可変抵抗、 １０・・・制御回路。 なお、各図中同一符号は同一または相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）第１のフィルター回路と、第２のフィルター回路
   と、上記第１及び第２のフィルター回路の伝達特性を連
   動して制御する制御回路とを備え、上記第１のフィルタ
   ー回路は、容量性の第１のリアクタンスと第１の可変抵
   抗の並列接続により構成され信号電流に対するインピー
   ダンスとなる回路と、誘導性の第２のリアクタンスと第
   ２の可変抵抗の直列接続により構成され信号電圧に対す
   るアドミッタンスとなる回路とを有し、 上記第２のフィルター回路は、誘導性の第３のリアクタ
   ンスと第３の可変抵抗の並列接続により構成され信号電
   流に対するインピーダンスとなる回路と、容量性の第４
   のリアクタンスと第４の可変抵抗の直列接続により構成
   され信号電圧に対するアドミッタンスとなる回路とを有
   し、 上記第１、第２、第３、第４の可変抵抗はそれぞれ半導
   体素子から構成され、 上記制御回路は、上記第１の可変抵抗と上記第４の可変
   抵抗の抵抗値が互いに同一に保たれ、上記第２の可変抵
   抗と上記第３の可変抵抗の抵抗値が互いに同一に保たれ
   、かつ上記第１の可変抵抗と上記第２の可変抵抗の抵抗
   値の積が一定に保たれるよう上記第１のフィルター回路
   と上記第２のフィルター回路を連動して制御することを
   特徴とする振幅等化器。
2. （２）可変抵抗を構成する半導体素子はピンダイオード
   であり、制御回路は、第１及び第３の可変抵抗となる各
   ピンダイオードの各アノードに電圧ＶＥ（ＶＥ＞０）を
   、第１の可変抵抗となるピンダイオードのカソードと第
   ２の可変抵抗となるピンダイオードのアノードとに電圧
   ＶＡ（ＶＡ＜ＶＥ）を、第３の可変抵抗となるピンダイ
   オードのカソードと第４の可変抵抗となるピンダイオー
   ドのアノードとに電圧ＶＢ（ＶＢ＝ＶＥ−ＶＡ）を加え
   、ＶＥを一定に保ちながら要求される伝達特性に応じて
   ＶＡを変化することを特徴とする特許請求の範囲第１項
   記載の振幅等化器。
3. （３）制御回路は、第１の演算増幅器、第２の演算増幅
   器、電圧ＶＥの電源、及び分圧抵抗を備え、上記第１の
   演算増幅器の反転入力端子及び上記第２の演算増幅器の
   非反転入力端子に上記分圧抵抗からの可変電圧を接続し
   、上記第１の演算増幅器からは反転出力を、上記第２の
   演算増幅器からは非反転出力を取り出すことを特徴とす
   る特許請求の範囲第２項記載の可変等化器。