JPH082012B2 - 振幅等化器 - Google Patents
振幅等化器Info
- Publication number
- JPH082012B2 JPH082012B2 JP24797487A JP24797487A JPH082012B2 JP H082012 B2 JPH082012 B2 JP H082012B2 JP 24797487 A JP24797487 A JP 24797487A JP 24797487 A JP24797487 A JP 24797487A JP H082012 B2 JPH082012 B2 JP H082012B2
- Authority
- JP
- Japan
- Prior art keywords
- variable
- circuit
- resistor
- variable resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Filters And Equalizers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は伝送路などでの歪みを除去する目的で使用
される振幅等化器に関するものである。
される振幅等化器に関するものである。
［従来の技術］ 第４図は従来の振幅等化器の等価回路を示す接続図で
あり、第４図（ａ）は高域強調、Ｔ形定インピーダンス
形一次振幅等化器の接続を示し、同図（ｂ）はピンダイ
オードCD1,CD2のバイアス電圧を示し、同図（ｃ）は低
域強調、Ｔ形定インピーダンス形一次振幅等化器の接続
を示す。
あり、第４図（ａ）は高域強調、Ｔ形定インピーダンス
形一次振幅等化器の接続を示し、同図（ｂ）はピンダイ
オードCD1,CD2のバイアス電圧を示し、同図（ｃ）は低
域強調、Ｔ形定インピーダンス形一次振幅等化器の接続
を示す。
図において、C1は容量性の第１のリアクタンス、L2は
誘導性の第２のリアクタンス、L3は誘導性の第３のリア
クタンス、C4は容量性の第４のリアクタンスである。CD
1,CD2,CD3,CD4はそれぞれ第1,第2,第3,第４の可変抵抗
を構成するピンダイオードで、CD1はC1に並列に接続さ
れ、CD2はL2に直列に接続され、CD3はL3に並列に接続さ
れ、CD4はC4に直列に接続される。抵抗R1,R2,R3,R4はリ
アクタンスC1,L3の中点電位のM1,M2を得る為に設けられ
る。図のＡ点に電圧VEを、Ｂ点とM1点に電圧VAを加え
る。ブロッキングコンデンサBC1,BC2,BC3,BC4は、M1,M2
点を直流的にＡ点,B点から分離する為に設けられてい
る。CD1にはVE−VAのバイアスが、CD2にはVAのバイアス
が加えられる。バイアスが大きくなるほど、ピンダイオ
ードの等価抵抗が減少する。CD1の等価抵抗が減少する
ときCD2の等価抵抗が増加するような連動制御が行わ
れ、第５図に示す減衰特性を得ることができる。なお第
４図に示す従来の等化器はよく知られているので、ここ
では詳細な説明については省略する。
誘導性の第２のリアクタンス、L3は誘導性の第３のリア
クタンス、C4は容量性の第４のリアクタンスである。CD
1,CD2,CD3,CD4はそれぞれ第1,第2,第3,第４の可変抵抗
を構成するピンダイオードで、CD1はC1に並列に接続さ
れ、CD2はL2に直列に接続され、CD3はL3に並列に接続さ
れ、CD4はC4に直列に接続される。抵抗R1,R2,R3,R4はリ
アクタンスC1,L3の中点電位のM1,M2を得る為に設けられ
る。図のＡ点に電圧VEを、Ｂ点とM1点に電圧VAを加え
る。ブロッキングコンデンサBC1,BC2,BC3,BC4は、M1,M2
点を直流的にＡ点,B点から分離する為に設けられてい
る。CD1にはVE−VAのバイアスが、CD2にはVAのバイアス
が加えられる。バイアスが大きくなるほど、ピンダイオ
ードの等価抵抗が減少する。CD1の等価抵抗が減少する
ときCD2の等価抵抗が増加するような連動制御が行わ
れ、第５図に示す減衰特性を得ることができる。なお第
４図に示す従来の等化器はよく知られているので、ここ
では詳細な説明については省略する。
［発明が解決しようとする問題点］ 上記のような従来の振幅等化器では、第４図の回路に
示すように定インピーダンスとする為に電圧VEを所望の
インピーダンスが得られるバイアスに設定し、ピンダイ
オードの中点電圧VAを可変にして第５図に示すように減
衰対周波数特性の傾斜を可変にしているが、この傾斜を
変えると挿入損失も変化するので、伝達特性を変化する
ごとに挿入損失に対する補償をも変化させねばならない
という問題点があり、また減衰対周波数特性の傾斜を正
から負にまたは負から正に変えるには、第４図（ａ）の
回路と（ｃ）の回路の入れ替えをしなければならない等
の問題があった。
示すように定インピーダンスとする為に電圧VEを所望の
インピーダンスが得られるバイアスに設定し、ピンダイ
オードの中点電圧VAを可変にして第５図に示すように減
衰対周波数特性の傾斜を可変にしているが、この傾斜を
変えると挿入損失も変化するので、伝達特性を変化する
ごとに挿入損失に対する補償をも変化させねばならない
という問題点があり、また減衰対周波数特性の傾斜を正
から負にまたは負から正に変えるには、第４図（ａ）の
回路と（ｃ）の回路の入れ替えをしなければならない等
の問題があった。
この発明は上述の問題点を解決するためになされたも
ので、減衰対周波数特性の傾斜を正負いずれの値にでも
連続調整することが出来、かつ伝達特性の調整によって
挿入損失が変化することのない振幅等化器を提供するこ
とを目的としている。
ので、減衰対周波数特性の傾斜を正負いずれの値にでも
連続調整することが出来、かつ伝達特性の調整によって
挿入損失が変化することのない振幅等化器を提供するこ
とを目的としている。
［問題点を解決するための手段］ この発明に係る振幅等化器は、第４図（ａ），（ｃ）
に示す２種類のフィルター回路「この明細書では第４図
（ａ）に示す回路を第１のフィルター回路、（ｃ）に示
す回路を第２のフィルター回路という」を縦続し、この
縦続回路を制御回路によって連動して制御することにし
たものである。
に示す２種類のフィルター回路「この明細書では第４図
（ａ）に示す回路を第１のフィルター回路、（ｃ）に示
す回路を第２のフィルター回路という」を縦続し、この
縦続回路を制御回路によって連動して制御することにし
たものである。
［作用］ この発明においてはピンダイオードによる可変抵抗の
抵抗値を、CD1とCD4,CD2とCD3が互いに等しく保たれる
ように制御するので、挿入損をほぼ一定に保ちながら第
５図（ａ），（ｂ）に示す特性全域にわたってスムース
に調整することが出来る。
抵抗値を、CD1とCD4,CD2とCD3が互いに等しく保たれる
ように制御するので、挿入損をほぼ一定に保ちながら第
５図（ａ），（ｂ）に示す特性全域にわたってスムース
に調整することが出来る。
［実施例］ 以下、この発明の実施例を図面を用いて説明する。第
１図はこの発明の一実施例を示す接続図で、第４図と同
一符号は同一または相当部分を示し、10は制御回路、C
H,PCはそれぞれ信号電圧を阻止し直流バイアス電圧だけ
を通過させるためのチョークとバイパスコンデンサ、CC
はカップリングコンデンサである。
１図はこの発明の一実施例を示す接続図で、第４図と同
一符号は同一または相当部分を示し、10は制御回路、C
H,PCはそれぞれ信号電圧を阻止し直流バイアス電圧だけ
を通過させるためのチョークとバイパスコンデンサ、CC
はカップリングコンデンサである。
また、第２図は制御回路10の構成例を示す接続図で、
図において、第１図と同一符号は同一部分を示し、11,1
2はそれぞれ演算増幅器、13は分圧抵抗である。演算増
幅器11,12の利得は１であり、分圧抵抗13の出力電圧をV
Rとすれば、 VB＝VR,VA＝VE−VRとなる。
図において、第１図と同一符号は同一部分を示し、11,1
2はそれぞれ演算増幅器、13は分圧抵抗である。演算増
幅器11,12の利得は１であり、分圧抵抗13の出力電圧をV
Rとすれば、 VB＝VR,VA＝VE−VRとなる。
（但し、演算増幅器11の非反転入力へは、約VE/2の電圧
を印加しておく） CD1とCD4にはVE−VAのバイアスが、CD2とCD3にはVAの
バイアスが加えられるので、VAを変化しても、CD1とCD4
の抵抗値、CD2とCD3の抵抗値が同一に保たれるもので、
挿入損失は一定に保たれる。
を印加しておく） CD1とCD4にはVE−VAのバイアスが、CD2とCD3にはVAの
バイアスが加えられるので、VAを変化しても、CD1とCD4
の抵抗値、CD2とCD3の抵抗値が同一に保たれるもので、
挿入損失は一定に保たれる。
また、第１図の回路の総合伝達特性は第４図（ａ），
（ｃ）の回路の伝達特性の積（減衰をデシベルで表せば
和）であるから、電圧VAを連続変化すれば、第５図
（ａ），（ｂ）に示す全域にわたってその特性を変化さ
せることができる。
（ｃ）の回路の伝達特性の積（減衰をデシベルで表せば
和）であるから、電圧VAを連続変化すれば、第５図
（ａ），（ｂ）に示す全域にわたってその特性を変化さ
せることができる。
さらに、第１図の回路は第４図（ａ），（ｂ）の回路
の縦続であるので定インピーダンス特性はそのまま保た
れる。
の縦続であるので定インピーダンス特性はそのまま保た
れる。
すなわちこの発明によれば、定インピーダンス性で、
挿入損失が一定で、単一の制御機構で高域強調から低域
強調まで連続的にその特性を変化することができる振幅
等化器が得られる。
挿入損失が一定で、単一の制御機構で高域強調から低域
強調まで連続的にその特性を変化することができる振幅
等化器が得られる。
第３図は第１図に示す回路の特性を実測した特性図で
ある。
ある。
なお、以上の実施例ではＴ形フィルタ回路について説
明したが、π形フィルタ回路にもこの発明を応用できる
ことは明らかである。また、可変抵抗をピンダイオード
で構成する例を示したが、FETなどバイアス電圧により
その等価抵抗値を制御することが出来る半導体素子であ
れば、どのような半導体素子を用いてもよい。
明したが、π形フィルタ回路にもこの発明を応用できる
ことは明らかである。また、可変抵抗をピンダイオード
で構成する例を示したが、FETなどバイアス電圧により
その等価抵抗値を制御することが出来る半導体素子であ
れば、どのような半導体素子を用いてもよい。
［発明の効果］ 以上のようにこの発明によれば、挿入損失が一定で高
域強調から低域強調まで連続的に特性を変化することが
できる振幅等化器を得ることができるという効果があ
る。
域強調から低域強調まで連続的に特性を変化することが
できる振幅等化器を得ることができるという効果があ
る。
第１図はこの発明の一実施例を示す接続図、第２図は第
１図の制御回路の一例を示す接続図、第３図はこの発明
の効果を示す実測図、第４図は従来の回路を示す接続
図、第５図は第４図の回路の特性を示す特性図。 C1……容量性の第１のリアクタンス、 L2……誘導性の第２のリアクタンス、 L3……誘導性の第３のリアクタンス、 C4……容量性の第４のリアクタンス、 CD1,CD2,CD3,CD4……第1,第2,第3,第４の可変抵抗、 10……制御回路。 なお、各図中同一符号は同一または相当部分を示す。
１図の制御回路の一例を示す接続図、第３図はこの発明
の効果を示す実測図、第４図は従来の回路を示す接続
図、第５図は第４図の回路の特性を示す特性図。 C1……容量性の第１のリアクタンス、 L2……誘導性の第２のリアクタンス、 L3……誘導性の第３のリアクタンス、 C4……容量性の第４のリアクタンス、 CD1,CD2,CD3,CD4……第1,第2,第3,第４の可変抵抗、 10……制御回路。 なお、各図中同一符号は同一または相当部分を示す。
Claims (3)
- 【請求項１】第１のフィルター回路と、この第１のフィ
ルター回路にカップリングコンデンサを介して継続され
る第２のフィルター回路と、上記第１及び第２のフィル
ター回路の伝達特性を連動して制御する制御回路とを備
え、 上記第１のフィルター回路は、当該フィルター回路の入
力端子と出力端子との間に接続される容量性の第１のリ
アクタンスと第１の可変抵抗との並列接続回路と、上記
入力端子にブロッキングコンデンサを介して接続される
抵抗の終端と上記出力端子にブロッキングコンデンサを
介して接続される抵抗の終端とを接続する中点電位の点
と、この中点電位の点と接地電位の点との間に接続され
る誘導性の第２のリアクタンスと第２の可変抵抗との直
列接続回路とを有し、 上記第２のフィルター回路は、当該フィルター回路の入
力端子と出力端子との間に接続される誘導性の第３のリ
アクタンスと第３の可変抵抗との並列接続回路と、上記
入力端子にブロッキングコンデンサを介して接続される
抵抗の終端と上記出力端子にブロッキングコンデンサを
介して接続される抵抗の終端とを接続する中点電位の点
と、この中点電位の点と接地電位の点との間に接続され
る容量性の第４のリアクタンスと第４の可変抵抗との直
列接続回路とを有し、 上記第１、第２、第３、第４の可変抵抗はそれぞれ半導
体素子から構成され、 上記制御回路は、上記第１の可変抵抗と上記第４の可変
抵抗の抵抗値が互いに同一に保たれ、上記第２の可変抵
抗と上記第３の可変抵抗の抵抗値が互いに同一に保た
れ、かつ上記第１の可変抵抗と上記第２の可変抵抗の抵
抗値の積が一定に保たれるよう上記第１のフィルター回
路と上記第２のフィルター回路を連動して制御すること
を特徴とする振幅等化器。 - 【請求項２】可変抵抗を構成する半導体素子はピンダイ
オードであり、制御回路は、第１及び第３の可変抵抗と
なる各ピンダイオードの各アノードに電圧VE（VE＞０）
を、第１の可変抵抗となるピンダイオードのカソードと
第２の可変抵抗となるピンダイオードのアンードとに電
圧VA（VA＜VE）を、第３の可変抵抗となるピンダイオー
ドのカソードと第４の可変の可変抵抗となるピンダイオ
ードのアンードとに電圧VB（VB＝VE−VA）を加え、VEを
一定に保ちながら要求される伝達特性に応じてVAを変化
することを特徴とする特許請求の範囲第１項記載の振幅
等化器。 - 【請求項３】制御回路は、第１の演算増幅器、第２の演
算増幅器、電圧VEの電源、及び分圧抵抗を備え、上記第
１の演算増幅器の反転入力端子及び上記第２の演算増幅
器の非反転入力端子に上記分圧抵抗からの可変電圧を接
続し、上記第１の演算増幅器からは反転出力を、上記第
２の演算増幅器からは非反転出力を取り出すことを特徴
とする特許請求の範囲第２項記載の可変等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24797487A JPH082012B2 (ja) | 1987-10-02 | 1987-10-02 | 振幅等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24797487A JPH082012B2 (ja) | 1987-10-02 | 1987-10-02 | 振幅等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0191512A JPH0191512A (ja) | 1989-04-11 |
| JPH082012B2 true JPH082012B2 (ja) | 1996-01-10 |
Family
ID=17171320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24797487A Expired - Fee Related JPH082012B2 (ja) | 1987-10-02 | 1987-10-02 | 振幅等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH082012B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3505197B2 (ja) * | 1993-04-12 | 2004-03-08 | 三菱電機株式会社 | 波形整形回路 |
| FR2735634B1 (fr) * | 1995-06-14 | 1997-07-11 | Alcatel Telspace | Dispositif de correction de la caracteristique amplitude/frequence d'un signal ayant transite par un cable et egaliseur frequentiel correspondant |
-
1987
- 1987-10-02 JP JP24797487A patent/JPH082012B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0191512A (ja) | 1989-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4491802A (en) | Wide-band amplifier system | |
| US5081423A (en) | Integrator and active filter including integrator with simple phase compensation | |
| US4291276A (en) | Equalizer amplifier | |
| KR0153444B1 (ko) | 주파수 특성 보정 회로 | |
| CA1195387A (en) | Noise reduction circuit | |
| US4952891A (en) | Filter circuit with automatic tuning | |
| EP0011446A1 (en) | A frequency characteristic-adjusting circuit | |
| CA1131720A (en) | Wide band amplifiers | |
| WO2000022726A1 (en) | Non-linear asymmetrical audio amplifiers | |
| JPH082012B2 (ja) | 振幅等化器 | |
| US4229716A (en) | Amplitude equalizer circuit | |
| US4500932A (en) | Signal processing circuit | |
| US4490693A (en) | I.F. Delay equalizer for a UHF tv transmitter | |
| CA1296397C (en) | Automatic gain control amplifier for compensating cable loss | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| JPH0573285B2 (ja) | ||
| US6144981A (en) | Programmable pulse slimmer system for low pass ladder filter | |
| CN114650025A (zh) | 一种高均衡量高线性高回损的负斜率均衡器 | |
| US3955150A (en) | Active-R filter | |
| US5337090A (en) | Video output circuit with wide bandwidth and low power consumption for high resolution display | |
| US4716378A (en) | Amplifier circuit | |
| US4994693A (en) | Second order active filters | |
| US4219788A (en) | Active variable equalizer | |
| KR930003523B1 (ko) | 진폭 출력을 일정하게 하도록 한 위상 시프팅 회로 | |
| US4272735A (en) | Single amplifier variable gyrator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |