KR0153444B1 - 주파수 특성 보정 회로 - Google Patents

Abstract

내용없음

Description

주파수 특성 보정 회로

제1도는 본 발명의 한 실시예의 기본 회로를 도시하는 구성도.

제2도는 제1도 예의 변형예를 도시하는 구성도.

제3도는 제1도 예의 기본 회로를 접속하여 형성되는 보정 회로를 도시하는 구성도.

제4도 및 제5도는 각각 제3도 예의 동작의 설명에 제공되는 도면.

제6도는 제1도 예의 기본 회로의 한 예를 도시하는 구성도.

제7도는 본 발명의 다른 실시예를 도시하는 구성도.

제8도 내지 제11도는 각각 제7도 예의 동작 설명에 제공되는 도면.

* 도면의 주요부분에 대한 부호의 설명

1 : 곱셈 회로 2 : 가산 회로

3 : 증폭 회로 7 : 감산 회로

F₁내지 F_N: 각각의 기본 회로

[산업상의 이용분야]

본 발명은 예를들면 동축 케이블등의 신호 전송계에서의 신호의 주파수 특성의 열화를 보정하는데 사용하기에 적합한 주파수 특성 보정 회로에 관한 것이다.

[발명의 개요]

본 발명은 예를들면 동축 케이블등의 신호 전송계에서의 신호의 주파수 특성의 열화를 보정하는데에 사용하기 적합한 주파수 특성 보정회로에 있어서, 입력 신호를 곱셈회로와 고유의 주파수 특성을 갖는 증폭기와의 종속 접속 회로를 통해서 제1의 신호를 생성하고, 그 입력 신호를 평탄한 주파수 특성을 갖는 증폭기를 통해서 제2의 신호를 생성하여, 그들 제1의 신호와 제2의 신호를 가산 또는 감산하여 출력 신호를 얻는 기본 회로를 복수층 종속 접속을 하므로서, 그들 복수층의 기본회로의 주파수 특성을 각각 적절한 특성으로 설정하는 것만으로, 전체적으로 바람직한 주파수 특성의 보정이 용이하게 행해짐과 동시에, 회로 구성을 빌딩 블록화하여 집적회로(IC)화에 적합하도록 한 것이다.

[종래 기술]

동축 케이블이나 광 섬유와 같은 신호 전송계를 전기나 광의 신호가 통과할 때에는, 그 신호의 주파수에 의해 지연 시간이나 감쇄량등이 변화하는 주파수 특성의 열화에 의해, 차츰 그 신호의 파형이 입력 신호의 파형과는 다른 것으로 된다.

따라서, 그와같은 신호 전송계를 사용해서 신호를 전송하는 경우에는 그 주파수 특성의 열화를 보정하여 원래의 입력 신호 파형을 회복하기 위해 파형 등화회로(보상회로)가 사용되고 있다(예를들면 일본국 실용신안공개 소와 62-53842호 공보 참조).

종래의 파형 등화회로에는 크게 나누어서 다음 2가지의 회로가 있다.

① 가변용량 다이오드를 사용하는 회로.

가변용량 다이오드를 사용한 에미터 피킹 회로를 종속접속하므로써 동축 케이블 등에서의 주파수 특성의 열화를 근사적으로 보정하는 회로이다.

② 고속 스위칭 소자를 사용하는 회로.

PIN형 다이오드와 같은 고속 스위칭 소자에 의해 다른 주파수 특성의 증폭기를 조합시켜서 소망하는 주파수 특성을 근사적으로 달성하는 회로이다.

[발명이 해결하고자 하는 과제]

그러나, 종래의 파형 등화회로 내에서 ①의 가변용량 다이오드를 사용하는 회로는 그 가변 용량 다이오드의 특성의 불균형에 의해 소망하는 특성을 얻기가 곤람하과 동시에, 회로의 조정항목이 많아지는 불편함이 있다. 또다시, 가변 용량 다이오드는 외부에 부착시키지 않으면 안되기 때문에, 회로 전체를 집적 회로(IC)화 하는 것이 곤란한 불편함이 있다.

또한, ②는 고속 스위칭 소자를 사용하는 회로는, 일반적으로 특성의 가변 범위가 협소함과 동시에 근사 오차를 가변 범위 전역에 걸쳐서 한결같이 보존 하기가 곤란한 불편함이 있다. 또다시, 특수한 스위칭 특성을 갖는 소자를 집적회로내에 형성하는 것은 곤란하며, ①과 같이 집적 회로화에 적합하지 않은 불편함이 있다.

본 발명은 이와같은 점을 감안하여, 소망의 주파수 특성의 보정이 용이하게 행해짐과 동시에, 집적 회로화에 적합한 주파수 특성 보정회로를 제안하는 것을 목적으로 한다.

[과제를 해결하기 위한 수단]

본 발명에 의한 주파수 특성 보정 회로는 예를들면 제1도 및 제3도에 도시하는 바와같이, 입력 신호를 곱셈회로(1)와 고유의 주파수 특성을 갖는 증폭기(3)와의 종속 접속 회로를 통해서 제1의 신호(V_A)를 생성하고, 그 입력 신호를 평탄한 주파수 특성을 갖는 증폭기(이득이 1인, 즉 스루의 경우를 포함함)를 통해서 제2의 신호(V_B)를 생성하여, 그들 제1의 신호(V_A)와 제2의 신호(V_B)를 가산 또는 감산하여 출력 신호를 얻는 기본 회로를 복수층(예를들면 F₁내지 F_N의 N층) 종속 접속한 것이다.

[작용]

이같은 본 발명에 의하면, 개개의 회로 F₁내지 F_N에 있어서, 곱셈회로(1)에서 곱하는 계수나 증폭기(3)의 고유의 주파수 특성을 소정의 값이나 특성에 설정하여, 기본 회로로서의 주파수 특성을 적절한 특성으로 선택하므로서, 그 종속 접속한 회로 전체로서 용이하게 소망의 주파수 특성의 보정을 할 수가 있다.

또한, 회로 구성이 빌딩 블록화되어 기본 회로 F₁내지 F_N을 종속 접속하는 것만으로 전체의 회로를 구성할 수 있으므로, 용이하게 집적 회로화 할 수가 있다.

[실시예]

다음에, 본 발명의 한 실시예에 대해 제1도 내지 제6도를 참조하여 설명한다.

제1도는 본예의 기본 회로를 도시하고, 이 제1도에 있어서, 입력단자(IN)를 거쳐서 곱셈회로(1)의 한편의 입력단자 및 가산회로(2)의 한편의 입력 단자에 각각 입력 신호를 제공하고, 그 곱셈 회로(1)의 다른편의 입력단자에 제어단자(CNT)를 거쳐서 제어 신호를 공급한다. (3)은 증폭기, (4)는 그 증폭기(3)내의 선형 증폭회로를 도시하고, 그 선형 증폭회로(4)를 콘덴서(5) 및 저항기(6)를 접속 형성하는 CR 필터를 거쳐서 접지한다. 그 콘덴서(5)의 용량 값 및 저항기(6)의 저항값등을 소정의 값으로 설정하므로서, 그 증폭기(3)에 특유의 주파수 특성을 갖도록 할 수 있다.

그래서, 곱셈회로(1)의 출력 신호를 그 증폭 회로(3)에 통해서 제1의 신호(V_A)를 얻어, 이 제1의 신호(V_A)를 가산회로(2)의 다른편의 입력단자에 공급한다. 이 가산회로(2)의 한편의 입력 단자에는 이미 입력 신호가 그대로 공급되고 있으나, 그 입력 신호를 평탄한 주파수 특성을 갖는 증폭기를 거쳐서 그 가산 회로(2)의 한편의 입력단자에 공급해도 되고, 이 한편의 입력 단자에 공급되는 신호(본예에서는 입력 신호 그 자체)를 제2의 신호(V_B)라 칭한다. 그 가산회로(2)는 그들 제1의 신호(V_A) 및 제2의 신호(V_B)를 가산하여 출력단자(OUT)에 공급한다.

또한, 제1도 예의 기본회로 대신에 제2도에 도시하는 기본 회로를 사용하여도 된다. 이 제2도 예에 있어서는, 제1도 예와 비교하여 곱셈 회로(1)와 증폭기(3)와의 순서가 바꾸어 넣어져 있음과 동시에, 가산 회로(2) 대신에 감산회로(7)가 사용되고 있다. 이 경우, 감산회로(7)의 가산측 입력 단자와 감산측 입력 단자는 서로 바꾸어 넣어도 된다.

제1도 예 또는 제2도 예의 기본 회로중의 증폭기(3)는 CR 필터를 포함하기 때문에, 그 증폭기(3)의 전달함수 A는 쌍 1차 형식으로 표현할 수 있다. 즉, 각주파수를 W, 계수를 a, b, c, d로 하면, 전달 함수 A는 다음 형식으로 표현할 수 있다.

따라서, 전달함수 A는 1개의 영점 -c/a 및 1개의 극 -d/b을 갖는다. 그래서, 곱셈회로(1)에 있어서 곱하는 계수를 K로 하여, 본 예의 기본회로의 전체의 전달함수를 H로 하면, H는 다음과 같이 나타낼 수가 있다.

본예에 있어서는, 제1도 예의 기본회로를 제3도에 도시하는 바와같이 N개(N은 2 이상의 정수) 종속 접속한다. 이 제3도에 있어서, F₁내지 F_N은 각각 다른(동일해도 좋음) 주파수 특성을 갖는 기본 회로를 도시하고, 기본회로 F₁의 출력단자(OUT₁)를 기본 회로 F₂의 입력단자(IN_1\2)에 접속하고, 기본회로 F₂의 출력단자(OUT₂)를 기본회로 F₃(도시생략)의 입력 단자에 접속하며, 이하, 같은 방식으로 접속한다.

또한, 제3도에 있어서, (8)은 입력 단자, (9)는 출력단자, (10)은 공통의 제어 단자를 도시하고, 그 입력단자(8)를 기본회로 F₁의 입력단자(IN₁)에 접속하며, 기본 회로 F_N의 출력단자(OUT_N)를 출력 단자(9)에 접속하여, 그 제어 단자(10)를 기본회로 F₁내지 F_N의 각각의 제어 단자(OUT₁내지 OUT_N)에 공통으로 접속한다. 그 입력단자(8)에 신호 Vo를 공급하므로서, 그 신호 Vo는 기본회로 F₁내지 F_N을 통과하여 각각 신호 V₁내지 V_N으로 보정되어, 최종적으로 얻어진 신호 V_N가 출력단자(9)를 거쳐서 후속의 처리 회로(도시생략)에 공급된다. 또한, 본예에서는 제어 단자(10)에 계수 k에 해당하는 제어 신호를 공급하므로서, 기본회로 F₁내지 F_N중의 각각의 곱셈 회로에 있어서 공통으로 계수 k를 곱하도록 한다. 따라서, 식(2)에 대응시켜서 기본회로 Fn(n=1,...,N)의 전달함수를 Hn라 하면,

로 나타낼수가 있다. 또한 gn(w)은 원칙으로서 1개의 영점과 1개의 극을 갖는 함수이나, a_n=0인 때에는 영점은 없어지며, b_n=0인 때에는 극이 없어지고, a_n=b_n=0인 때에는 영점도 극도 없어진다. 따라서, 제3도 예에 있어서, 신호 Vo와 신호 V_N사이의 전달 함수인 총 전달계수를 H로 하면, 식(3)의 Hn를 사용해서 Ho는 다음과 같이 나타내어진다.

이 식(4)에 있어서, f_j(w) (j=1, 2,...,N)는 gn(w) (n=1, 2,...,N)의 j 차의 함수이며, f_j(w)는 최대로 j 개의 영점 및 j 개의 극을 갖는다.

제3도 예의 동작에 대해 설명하면, 총 전달 함수 Ho는 식(4)로 나타내어지므로, 예를들면 계수 k의 값을 0으로 설정하므로서 총 전달함수 Ho는 1(완전히 평탄한 특성)에 설정된다. 또다시, 그 계수 k의 값을 1로 설정하므로서 총 전달함수 Ho는 식(4)의 f₁(w) 내지 f_n(w)을 완전한 형태로 모두 포함하도록 설정된다. 따라서, 본예에 의하면 각 기본 회로 F 내지 F_N에 공통의 계수 k의 값을 부의 값에서 정의 값까지 각가지로 설정하므로서, 매우 용이하게 회로 전체로서의 주파수 특성을 거의 임의의 특성에 설정할 수가 있는 이익이 있다.

예를들면, 제3도 예의 회로를 신호 전송계나 자기 기록 재생계에서의 신호 열화를 보정하는 파형 등화회로에 적용하는 것으로 하여, 등화에 필요한 이득-주파수 특성이 미리 제4도의 실선의 함수(16)임을 알고있는 것으로 한다. 이 경우는 먼저 그 함수(16)를 직선부분의 기울기가 ±6dB/oct, ±12dB/oct, ±18dB/oct,...인 절선의 함수(17)로 근사한다. 그래서, 그 함수(17)가 얻어지도록 기본회로의 단수 N를 결정함과 함께, 각 기본 회로 F₁내지 F_N의 영점 및 극을 소정의 값으로 설정하면 된다.

또한, 제3도 예의 보정회로는 기본회로 F₁내지 F_N을 접속하는 것만으로 소위 빌딩 블록 방식으로 구성됨과 동시에, 가변용량 다이오드나 고속 스위칭 소자등의 집적 회로화에 적합하지 않은 소자가 사용되고 있지 않다. 따라서, 소정의 패턴의 회로를 스텝·앤드·리프트로 형성하여 감으로서 제조할 수 있기 때문에, 집적회로화에 알맞는 이익이 있다.

또다시, 본예의 보정회로는 비디오 신호에 특수한 처리를 실시하는 회로에도 적용할 수가 있다. 예를들면 제3도 예에 있어서 기본 회로로서는 F₁및 F₂만을 사용하여, 기본 회로 F₁및 F₂의 전달 함수 H₁및 H₂가 각각 다음식으로 나타내어지도록 한다.

이 경우, 총 전달함수 H는

로 되어, 이것에 대응하는 이득-주파수 특성은 제5도에 도시하는 것으로 된다. 제5도의 특성은 고주파 성분을 강조하는 특성이 있기 때문에, 비디오 신호를 처리한 경우에는 영상의 윤곽이 강조된다.

다음에, 제1도 예의 기본회로의 보다 구체적인 구성예를 제6도에 도시하고, 이 제1도에 대응하는 부분에 동일부호를 붙여서 도시하는 제6도에 있어서, 곱셈회로(1)의 출력 신호를 npn 트랜지스터(11)의 베이스에 공급하고, 트랜지스터(11)의 에미터를 전류(Io)의 전류원을 거쳐서 부측 전극단자(13)에 접속하여, 동시에 그 에미터를 용량값(Cn)의 콘덴서(5) 및 저항값(Rn)위 저항기(6)를 거쳐서 접지한다.

또한, 트랜지스터(11)의 콜렉터를 저항값(R_L)의 부하 저항기(14)를 거쳐서 정측 전원단자(15)에 접속하여, 그 콜렉터에 생기는 신호 즉 제1의 신호(V_A)를 가산회로(2)의 다른편의 입력단자에 공급한다. 다른 구성은 제1도 예와 같다.

제6도에 있어서, 곱셈회로(1)의 출력 임피던스는 충분히 낮고, 가산회로(2)의 입력 임피던스는 저항값(R_L)에 비해서 충분히 높고, 전류원(12)의 내부 저항은 무한대로 가정하여, 증폭기(3)의 전달함수를 An라 하면,

로 나타낼 수가 있다. 따라서, 제6도의 기본회로 전체 전달함수를 Hn로 하면, 식(2)과 대응시키므로서

이 성립한다. 단, 계수 k의 값은 0≤k≤1의 범위내의 어떤값을 선택하는 것으로 한다. 제6도 예에 있어서는, 용량값(Cn) 및 저항값(Rn), (R_L)의 값을 각종의 값으로 설정 하므로서, 소망의 주파수 특성을 얻을수가 있다. 또한, 제6도의 증폭기(3)의 차동 증폭기의 반회로에 해당하는 것이며, 실제로 적용하는 경우에는 그 반회로를 2개 조합시켜 형성되는 차동 증폭기를 사용하면 된다.

다음에, 본 발명외의 실시예에 대해 제7도 내지 제11도를 참조하여 설명한다. 본예는 디지털 VTR 용의 270Mbps 정도의 디지털 신호를 전송하는 동축 케이블을 위한 동축 케이블 데이터 전송용 등화회로에 본 발명을 적용한 것이다. 또한, 본예는 제3도 예에 있어서, N=2, 0≤k≤1로 설정하여, 회로 전체를 집적회로화한 것이다.

제7도는 본예의 등화회로를 도시하고, 이 제7도에 있어서, (18A 및 18B)는 각각 입력 단자이며, 이들 입력단자(18A) 및 (18B)에 차동의 입력 신호를 공급한다. 이 입력 신호를 제1의 기본회로로서의 초단 등화기(19)에 공급하고, 이 초단 등화기(19)의 차동 출력 신호를 제2의 기본회로로서의 차단(다음 단) 등화기(20)에 공급하여, 이 차단등화기(20)의 차동 출력 신호를 한쌍의 출력단자(21A 및 21B)를 거쳐서 후속의 처리 회로(도시 생략)에 공급한다. 또한, 그 차단 등화기(20)의 차동 출력 신호에 연동해서 변화하는 신호를 첨두치 검출회로(22)에 공급한다. 이 첨두치 검출 회로(22)는 차단등화기(20)의 출력 신호인 등화후의 출력 신호의 진폭의 최대값에 대응하는 신호를 유지하여 초단 등화기(19) 및 차단 등화기(20)의 각각의 곱셈회로부로 부귀환한다. 이 첨두치 검출회로(22)에 있어서, (26 및 27)은 접속단자이며, 이들 접속단자(26과 27) 사이에 파크 홀드용의 용량값(C_EX)의 콘덴서(32)를 접속한다.

또한, (23)은 접지 단자, (24)는 부측 전원 전압(V_EE) (예를들면-5V)이 공급되는 부측 전원단자, (25)는 소정의 트랜지스터의 바이어스 전류를 설정하기 위한 바이어스 전압(V_B)이 공급되는 입력단자이다.

제7도 예의 등화회로의 기본적인 동작에 대해 설명하면, 초단 등화기(19)에 있어서는 트랜지스터(Q₁, Q₂, Q₃, Q₄)가 곱셈회로를 구성하여, 회로의 접속점(28) 및 (29)에서 신호의 가산이 행해진다. 또한, 차단 등화기(20)에 있어서는 트랜지스터(Q₅, Q₆, Q₇, Q₈)가 곱셈 회로를 구성하여, 회로의 접속점(30, 31)에서 신호의 가산이 행해진다. 이 경우, 본예에서는 첨두치 검출회로(22)의 작용에 의해 등화후의 차동 출력 신호의 진폭이 일정한 값이 되도록 그들 초단 등화기(19) 및 차단 등화기(20)의 각각의 곱셈 회로에서의 계수 k의 값이 공통으로 제어되기 때문에, 입력 신호가 변동하여도 항상 안정한 출력 신호가 얻어지는 이익이 있다. 이 사실은, 본예에 의하면 자동 등화회로가 실현되는 것도 의미한다.

제7도 예의 등화회로의 효과를 조사하기 위해, 100m의 동축 케이블로 270Mbps의 데이터 신호를 전송하여 실험을 행한 결과를 제8도 및 제9도에 도시한다. 제8a도는 그 동축 케이블로의 입력 신호의 파형, 제8b도 본예의 등화회로를 사용하지 아니한 경우의 그 동축 케이블로부터의 출력 신호의 파형을 도시한다. 단, 제8a도 및 제8b도의 각각의 세로 방향의 범위는 다르다. 또한, 제9a도는 실질적으로 그 동축 케이블로의 입력 신호의 파형, 제9b도는 본예의 등화회로를 사용한 경우의 그 동축 케이블로부터의 출력 신호의 파형을 도시한다.

제8b도 및 제9b도의 비교로 명백한 바와같이, 본예의 등화회로에 의하면 거의 정확하게 정규의 입력 신호의 파형을 그대로 회복할 수가 있다.

동일하게, 250m의 동축 케이블에서 그 디지털 신호를 전송해서 실험을 행한 결과를 제10도 및 제11도에 도시한다. 그 제10b도 및 제11b도의 비교로 명백한 바와같이, 본예의 등화회로에 의하면 동축 케이블의 길이가 250m로된 경우에도 정확하게 파형등화를 행할 수가 있다.

상술하는 바와같이, 특히 동축 케이블과 같이 신호 전송에 의해 주파수 특성이 그 길이에 비례해서 단조롭게 열화하는 신호 전송계에 대해서는, 본예의 등화회로중의 콘덴서나 저항기의 정수를 조정하는 것만으로 용이하게 대응이 되므로, 본예의 등화회로가 특히 유효하게 활용된다. 또한, 콘덴서나 저항기의 정수를 조정하는 것만으로 되기 때문에, 등화회로의 집적회로화가 특히 용이해져, 1개의 집적회로로 아날로그 신호 및 디지털 신호의 어느 신호라도 파형의 등화를 행할 수가 있다.

더욱, 본 발명은 상술한 실시예에 한정되지 않고, 본 발명의 요지를 이탈하지 않는 범위에서 각종의 구성을 채택할 수 있는 것은 물론이다.

[발명의 효과]

본 발명에 의하면, 복수층의 기본회로의 주파수 특성을 각각 적절한 특성으로 설정하는 것만으로, 전체로서 소망의 주파수 특성의 보정이 용이하게 행해짐과 동시에, 회로 구성이 빌딩 블럭화되므로 집적 회로화에 적합한 실용상의 이익이 있다.

Claims (1)

1. 입력신호를 곱셈회로와 고유의 주파수 특성을 갖는 증폭기와의 종속 접속 회로를 통해서 제1의 신호를 생성하고, 상기 입력신호를 평탄한 주파수 특성을 갖는 증폭기를 통해서 제2의 신호를 생성하여, 상기한 제1의 신호와 제2의 신호를 가산 또는 감산하여 출력 신호를 얻는 기본 회로를 복수층 종속 접속한 것을 특징으로 하는 주파수 특정 보정 회로.

Images