CN101546991A - 分配电路 - Google Patents
分配电路 Download PDFInfo
- Publication number
- CN101546991A CN101546991A CNA2009101302582A CN200910130258A CN101546991A CN 101546991 A CN101546991 A CN 101546991A CN A2009101302582 A CNA2009101302582 A CN A2009101302582A CN 200910130258 A CN200910130258 A CN 200910130258A CN 101546991 A CN101546991 A CN 101546991A
- Authority
- CN
- China
- Prior art keywords
- output
- circuit
- diode
- power supply
- resistive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
一种分配电路,改善输出端口之间的隔离。包括:输入端口;输出端口(2);输出端口(3);FET(6),位于输入端口和输出端口(2)之间,将输入端口的信号放大而输出到输出端口(2);FET(11),位于输入端口和输出端口(3)之间,将输入端口的信号放大而输出到输出端口(3);以及阻抗电路,连接在输出端口(2)、(3)之间。阻抗电路包括:一端连接到输出端口(2)、并且包括串联的电感器和二极管的串联电路;一端连接到输出端口(3)、并且包括串联的电感器和二极管的串联电路;以及电阻元件,连接在两个串联电路的另一端与接地之间。二极管被连接成在电源的电压提供到FET(6)、(11)的情况下电流向正方向流动。
Description
技术领域
本发明涉及一种分配电路,特别是涉及包括有源元件的分配电路。
背景技术
分配电路广泛应用于CATV/数字TV用STB(Set Top Box:数字机顶盒)/TV等。在需要增益的情况下使用包括FET等有源元件在内的分配电路(有源分配电路)。作为这种分配电路的重要性能之一,可以列举输出端口之间的隔离。通常,为了宽频化而设置从输出到输入的反馈电路,因此只改善有源元件即FET的隔离,不能够得到满意的性能,进而需要改善FET周边电路的隔离。
图9是专利文献1中记载的分配电路的电路图。输入端116经由电容元件C接地,并且经由电感器L1连接到FET Q1、Q2的栅极。FETQ1将源极接地,将漏极连接到输出端口118,将由电感器L2和电阻元件R1构成的反馈电路121连接在漏极和栅极之间。FET Q2将源极接地,将漏极连接到输出端口120,将由电感器L3和电阻元件R2构成的反馈电路123连接在漏极和栅极之间。另外,为了改善输出端口118和输出端口120的隔离,将由电阻R3和电感器L4构成的电路114连接在输出端口118、120之间。
在这种结构的分配电路中,在FET Q1和FET Q2动作时,从输出端口118输入的RF信号分支为通过电路114的信号和通过FET Q1的反馈电路121或FET Q1的信号。通过电路121或FET Q1的信号进一步通过路径110、112,输入到FET Q2而放大。此时,相位偏移180度,输出到输出端口120。另一方面,通过电路114的信号,相位没有偏移而直接到达输出端口120。由此,在输出端口120处,相位没有偏移的信号和相位偏移180度的信号彼此抵消,输出端口120处的信号衰减,从而隔离得到改善。
另外,专利文献2中也记载了同样动作的电路。
专利文献1:美国专利第5045822号说明书
专利文献2:美国专利第6577198号说明书
本发明提供以下分析。
图9中,在FET Q1和Q2处于导通状态时隔离会得到改善。但是,在FET Q1和Q2处于截止状态时,FET Q1、Q2对RF信号几乎断开(Open),从输出端口118输入的信号通过电路14而输出到输出端口120,从而隔离恶化。因此,当分配电路的电源为断开时,连接到输出端口118、120的电路、装置彼此受到影响。
图10是表示现有电路的隔离特性的图。图10中,曲线A为FETQ1、Q2处于动作状态时的特性,曲线B为FET Q1、Q2处于截止状态时的特性。如图10的曲线B所示,可知当FET为截止时隔离恶化。
发明内容
本发明的一个方面的分配电路,包括:输入端;第1输出端;第2输出端;第1放大器,位于输入端和第1输出端之间,并且将输入端的信号放大而输出到第1输出端;第2放大器,位于输入端和第2输出端之间,并且将输入端的信号放大而输出到第2输出端;以及阻抗电路,连接在第1输出端和第2输出端之间。阻抗电路,在第1电源提供到第1放大器和第2放大器的情况下成为预定的阻抗,在第1电源没有提供到第1放大器和第2放大器的情况下成为断开状态。
本发明的另一个方面的分配电路,包括:输入端;第i(i=1~n的整数、n为2以上的整数)输出端;第i放大器,位于输入端和第i输出端之间,并且将输入端的信号放大而输出到第i输出端;以及阻抗电路,连接在第j(j=1~n-1的整数)和第k(k=j+1~n的整数)输出端之间,阻抗电路在第1电源提供到第j和第k放大器的情况下成为预定的阻抗,在第1电源没有提供到第j和第k放大器的情况下成为断开状态。
本发明的另一个方面的分配电路,包括:输入端;第i(i=1~n的整数、n为2以上的整数)输出端;第i放大器,位于输入端和第i输出端之间,并且将输入端的信号放大而输出到第i输出端;以及阻抗电路,连接到第1~第n输出端中的两个以上的输出端,阻抗电路在第1电源提供到与两个以上的输出端分别对应的放大器的情况下,从两个以上的输出端中选择的两个输出端之间成为预定的阻抗,在没有提供第1电源的情况下,所选择的两个输出端处的阻抗成为断开状态。
根据本发明,无论电源是否提供到放大器,均能够改善第1和第2输出端之间的隔离。
附图说明
图1是本发明第1实施例的分配电路的电路图。
图2是表示本发明第1实施例的分配电路的隔离特性的图。
图3是本发明第2实施例的分配电路的电路图。
图4是本发明第3实施例的分配电路的电路图。
图5是表示本发明第3实施例的分配电路的隔离特性的图。
图6是本发明第4实施例的分配电路的电路图。
图7是表示本发明第4实施例的分配电路的隔离特性的图。
图8是本发明第5实施例的分配电路的电路图。
图9是现有的分配电路的电路图。
图10是表示现有的分配电路的隔离特性的图。
具体实施方式
本发明一个实施方式的分配电路,包括:输入端(输入端口);第1输出端(输入端口);第2输出端;第1放大器,位于输入端和第1输出端之间,并且将输入端的信号放大而输出到第1输出端;第2放大器,位于输入端和第2输出端之间,并且将输入端的信号放大而输出到第2输出端;以及阻抗电路,连接在第1输出端和第2输出端之间。阻抗电路,在第1电源提供到第1放大器和第2放大器的情况下成为预定的阻抗,在第1电源没有提供到第1放大器和第2放大器的情况下成为断开状态。
在本发明的分配电路中,阻抗电路包括:第1串联电路,一端连接到第1输出端,并且包括串联状态的第1电感器和第1二极管;第2串联电路,一端连接到第2输出端,并且包括串联状态的第2电感器和第2二极管;以及电阻元件,连接在第1串联电路和第2串联电路的另一端与第2电源之间。优选第1二极管和第2二极管被连接成在第1电源和第2电源的电压不同的情况下电流向正方向流动。
在本发明的分配电路中,优选的是,第1电源的电压设定为比第2电源的电压高,第1二极管的阳极经由第1电感器连接到第1输出端,阴极连接到电阻元件的一端,第2二极管的阳极经由第2电感器连接到第2输出端,阴极连接到电阻元件的一端,电阻元件的另一端连接到第2电源。
在本发明的一种半导体装置中,优选包括上述的分配电路。
在本发明的一种分配装置中,包括半导体装置,该半导体装置包括去除了电阻元件的上述分配电路,电阻元件设置在半导体装置的外部,并且经由接合线与半导体装置连接。
根据这种分配电路,在第1电源提供到第1放大器和第2放大器的情况下,在输出端口处产生没有相位偏移的信号和相位偏移180度的信号的抵消。另外,在第1电源没有提供到第1放大器和第2放大器的情况下,输出端之间被成为断开状态的阻抗电路隔断。因此,无论第1电源是否提供,均能够维持输出端之间的隔离。
下面结合实施例,参照附图进行详细说明。
实施例1
图1是本发明第1实施例的分配电路的电路图。图1中,1表示输入端口,2、3表示输出端口。放大用的FET 6、11的栅极经由隔直流(DC-Cut)用电容元件5、10连接到输入端口1。FET 6、11的源极分别经由源极电路20、21接地。此外,FET 6、11的漏极分别经由反馈电路4、9连接到输入端口1,并且分别连接到输出端口2、3。另外,为了提供DC电压,FET 6、11的栅极分别经由栅极偏置电路7、12连接到电源8,各自的漏极也经由漏极偏置电路13、14连接到电源8。由RF信号不通过的电路例如电感器、电阻元件、和它们的组合等构成栅极偏置电路7、12和漏极偏置电路13、14。
另外,二极管17、18的阳极分别经由电感器15、16连接到输出端口2、3。二极管17的阴极和二极管18的阴极共同连接,并经由电阻元件19接地。其中,电阻元件19的电阻值设定为比二极管17、18的导通(ON)电阻值充分大的值。另外,电阻元件19的电阻值被最优化,以使在FET 6、11处于动作状态时,即从电源8提供例如5V的电压的情况下,对阳极、阴极之间施加电压,从而二极管17和18成为导通状态。
图1中,在FET6、11处于动作状态的情况下,即从电源8提供例如5V的电压的情况下,如下动作。在这种情况下,二极管17、18由于最优化的电阻元件19而成为导通状态。
从输出端口2输入的RF信号分支为通过反馈电路4或FET 6的信号和通过电感器15的信号。通过反馈电路4或FET 6的信号输入到FET 11的栅极,被放大而输出到输出端口3,此时相位偏移180度。另一方面,当电感器15、16的值小,电阻元件19的电阻值比二极管17、18的导通电阻充分大时,通过电感器15的信号,相位不偏移,通过二极管17、18、电感器16而输出到输出端口3。因此,若二极管17、18的导通电阻最优化,则在输出端口3,在相位偏移180度的信号和没有相位偏移的信号之间产生抵消,来自输出端口3的信号衰减,从而输出端口2、3之间的隔离(Isolation)得到改善。另外,在抵消的两个信号的相位差由于布线或FET特性等的影响而没有达到180度时,调整电感器15、16的电感,以使相位差达到180度而抵消。另外,从输出端口3输入的RF信号也同样在输出端口2抵消。
另一方面,在图1中,在FET 6、11处于截止(OFF)状态的情况下,即电源8例如为0V的情况下,如下动作。在这种情况下,二极管17、18由于在阳极和阴极之间未施加电压,因此处于截止状态。
由于FET 6、二极管17处于截止状态,因此从输出端口2输入的RF信号的大部分经由反馈电路4和9从输出端口3输出。在这种情况下,反馈电路4、9一般是高电阻,因此输出端口3处的信号小,隔离不恶化。另外,从输出端口3输入的RF信号也同样在端口2处的信号小,隔离不恶化。
图2是表示本发明第1实施例的分配电路的隔离特性的图。曲线A为FET处于动作状态时的特性,曲线B为FET处于截止状态时的特性,表示无论导通、截止均维持良好的隔离特性。也就是说,在实施例中,将现有的分配电路的输出端口之间的电阻R3替换为跟随FET的截止而截止的二极管17、18,从而可以大幅度地改善截止时的隔离特性(图10的曲线B-图2的曲线B)。
实施例2
图3为本发明第2实施例的分配电路的电路图。图3中,与图1相同的标号表示同一对象,省略说明。图3的电阻元件19a与图1的电阻元件19相同,但用作IC的外部部件这一点与第1实施例不同。22为用于连接IC和外部部件的电阻元件19a的接合线,连接二极管17、18的阴极和电阻元件19a的一端。第2实施例的分配电路的动作与实施例1相同,实现相同的效果。
本实施例中,电阻元件19a用作外部部件,从而能够在外部对用于改变输出端口2、3之间的隔离特性的电阻元件19a的电阻值进行调整并且容易进行调整。另外,使用具有适当温度特性的部件作为电阻元件19a,从而可以改善输出端口之间的隔离特性的温度特性。
实施例3
图4是本发明第3实施例的分配电路的电路图。图4中,输入端口IN、输出端口OUT1~OUTn、电容元件C1~Cn、FET MN1~MNn、源极电路SC1~SCn、反馈电路FC1~FCn、栅极偏置电路GC1~GCn、漏极偏置电路DC1~DCn、电源VDD、二极管D12~Dnn-1、电感器L12~Lnn-1、电阻元件R12~Rn-1n分别相当于图1中的输入端口1、输出端口2和3、电容元件5和10、FET 6和11、源极电路20和21、反馈电路4和9、栅极偏置电路7和12、漏极偏置电路13和14、电源8、二极管17和18、电感器15和16、电阻元件19,并且同样地动作。
在图1的分配电路中存在共用输入端的两个放大部。而在图4的分配电路中存在共用输入端的n个放大部,在两个放大部的输出端之间分别配置有阻抗电路。与实施例1同样,这些阻抗电路,在放大部内的FET处于动作状态时,在输出端口处,在相位偏移180度的信号和没有相位偏移的信号之间产生抵消,来自输出端口的信号衰减。因此,两个放大部的输出端之间的隔离得到改善。另一方面,在两个放大部内的FET处于截止状态时,阻抗电路成为高阻抗,两个放大部的输出端之间的隔离不恶化。
图5是表示本发明第3实施例的分配电路的隔离特性的图。曲线A为FET处于动作状态时的特性,曲线B为FET处于截止状态时的特性,表示无论导通、截止均维持良好的隔离特性。
根据第3实施例的分配电路,即使采用三个分支以上的结构,也可以与第1实施例同样维持输出端之间的隔离。另外,与第2实施例同样,也可以将电阻元件R12~Rn-1n用作外部部件,并且通过接合线将它们连接。另外,在上述的情况中,如果n=2,则与图1一致。
实施例4
图6是本发明第4实施例的分配电路的电路图。图6中,与图4相同的标号表示同一对象,省略说明。图6所示的分配电路包括二极管D1~Dn、电感器L1~Ln、以及电阻元件R0,来替换图4中的二极管D12~Dnn-1、电感器L12~Lnn-1、电阻元件R12~Rn-1n。
由电感器Li和二极管Di构成的串联电路设在输出端口OUTi和电阻元件R0的一端之间。电阻元件R0的一端共同连接到二极管D1~Dn的阴极,另一端接地。
在这种结构的分配电路中存在共用输入端的n个放大部,在n个放大部的输出端分别配置有阻抗电路的一部分(二极管和电感器的串联设置),在两个放大部之间形成一个阻抗电路。与第1实施例同样,该阻抗电路,在放大部内的FET处于动作状态时,在输出端口处,在相位偏移180度的信号和没有相位偏移的信号之间产生抵消,从而来自输出端口的信号衰减。因此,两个放大部的输出端之间的隔离得到改善。另一方面,在两个放大部内的FET处于截止状态时,阻抗电路成为高阻抗,两个放大部的输出端之间的隔离不恶化。
图7是表示本发明第4实施例的分配电路的隔离特性的图。曲线A为FET处于动作状态时的特性,曲线B为FET处于截止状态时的特性,表示无论导通、截止均维持良好的隔离特性。
根据第4实施例的分配电路,即使采用三个分支以上的结构,也可以与第1实施例同样维持输出端之间的隔离。另外,与第2实施例同样,也可以将电阻元件R0用作外部部件,并且通过接合线将它们连接。另外,在上述的情况中,如果n=2,则与图1一致。
实施例5
图8是本发明第5实施例的分配电路的电路图。图8中,与图6相同的标号表示同一对象,省略说明。图8所示的分配电路是省略了图6中的二极管D2、D4~Dn,电感器L2、L4~Ln的电路。关于输出端口OUT1、OUT3,该分配电路是与第1实施例的分配电路相同的结构。
在不需要所有的输出端口之间良好的隔离特性、而仅需要例如输出端口OUT1、OUT3之间的隔离时,将电感器L1、L3和二极管D1、D3仅分别连接到输出端口OUT1、OUT3。根据这种结构,可以实现比实施例3、4的电路简单的电路。
另外,本说明书中包含上述专利文献等的各公开内容。在本发明的全部公开(包括权利要求)的框架内,并且根据本发明的基本的技术思想,可以对实施方式及实施例进行变更、调整。另外,在本发明的权利要求的框架内可以对各种公开要素进行多种组合和选择。也就是说,在本发明中包含了包括权利要求的全部公开内容以及根据技术思想本领域的技术人员应当会想到的各种变形和修改。
Claims (11)
1.一种分配电路,其特征在于,
包括:输入端;
第1输出端;
第2输出端;
第1放大器,位于所述输入端和所述第1输出端之间,并且将所述输入端的信号放大而输出到所述第1输出端;
第2放大器,位于所述输入端和所述第2输出端之间,并且将所述输入端的信号放大而输出到所述第2输出端;以及
阻抗电路,连接在所述第1输出端和第2输出端之间,
所述阻抗电路,在第1电源提供到所述第1放大器和第2放大器的情况下成为预定的阻抗,在所述第1电源没有提供到所述第1放大器和第2放大器的情况下成为断开状态。
2.根据权利要求1所述的分配电路,其特征在于,
所述阻抗电路包括:
第1串联电路,一端连接到所述第1输出端,并且包括串联状态的第1电感器和第1二极管;
第2串联电路,一端连接到所述第2输出端,并且包括串联状态的第2电感器和第2二极管;以及
电阻元件,连接在所述第1串联电路和第2串联电路的另一端与第2电源之间,
所述第1二极管和第2二极管被连接成在所述第1电源和第2电源的电压不同的情况下电流向正方向流动。
3.根据权利要求2所述的分配电路,其特征在于,
所述第1电源的电压设定为比所述第2电源的电压高,
所述第1二极管的阳极经由所述第1电感器连接到所述第1输出端,阴极连接到所述电阻元件的一端,
所述第2二极管的阳极经由所述第2电感器连接到所述第2输出端,阴极连接到所述电阻元件的一端,
所述电阻元件的另一端连接到所述第2电源。
4.一种分配电路,其特征在于,
包括:输入端;
第i输出端,i为1~n的整数,n为2以上的整数;
第i放大器,位于所述输入端和第i输出端之间,并且将所述输入端的信号放大而输出到第i输出端;以及
阻抗电路,连接在第j输出端和第k输出端之间,j为1~n-1的整数,k为j+1~n的整数,
所述阻抗电路,在第1电源提供到第j放大器和第k放大器的情况下成为预定的阻抗,在所述第1电源没有提供到第j放大器和第k放大器的情况下成为断开状态。
5.根据权利要求4所述的分配电路,其特征在于,
所述阻抗电路包括:
第j串联电路,一端连接到所述第j输出端,并且包括串联状态的第j电感器和第j二极管;
第k串联电路,一端连接到所述第k输出端,并且包括串联状态的第k电感器和第k二极管;以及
电阻元件,连接在所述第j串联电路和第k串联电路的另一端与第2电源之间,
所述第j二极管和第k二极管被连接成在所述第1电源和第2电源的电压不同的情况下电流向正方向流动。
6.根据权利要求5所述的分配电路,其特征在于,
所述第1电源的电压设定为比所述第2电源的电压高,
所述第j二极管的阳极经由所述第j电感器连接到所述第j输出端,阴极连接到所述电阻元件的一端,
所述第k二极管的阳极经由所述第k电感器连接到所述第k输出端,阴极连接到所述电阻元件的一端,
所述电阻元件的另一端连接到所述第2电源。
7.一种分配电路,其特征在于,
包括:输入端;
第i输出端,i为1~n的整数,n为2以上的整数;
第i放大器,位于所述输入端和第i输出端之间,并且将所述输入端的信号放大而输出到第i输出端;以及
阻抗电路,连接到第1~第n输出端中两个以上的输出端,
所述阻抗电路,在第1电源提供到与所述两个以上的输出端分别对应的放大器的情况下,从所述两个以上的输出端中所选择的两个输出端之间成为预定的阻抗,在没有提供所述第1电源的情况下,所述选择的两个输出端处的阻抗成为断开状态。
8.根据权利要求7所述的分配电路,其特征在于,
所述阻抗电路包括:
各串联电路,一端与所述两个以上的输出端分别对应地连接,并且包括串联状态的电感器和二极管;以及
电阻元件,连接在所述各串联电路的另一端与第2电源之间,
所述二极管被连接成在所述第1电源和第2电源的电压不同的情况下电流向正方向流动。
9.根据权利要求8所述的分配电路,其特征在于,
所述第1电源的电压设定为比所述第2电源的电压高,
各所述二极管的阳极经由所述电感器分别连接到所述两个以上的输出端,阴极连接到所述电阻元件的一端,
所述电阻元件的另一端连接到所述第2电源。
10.一种半导体装置,其特征在于,包括权利要求1~9中任一项所述的分配电路。
11.一种分配装置,其特征在于,
包括半导体装置,该半导体装置包括去除了电阻元件的权利要求2、3、5、6、8、9中任一项所述的分配电路,
所述电阻元件设置在所述半导体装置的外部,并且经由接合线与所述半导体装置连接。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008087242 | 2008-03-28 | ||
JP2008087242 | 2008-03-28 | ||
JP2009005664 | 2009-01-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101546991A true CN101546991A (zh) | 2009-09-30 |
Family
ID=41193926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2009101302582A Pending CN101546991A (zh) | 2008-03-28 | 2009-03-30 | 分配电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101546991A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113114153A (zh) * | 2021-04-09 | 2021-07-13 | 成都通量科技有限公司 | 一种宽带高隔离度功分器芯片 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1417945A (zh) * | 2001-11-05 | 2003-05-14 | 瑞昱半导体股份有限公司 | 阻抗匹配电路 |
EP1737128A3 (en) * | 2005-06-15 | 2008-04-09 | Sony Corporation | Impedance conversion circuit and integrated circuit including the same |
-
2009
- 2009-03-30 CN CNA2009101302582A patent/CN101546991A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1417945A (zh) * | 2001-11-05 | 2003-05-14 | 瑞昱半导体股份有限公司 | 阻抗匹配电路 |
EP1737128A3 (en) * | 2005-06-15 | 2008-04-09 | Sony Corporation | Impedance conversion circuit and integrated circuit including the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113114153A (zh) * | 2021-04-09 | 2021-07-13 | 成都通量科技有限公司 | 一种宽带高隔离度功分器芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9716477B2 (en) | Bias control for stacked transistor configuration | |
US10103690B2 (en) | Phase, amplitude and gate-bias optimizer for Doherty amplifier | |
US8054126B2 (en) | Dynamic bias supply devices | |
EP1678821B1 (en) | Multi-primary distributed active transformer amplifier power supply and control | |
US7755430B2 (en) | Splitter circuit | |
US8354888B2 (en) | Power amplifier | |
CN103051297B (zh) | 电路和功率放大器 | |
JPWO2013061679A1 (ja) | 高周波増幅器モジュール及び高周波増幅器モジュールユニット | |
US20090085664A1 (en) | Power amplifier having an adaptive amplifying mechanism | |
EP2460271A1 (en) | Switches with bias resistors for even voltage distribution | |
US7649411B2 (en) | Segmented power amplifier | |
US7602248B2 (en) | Power amplifier and its idling current setting circuit | |
US20170033748A1 (en) | Bias circuit for low quiescent current amplifier | |
CN101546991A (zh) | 分配电路 | |
TW201838333A (zh) | 位準移位器與位準移位方法 | |
CN101651447A (zh) | 放大电路 | |
US6433613B1 (en) | Translating switch circuit with disabling option | |
US5910780A (en) | Switched-transconductance multiplexer circuit with integrated T-switches | |
US20070024367A1 (en) | Operational amplifier and constant-current generation circuit using the same | |
CN102545293B (zh) | 低成本带电平补偿的多路电压信号自动选高电路 | |
JP5579263B2 (ja) | 低電流インバータ回路 | |
KR101912287B1 (ko) | 튜너블 인덕터 회로 | |
TWI828488B (zh) | 用於iii/v族d模式緩衝fet邏輯(bfl)之共閘極輸入電路 | |
US9374047B2 (en) | Buffer circuit | |
KR100994549B1 (ko) | 스플리터 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20090930 |