CN102545293B - 低成本带电平补偿的多路电压信号自动选高电路 - Google Patents

Abstract

本发明公开了低成本带电平补偿的多路电压信号自动选高电路包含：至少第一、第二两个输入管接成一源极跟随器，若干个输入信号分别与所述第一、第二输入管的栅极相连，其源极连接到同一个输出端节点；一电平移位单元包括一个栅极和漏极相连的第五NMOS晶体管，其源极接到所述输出端节点，其栅极和漏极接到输出；一偏置电路包括一电流源、第六、第七NMOS晶体管，第一、第二、第三、第四PMOS晶体管，其中，所述第四NMOS晶体管的漏极连接所述输出端节点，所述第四NMOS晶体管的源极和衬底都接地，其栅极接一节点，第六、第七NMOS晶体管与第五NMOS晶体管相匹配，第一PMOS晶体管与第二PMOS晶体管相匹配，第三PMOS晶体管和第四PMOS晶体管相匹配。本发明实现从多个环路中自动选择一个环路的功能。

Description

低成本带电平补偿的多路电压信号自动选高电路

技术领域

本发明涉及一种能从两个及两个以上输入信号中自动选择一个电压最高的信号作为输出并能对信号电平进行补偿，属于微电子领域里的模拟集成电路技术领域。

背景技术

在线性充电器(charger)芯片电路中，一般都包括恒流充电环路(constantcurrentloop)、恒压充电环路(constantvoltageloop)、恒温充电环路(constanttemperatureloop)三个环路，如图1所示。对锂电池的充电过程会随着电池电压及充电器芯片温度的变化而经历恒流充电状态、恒压充电状态、恒温充电状态中的某个充电状态，某一时刻只会处于由对应的环路决定的一种状态。恒流环路、恒压环路、恒温环路三个环路各有一个运算放大器(恒流运算放大器cc_amp、恒压运算放大器cv_amp、恒温运算放大器ct_amp，分别对应图1中的I3、I4、I5)，这三个运算放大器的输出cc_out、cv_out、ct_out通过一个环路选择模块，如图1中的I0来选择cc_out、cv_out、ct_out三个信号中电压最高的那个信号输出，即图1种的sel_out信号来控制充电功率管M0的栅极电压，实现恒流充电、恒压充电、恒温充电及恒流/恒压/恒温充电三个过程之间的切换。

对环路选择模块的要求就是：它能自动从前级三个运放的输出信号cc_out、cv_out、ct_out中选择一个电压幅值最高的那个出来(即谁高选谁)作为充电功率管的栅极信号实现恒流/恒压/恒温环路的选择及切换，而且要求从一个环路切换到另一个环路时要两个环路之间的重叠尽量小。

传统的充电器电路中处理此类环路选择及切换的办法是采用三个二极管(diode)作为谁高选谁的选择器件，如图2所示。各二极管的正极分别与cc_out、cv_out、ct_out连接，各二极管负极则连到一起作为充电功率管的栅极控制信号。这种环路选择切换虽然简单，但是在普通的CMOS电路制造工艺中必须额外增加一步隔离工艺用来隔离PN结以形成上述二极管，否则仅仅以普通CMOS工艺制作成的PN结二极管有严重的漏电，根本无法实现正常的环路选择及切换。所以该方法电路的简单是以增加掩模版为代价的，而增加的一层版将会大大增加充电器芯片的成本，这在竞争日趋激烈的充电器芯片市场上是极为不利的。这种电路另外一个缺点是没有电平移位单元来补偿由于二极管PN结正向导通压降所损失的电压，这可能导致充电电流控制不准。

另外一种环路选择及切换的电路结构如图3所示，它是把图2中的二极管换成栅极漏极短接的PMOS晶体管(M0、M1、M2)，并增加了栅极漏极连接的PMOS晶体管M3作为电平移位单元，再加上为各个PMOS晶体管偏置的电流源组成。这种环路选择及切换电路可由普通的CMOS工艺制造，克服了图2中需要增加一层掩模版的缺点并补偿了PMOS二极管M0～M2的压降。但是它的缺点是恒流环路向恒压环路切换时重叠比较严重，这导致电池在一段相对较长的时间内同时受到恒流充电环路和恒压充电环路的作用，电池电压在没有达到预定的值(一般为4.2V)的情况下充电电流却不断减小，延长了电池充电时间，与设计目标有一定的差距。该电路另外一个缺点是要求对偏置电流源I0、I1、I2、I3、I4及电流镜M4、M5的匹配性要求很高，否则工作时可能会出现错误的环路选择甚至导致充电器无法正常工作，理由如下：为了有较好的电平移位效果，该电路要求PMOS晶体管M0、M1、M2、M3匹配，而且对各个电流要求：其中I_M4是流过M4管的电流。如果各个电流达不到上述要求，比如由于失配电流I2比设计值超过50％，而其他的电流都是正常的，于是I2这多出来的50％电流就会灌进与其连接的恒温运算放大器的内部而把ct_out节点的电位拉上来，有可能把恒温环路选通，做出完全错误的环路选择。从本质上说，由于该电路需要电流源I0～I2给相应的PMOS二极管M0～M2提供偏置，即使在正常的工作中，只有一路选通(如恒流环路通)，其他两路(恒压环路、恒温环路)不通，但是这不通的两路对应的偏置电流(I1、I2)会灌进前级电路，使相应的两个节点电位(cv_out、ct_out)升高，对环路选择产生很不利的影响。

发明内容

本发明的目的是提供一种能从多路输入信号当中自动选择一个电压幅度最高的信号，并能补偿信号电平的自动选高电路模块。无论是闭环应用还是开环应用，只要是需要在两个及两个以上的信号中选择电压最高的一路输出的应用场合都可采用本发明电路，具体到线性充电器中利用本发明可轻松实现恒流/恒压/恒温三种环路的自动切换控制。

本发明公开了一种低成本带电平补偿的多路电压信号自动选高电路，其特征在于，包含：至少第一、第二两个输入管，所述第一、第二输入管接成一源极跟随器，若干个输入信号分别与所述第一、第二输入管的栅极相连，所述第一、第二输入管的源极连接到同一个输出端节点；

一电平移位单元，包括一个栅极和漏极相连的第四NMOS晶体管，其源极接到所述输出端节点，其栅极和漏极接到输出；

一偏置电路，包括一电流源、第六、第七NMOS晶体管，第一、第二、第三、第四PMOS晶体管，其中，所述第五NMOS晶体管的漏极连接所述输出端节点，所述第五NMOS晶体管的源极和衬底都接地，其栅极接一节点，第六、第七NMOS晶体管与第五NMOS晶体管相匹配，第一PMOS晶体管与第二PMOS晶体管相匹配，第三PMOS晶体管和第四PMOS晶体管相匹配。

比较好的是，所述电路进一步包括第三输入管，所述第三输入管与所述第一、第二输入管组成所述源极跟随器，一输入信号与所述第三输入管的栅极相连，第三输入管的源极连接到所述输出端节点。

比较好的是，所述输入管是NMOS晶体管。

比较好的是，所述第一～第四PMOS晶体管构成一cascode镜像电流结构，第一PMOS晶体管和第三PMOS晶体管是两个串联的栅极漏极短接的PMOS晶体管，而第二PMOS晶体管和第四PMOS晶体管作为所述电平移位单元的偏置电流，所述第一、第二PMOS晶体管源极，所述第一至第四PMOS晶体管的衬底都接到一电源。

比较好的是，所述源极跟随器的若干个NMOS晶体管与所述电平移位单元的第四NMOS晶体管是相互交叉匹配的。

本发明不仅可由普通的CMOS工艺实现以降低芯片成本，而且可以大大减小恒流/恒压/恒温环路切换之间的重叠，可彻底解决由于各种失配造成的电路错误动作，十分安全可靠。

附图说明

下面，参照附图，对于熟悉本技术领域的人员而言，从对本发明方法的详细描述中，本发明的上述和其他目的、特征和优点将显而易见。

图1是传统线性充电器(charger)的恒流/恒压/恒温环路的示意图；

图2是传统二极管形式的环路选择及切换电路图；

图3是传统PMOS二极管形式的环路选择及切换电路图；

图4是本发明在恒流/恒压/恒温环路选择的具体应用的一个较佳实施例的电路图(n＝3)。

具体实施方式

为实现上述目的，将本发明带电平补偿的多路电压信号自动选高电路的输入信号个数n设为3，即成为恒流/恒压/恒温环路自动选高电路。它包含共用一个NMOS偏置管的三个源极跟随器101(sourcefollower)、栅漏短接的NMOS晶体管电平移位单元102(levelshift)及相应的偏置电路103，具体电路如图4所示，做如下详细介绍。

本实施例中，恒流/恒压/恒温环路自动选高电路包括，一个NMOS晶体管偏置的三个源极跟随器(sourcefollower)101，该源极跟随器101是以三个相互匹配的第一、第二、第三NMOS晶体管M1、M2、M3为输入管，它们各自的源极输出端A都连接到同一个起偏置作用的第四NMOS晶体管MS漏极的源极跟随器。电平移位单元102和第一、第二、第三NMOS晶体管M1、M2、M3的衬底都接地(GND)。被选择的三个输入信号cc_out、cv_out、ct_out连接到上述三个源极跟随器101输入管的栅极。

其中，电平移位单元102是一个栅极和漏极短接的第四NMOS晶体管M0，该第四NMOS晶体管与前述三个源极跟随器101的第一、第二、第三NMOS晶体管M1～M3相匹配，以保证电平移位的精度。电平移位单元102的源极连接到前述三个源极跟随器101共同的源极输出端A，其栅极和漏极短接点作为环路选择电路的输出sel_out；

其中，偏置电路103包括电流源I0、第六、第七NMOS晶体管Mb1、Mb2、第一、第二、第三、第四PMOS晶体管Mb3、Mb4、Mb5、Mb6，其中第六、第七、第五NMOS晶体管Mb1、Mb2、MS相互匹配，第一、第二Mb3与Mb4匹配，第三、第四Mb5与Mb6匹配。

本发明恒流/恒压/恒温环路选择电路所用元器件全部都是常规的MOS晶体管，完全可以使用普通的CMOS工艺生产实现，而且由于采用了匹配性良好的第一～第四NMOS晶体管M0、M1、M2、M3，使得恒流/恒压/恒温环路在切换时重叠很小且输入输出电平几乎一致，控制精度高。而且由于被选择的信号接在第一～第三NMOS晶体管M1、M2、M3的栅极上，而栅极本身既不吸收电流又没有连接任何其他的偏置电流，所以这种环路选择电路不会对前级电路产生任何影响，cc_out、cv_out、ct_out点的电位只由前面各自的运算放大器、电池电压以及芯片温度决定，不会出现错误的环路选通。此外，本发明恒流/恒压/恒温环路选择电路是一种模拟电路，环路在选择切换时都是软切换的，不会出现硬切换带来的两个环路来回震荡的危险。

在工作时，由于本电路是NMOS型的源极跟随器，而NMOS晶体管是电压控制型器件，只要加在输入管的栅源电压超过管子的阈值电压该NMOS晶体管就会导通，相应的环路即被选通，所以与纯粹的二极管、栅漏短接的PMOS晶体管作为选择器件相比，直接以NMOS晶体管作为谁高选谁的输入器件更合适。在实际应用中，三个源极跟随器101中的三个输入信号cc_out、cv_out、ct_out必定有一个信号电压幅度最高，于是由这个信号连接的源极跟随器输入管导通，接着共同的源极输出端A点电压就会被抬起到比导通管栅极电压低于一个Vgs的电位上，其它两路源极跟随器的输入管因此而截止不通，于是由最高电压幅度信号代表的环路导通，而其它两个环路不通。而被选通了的信号经过源极跟随器后，电压幅度下降了一个Vgs，所以需要使用一个与之匹配的电平移位单元102使源极输出端A点的电压幅度提高一个Vgs，这样环路选择电路输出信号sel_out的电压幅度就会与输入到跟随器栅极上的信号幅度基本相等了。为了保证电平移位能达到上述效果，电平移位单元102中的第四NMOS晶体管M0要与第一～第三NMOS晶体管M1～M3的尺寸一样，版图上要匹配，工作时流过第四NMOS晶体管M0的电流要与流过选通的源极跟随器输入管的电流相等。

前面提供了对较佳实施例的描述，以使本领域内的任何技术人员可使用或利用本发明。对这些实施例的各种修改对本领域内的技术人员是显而易见的，可把这里所述的总的原理应用到其他实施例而不使用创造性。因而，本发明将不限于这里所示的实施例，而应依据符合这里所揭示的原理和新特征的最宽范围。

Claims (5)

1.低成本带电平补偿的多路电压信号自动选高电路，其特征在于，包含：

至少第一、第二两个输入管，所述第一、第二输入管接成一源极跟随器，若干个输入信号分别与所述第一、第二输入管的栅极相连，所述第一、第二输入管的源极连接到同一个输出端节点；

一电平移位单元，包括一个栅极和漏极相连的第四NMOS晶体管，其源极接到所述输出端节点，其栅极和漏极接到输出；

一偏置电路，包括一电流源、第六、第七NMOS晶体管，第一、第二、第三、第四PMOS晶体管，其中，第五NMOS晶体管的漏极连接所述输出端节点，所述第五NMOS晶体管的源极和衬底都接地，其栅极接一节点，第六、第七NMOS晶体管与第五NMOS晶体管相匹配，第一PMOS晶体管与第二PMOS晶体管相匹配，第三PMOS晶体管和第四PMOS晶体管相匹配。

2.根据权利要求1所述的低成本带电平补偿的多路电压信号自动选高电路，其特征在于，所述电路进一步包括第三输入管，所述第三输入管与所述第一、第二输入管组成所述源极跟随器，一输入信号与所述第三输入管的栅极相连，第三输入管的源极连接到所述输出端节点。

3.根据权利要求1或2所述的低成本带电平补偿的多路电压信号自动选高电路，其特征在于，

所述输入管是NMOS晶体管。

4.根据权利要求3所述的低成本带电平补偿的多路电压信号自动选高电路，其特征在于，

所述第一～第四PMOS晶体管构成一cascode镜像电流结构，第一PMOS晶体管和第三PMOS晶体管是两个串联的栅极漏极短接的PMOS晶体管，而第二PMOS晶体管和第四PMOS晶体管作为所述电平移位单元的电流偏置结构，所述第一、第二PMOS晶体管源极，所述第一至第四PMOS晶体管的衬底都接到一电源。

5.根据权利要求1所述的低成本带电平补偿的多路电压信号自动选高电路，其特征在于，

所述源极跟随器的若干个NMOS晶体管与所述电平移位单元的第四NMOS晶体管是相互交叉匹配的。