CN103997326A - 一种导通电阻恒定的自举开关电路 - Google Patents

Abstract

本发明公开了一种导通电阻恒定的自举开关电路，至少包括：电荷泵电路，用于产生控制自举电路的自举电容充电的控制电压；自举电路，在电荷泵电路产生的控制电压控制下产生自举高电压以控制开关电路的开关管工作；开关电路，用于按时序控制开关管接通或断开并在自举高电压控制下产生恒定的导通电阻，通过本发明，使得其导通电阻不随输入电压的变化而变化，可以直接应用于采样电路中，提升电路的动态性能。

Description

一种导通电阻恒定的自举开关电路

技术领域

本发明涉及一种自举开关电路，特别是涉及一种导通电阻恒定的自举开关电路。

背景技术

采样保持电路在数据转换类电路中非常常见，而采样电路中的采样开关的好坏直接影响电路的采样精度和动态性能。常用的采样开关为单管MOS开关或者CMOS开关，然而MOS开关源于其物理结构的固有原因，性能很难满足高精度电路系统的需求。

基于单管NMOS做开关的采样保持电路如图1所示。图中，M0为NMOS采样开关，CLK为时钟控制信号，C为采样电容。当CLK为高电平时，电路对输入信号VIN进行采样；当CLK为低电平时，采样到的信号在电容C上实现保持。理想情况下，开关在关断时的导通电阻为无穷大，开关在导通时的电阻为0。但实际情况下，开关在导通时具有一定的电阻存在，图示NMOS开关在导通时的电阻为

$R_{\mathrm{on}}=\frac{1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}(V_G-V_{\mathrm{in}}-V_{\mathrm{th}\left(\mathrm{Vin}\right)})}---\left(1\right)$

其中，μ_n是NMOS管的电子迁移率，C_ox是MOS管单位面积栅氧电容，是MOS管的宽长比，V_in为输入信号，V_G为开关MOS栅极电压，V_th(Vin)为NMOS的阈值电压。

由式(1)可见两点：一、M0的栅源电压V_GS＝V_G-V_in＝VDD-V_in非定值，其大小随输入电压V_in变化而变化；二、由于衬偏效应的存在，开关管M0的阈值电压V_th(Vin)会随着输入电压V_in的变化而变化。由于以上两点的存在，将导致开关的导通电阻随输入电压V_in的变化而变化，而开关导通电阻的变化将进而在输出信号中引入谐波失真，极大地影响整个电路的动态性能。

发明内容

为克服上述现有技术存在的不足，本发明之一目的在于提供一种导通电阻恒定的自举开关电路，其导通电阻不随输入电压的变化而变化，可以直接应用于采样电路中，提升电路的动态性能。

为达上述及其它目的，本发明提出一种导通电阻恒定的自举开关电路，至少包括：

电荷泵电路，用于产生控制自举电路的自举电容充电的控制电压；

自举电路，在电荷泵电路产生的控制电压控制下产生自举高电压以控制开关电路的开关管工作；

开关电路，用于按时序控制开关管接通或断开并在自举高电压控制下产生恒定的导通电阻。

进一步地，该电荷泵电路包括第五NMOS管、第六NMOS管、第一电容、第二电容以及反相器，该第五NMOS管、第六NMOS管漏极接电源电压，第五NMOS管栅极接第六NMOS管源极和第二电容上极板，该第六NMOS管栅极接该第五NMOS管源极、第一电容上极板以及该自举电路，该第一电容下极板接时钟控制信号，该反相器输入端接该时钟控制信号与该自举电路，输出端接该第二电容下极板。

进一步地，该自举电路包括第一NMOS管、第四NMOS管、第七NMOS管、第一开关对、第二开关对、恒流源以及自举电容，该第七NMOS管漏极接电源电压，栅极接该第六NMOS管，源极接该自举电容上极板与该第二开关对，该第四NMOS管漏极接该自举电容的下极板和该第一开关对，栅极接该反相器输入端，源极接地，该第一NMOS管漏极和栅极短接与源极构成正向二极管，其阳极节点接第一开关对以及该恒流源，其阴极接输入电压以及该开关电路的开关管，该第一开关对与该第二开关对均接时钟控制信号与反相时钟控制信号。

进一步地，该第一开关对包括第二PMOS管与第三NMOS管，该第二PMOS管栅极接该时钟控制信号，该第三NMOS管栅极接该反相时钟控制信号，该第二PMOS管与该第三NMOS管源极接该第四NMOS管漏极，该第二PMOS管和第三NMOS管的漏极接该第一NMOS管构成的正向二极管阳极。

进一步地，该第二开关对包括第八PMOS管、第九NMOS管，该第八PMOS管栅极接该时钟控制信号，该第九NMOS管栅极接该反相时钟控制信号，该第八PMOS管与该第九NMOS管源极接该第七NMOS管源极，该第八PMOS管与该第九NMOS管漏极接该开关电路。

进一步地，该第八PMOS管源极与衬底连接以避免源极与衬底形成二极管导通。

进一步地，该开关电路包括一开关管以及开关管栅极电压控制管，该开关管栅极电压控制管栅极接该时钟控制信号，漏极接该第八PMOS管与该第九NMOS管漏极，源极接地，该开关管源极接该第一NMOS管构成的正向二极管的阴极，栅极接该该第八PMOS管与该第九NMOS管漏极，漏极输出输出结果。

与现有技术相比，本发明一种导通电阻恒定的自举开关电路实现了一种导通电阻不随输入电压变化且具有衬偏效应抑制能力的自举开关，其可以直接替代现有技术中的采样开关M0，时钟控制信号CLK反相后可以直接连接自举开关，且时序一致，提升了电路的动态性能。

附图说明

图1为现有技术之基本采样保持电路的电路结构图；

图2为本发明一种导通电阻恒定的自举开关电路的电路结构图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图2为本发明一种导通电阻恒定的自举开关电路的电路结构图。如图2所示，本发明一种导通电阻恒定的自举开关电路，包括：电荷泵电路10、自举电路20、开关电路30。

其中，电荷泵电路10用于产生控制自举电路20的自举电容充电的控制电压，电荷泵电路10包括NMOS管M5-6(可称之为第五NMOS管M5与第六NMOS管M6)、电容C1-2(可称之为第一电容C1和第二电容C2)和反相器INV；自举电路20包括NMOS管M4/M7/M1(可称之为第四NMOS管M4、第七NMOS管M7、第一NMOS管M1)、开关对M2-3(可称之为第一开关对，包括第二PMOS管M2、第三NMOS管M3)、开关对(可称之为第二开关对，包括第八PMOS管M8、第九NMOS管)、偏置恒流源I_bias以及自举电容C0，用于产生自举高电压以控制开关电路30的开关管MN工作；开关电路包括开关管MN、以及开关管栅极电压控制管M10，用于按时序控制开关管MN接通或断开并在自举高压控制下产生恒定的导通电阻。其中，NMOS管M5-7漏极接电源电压，NMOS管M5栅极接NMOS管M6源极和电容C2上极板，NMOS管M6栅极接NMOS管M7栅极、NMOS管M5源极和电容C1上极板，时钟控制信号CLK接至电容C1下极板、反相器INV输入端、第二开关对M8-9的PMOS管M8的栅极、第一开关对M2-3的PMOS管M2的栅极以及NMOS管M10(开关管栅极电压控制管)的栅极，反相时钟控制信号CLKB接至第二开关对M8-9的NMOS管M9的栅极、第一开关对M2-3的NMOS管M3的栅极，反相器INV输出接至电容C2的下极板，NMOS管M7的源极接自举电容C0的上极板和第二开关对M8-9的PMOS管M8和NMOS管M9的源极，NMOS管M4的漏极接自举电容C0的下极板和第一开关对M2-3的PMOS管M2和NMOS管M3的源极，NMOS管M1的漏极和栅极短接与源极构成正向二极管，其阳极(NMOS管M1的漏极和栅极)节点A接第一开关对M2-3的PMOS管M2和NMOS管M3的漏极以及偏置恒流源I_bias，其阴极(NMOS管M1的源极)接输入电压V_in及开关管MN的源极，第二开关对M8-9的PMOS管M8和NMOS管M9的漏极接开关管MN的栅极和开关管栅极电压控制管M10的漏极，开关管MN的漏极为输出V_OUT，开关管栅极电压控制管M10的源极、NMOS管M4的源极接地。需说明的是，本发明中Ibias不特指某一种电流偏置方式，仅以偏置恒流源Ibias为例。

当时钟控制信号CLK为高电平“1”(VDD)时，电路处于保持状态。此时，两个开关对M8-9、M2-3均截止，电容C1的上极板电压为VDD，电容C2的上极板电压为0，NMOS管M5截止，NMOS管M6饱和导通，由于NMOS管M7与NMOS管M6的栅极相接，所以NMOS管M7也导通，电源通过NMOS管M7接至自举电容C0之上极板，另外，由于CLK为高电平，NMOS管M4导通，电源通过NMOS管M7和M4对自举电容C0进行充电，自举电容C0上的电压稳定为VDD，同时，由于电容C2的下极板电压为低电平，电源通过NMOS管M6给电容C2充电到VDD-V_th，其中，V_th为NMOS管M4的阈值电压。时钟控制信号CLK高电平使两个CMOS开关均关断，时钟控制信号CLK高电平使同时使NMOS管M10导通，M10导通将采样开关MN栅极电压V_G拉到地，所以采样开关MN关断，电路将处于保持阶段。

当时钟控制信号CLK为低电平0时，电路处于采样状态。此时，两个开关对M8-9、M2-3均导通，反相器INV使电容C2的下极板电压变为VDD，由于电容两端电压不能突变，所以电容C2上极板电压变为2VDD-V_th即NMOS管M6源极电压、NMOS管M5栅极电压，其中，V_th为M4的阈值电压，由于NMOS管M5之栅源电压变为2VDD-V_th，故NMOS管M5导通，电容C1被充电到VDD-V_th即NMOS管M6-7的栅极电压，NMOS管M6的栅源电压为(VDD-V_th)－(2VDD-V_th)＝-VDD小于0，所以NMOS管M6截止。由于CMOS开关对M2-3导通，自举电容C0下极板的电压变为V_in+V_A，其中V_A为NMOS管M1漏源间的电压差，同样，因为电容两端电压不能突变，自举电容C0上极板电压变为VDD+V_in+V_A，大于M7栅极电压VDD-Vth，M7栅源电压小于0，进而M7截止。由于CMOS开关M8-9导通，此时，自举电容C0上极板电压即为采样开关MN栅极电压即V_G＝VDD+V_in+V_A，开关管MN栅源电压为V_GS＝(VDD+V_in+V_A)-V_in＝VDD+V_A是高电平，所以采样开关MN导通，电路处于采样阶段。

需说明的是，本发明为避免PMOS管M8源端和衬底形成二极管导通，M8的衬底和源极相接。

在保持阶段时，采样开关(开关管MN)处于关断状态，一切正常。

在采样开关MN处于导通状态时，由于M1为二极管接法，因此其一直处于饱和状态，由饱和电流公式

$I_{\mathrm{bias}}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}(V_{\mathrm{GS}}-V_{\mathrm{thn}})---\left(2\right)$

其中，I_bias为偏置电流，V_thn为阈值电压。可得，其M1漏源两端的电压差V_A为

$V_A=V_{\mathrm{GS}}+V_{\mathrm{thn}}=\sqrt{\frac{I_{\mathrm{bias}}}{\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}}}+V_{\mathrm{thM}1}---\left(3\right)$

那么，采样开关MN的栅极电压为

V_G＝V_in+V_A+VDD    (4)

所以此时采样开关的导通电阻为

$R_{\mathrm{on}}=\frac{1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}(V_G-V_{\mathrm{in}}-V_{\mathrm{thMN}})}---\left(5\right)$

由于NMOS管M1和MN的源端相接，它们受到的衬偏效应基本一致，因此认为M1和MN阈值电压相等即V_thM1＝V_thMN，结合式(3)(4)(5)，R_on可以改写成：

$R_{\mathrm{on}}=\frac{1}{\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}(V_{\mathrm{DD}}+\sqrt{\frac{I_{\mathrm{bias}}}{\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}}})}---\left(6\right)$

对比式(1)可见，本发明中采样开关的导通电阻与输入电压V_in及管子的阈值电压V_thn均不相关，克服了衬偏效应的影响，当I_bias和VDD恒定时，导通电阻将很好的保持与采样开关MN物理参数相关的恒定值。

可见，本发明一种导通电阻恒定的自举开关电路实现了一种导通电阻不随输入电压变化且具有衬偏效应抑制能力的自举开关，其可以直接替代现有技术(图1)中的采样开关M0，CLK反相后可以直接连接自举开关，且时序一致。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (7)

1.一种导通电阻恒定的自举开关电路，至少包括：

电荷泵电路，用于产生控制自举电路的自举电容充电的控制电压；

自举电路，在电荷泵电路产生的控制电压控制下产生自举高电压以控制开关电路的开关管工作；

开关电路，用于按时序控制开关管接通或断开并在自举高电压控制下产生恒定的导通电阻。

2.如权利要求1所述的一种导通电阻恒定的自举开关电路，其特征在于：该电荷泵电路包括第五NMOS管、第六NMOS管、第一电容、第二电容以及反相器，该第五NMOS管、第六NMOS管漏极接电源电压，第五NMOS管栅极接第六NMOS管源极和第二电容上极板，该第六NMOS管栅极接该第五NMOS管源极、第一电容上极板以及该自举电路，该第一电容下极板接时钟控制信号，该反相器输入端接该时钟控制信号与该自举电路，输出端接该第二电容下极板。

3.如权利要求2所述的一种导通电阻恒定的自举开关电路，其特征在于：该自举电路包括第一NMOS管、第四NMOS管、第七NMOS管、第一开关对、第二开关对、恒流源以及自举电容，该第七NMOS管漏极接电源电压，栅极接该第六NMOS管，源极接该自举电容上极板与该第二开关对，该第四NMOS管漏极接该自举电容的下极板和该第一开关对，栅极接该反相器输入端，源极接地，该第一NMOS管漏极和栅极短接与源极构成正向二极管，其阳极节点接第一开关对以及该恒流源，其阴极接输入电压以及该开关电路的开关管，该第一开关对与该第二开关对均接时钟控制信号与反相时钟控制信号。

4.如权利要求3所述的一种导通电阻恒定的自举开关电路，其特征在于：该第一开关对包括第二PMOS管与第三NMOS管，该第二PMOS管栅极接该时钟控制信号，该第三NMOS管栅极接该反相时钟控制信号，该第二PMOS管与该第三NMOS管源极接该第四NMOS管漏极，该第二PMOS管和第三NMOS管的漏极接该第一NMOS管构成的正向二极管阳极。

5.如权利要求4所述的一种导通电阻恒定的自举开关电路，其特征在于：该第二开关对包括第八PMOS管、第九NMOS管，该第八PMOS管栅极接该时钟控制信号，该第九NMOS管栅极接该反相时钟控制信号，该第八PMOS管与该第九NMOS管源极接该第七NMOS管源极，该第八PMOS管与该第九NMOS管漏极接该开关电路。

6.如权利要求5所述的一种导通电阻恒定的自举开关电路，其特征在于：该第八PMOS管的衬底和源极相接以避免源极与衬底形成二极管导通。

7.如权利要求5所述的一种导通电阻恒定的自举开关电路，其特征在于：该开关电路包括一开关管以及开关管栅极电压控制管，该开关管栅极电压控制管栅极接该时钟控制信号，漏极接该第八PMOS管与该第九NMOS管漏极，源极接地，该开关管源极接该第一NMOS管构成的正向二极管的阴极，栅极接该该第八PMOS管与该第九NMOS管漏极，漏极输出输出结果。