CN106411302B - 开关控制电路 - Google Patents

开关控制电路 Download PDF

Info

Publication number
CN106411302B
CN106411302B CN201510452720.6A CN201510452720A CN106411302B CN 106411302 B CN106411302 B CN 106411302B CN 201510452720 A CN201510452720 A CN 201510452720A CN 106411302 B CN106411302 B CN 106411302B
Authority
CN
China
Prior art keywords
oxide
metal
semiconductor
control signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510452720.6A
Other languages
English (en)
Other versions
CN106411302A (zh
Inventor
骆川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201510452720.6A priority Critical patent/CN106411302B/zh
Priority to PCT/CN2016/081685 priority patent/WO2017016274A1/zh
Priority to US15/748,156 priority patent/US10236876B2/en
Publication of CN106411302A publication Critical patent/CN106411302A/zh
Application granted granted Critical
Publication of CN106411302B publication Critical patent/CN106411302B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种开关控制电路，用于对开关电路的通断进行控制；包括：时钟电路，用于生成第一时钟控制信号和第二时钟控制信号；电压提升电路，分别与时钟电路、供电电源连接，用于接收第二时钟控制信号以及供电电源输出的工作电压，并在第二时钟控制信号的控制下将工作电压提升预设值后形成开关控制信号；以及反相电路，分别与时钟电路、电压提升电路连接，用于接收第一时钟控制信号以及开关控制信号，并根据第一时钟控制信号控制是否输出开关控制信号给开关电路。上述开关控制电路在降低开关电路内阻的同时不会造成开关电路中的开关管被击穿的隐患，电路的可靠性较高。

Description

开关控制电路
技术领域
本发明涉及电路控制领域，特别是涉及开关控制电路。
背景技术
在一些高速高精度的信号处理以及转换电路里面，模拟信号在被采集和传输的过程中需要通过一些开关来实现。开关控制电路用来控制这些开关的通断。在构成开关的晶体管本身的特性不变的前提下，驱动开关的电压越高开关的导通电阻就越小，导通电阻减小可以使得模拟信号通过开关时的速度加快且模拟信号的失真减小。传统的开关控制电路能够提升驱动电压，但是系统供电电压过高或者采样的模拟信号的电压范围较大时，容易导致采样开关上的驱动电压过高进而导致采样开关存在被击穿的危险，电路可靠性较低。
发明内容
基于此，有必要提供一种具有高可靠性的开关控制电路。
一种开关控制电路，用于对开关电路的通断进行控制；包括：时钟电路，用于生成第一时钟控制信号和第二时钟控制信号；电压提升电路，分别与所述时钟电路、所述开关控制电路的供电电源连接，用于接收所述第二时钟控制信号以及所述供电电源输出的工作电压，并在所述第二时钟控制信号的控制下将所述工作电压提升预设值后形成开关控制信号；以及反相电路，分别与所述时钟电路、电压提升电路连接，用于接收所述第一时钟控制信号以及所述开关控制信号，并根据所述第一时钟控制信号控制是否将所述开关控制信号输出给所述开关电路。
在其中一个实施例中，所述第一时钟控制信号和所述第二时钟控制信号为互补的不交叠时钟信号。
在其中一个实施例中，所述反相电路包括第一反相单元和第二反相单元；所述第一反相单元和所述第二反相单元均为CMOS反相器；所述第一反相单元包括第一MOS管和第二MOS管；所述第二反相单元包括第三MOS管和第四MOS管；所述第一MOS管和所述第三MOS管为PMOS管，所述第二MOS管和所述第四MOS管为NMOS管；所述第一MOS管的栅极与所述第二MOS管的栅极连接后与所述时钟电路连接，用于接收所述第一时钟控制信号；所述第一MOS管的源极与所述供电电源连接；所述第一MOS管的漏极与所述第二MOS管的漏极连接后与所述第三MOS管的栅极连接；所述第三MOS管的栅极与所述第四MOS管的栅极连接；所述第三MOS管的源极与所述电压提升电路连接；所述第三MOS管的漏极和所述第四MOS管的漏极连接后作为输出端用于输出所述开关控制信号；所述第二MOS管的源极和所述第四MOS管的源极连接后接地。
在其中一个实施例中，所述开关电路包括两个开关管；所述开关控制信号为第一控制信号；所述反相电路还包括第三反相单元，与所述时钟电路连接，用于接收所述第一时钟控制信号并对所述第一时钟控制信号进行反相形成第二控制信号后输出给所述开关电路。
在其中一个实施例中，所述反相电路还包括延时电路，连接于所述第二MOS管的源极与地之间，用于延迟所述第一控制信号的输出使得所述第一控制信号和所述第二控制信号同步输出。
在其中一个实施例中，所述延时电路包括第三开关管；所述第三开关管的输入端与所述第二MOS管的源极连接，所述第三开关管的输出端接地；所述第三开关管的控制端与所述第三开关管的输入端连接。
在其中一个实施例中，所述第三开关管为NPN型晶体管。
在其中一个实施例中，所述第三反相单元包括三个串联的反相器。
在其中一个实施例中，所述电压提升电路包括第四反相单元、第一开关管、第二开关管以及自举电容；所述第四反相单元分别与所述供电电源、所述时钟电路以及所述自举电容的负极板连接；所述第一开关管的输入端与所述供电电源连接，所述第一开关管的输出端分别与所述自举电容的正极板、所述反相电路连接；所述第二开关管的输入端分别与所述自举电容的正极板、所述反相电路连接；所述第二开关管的输出端与所述供电电源连接；所述预设值为所述第二开关管的正向导通电压。
在其中一个实施例中，所述第四反相单元为CMOS反相器，包括第五MOS管和第六MOS管；所述第五MOS管为PMOS管，所述第六MOS管为NMOS管；所述第五MOS管的栅极与所述第六MOS管的栅极连接后与所述时钟电路连接，用于接收所述第二时钟控制信号；所述第五MOS管的源极与所述供电电源连接；所述第五MOS管的漏极与所述第六MOS管的漏极连接后与所述自举电容的负极板连接；所述第六MOS管的源极接地；所述第一开关管和所述第二开关管均为NPN型三极管。
上述开关控制电路中电压提升电路能够将供电电源输出的工作电压提升预设值形成开关控制信号后输出给反相电路。反相电路能够根据第一时钟控制信号控制是否输出该开关控制信号给开关电路，从而实现对开关电路通断的控制。由于开关控制信号的电压提升值为预设值，电压提升量可控，不会随外界因素变化而变化，因此在降低开关电路内阻的同时不会造成开关电路中的开关管被击穿的隐患，电路的可靠性较高。
附图说明
图1为一实施例中的开关控制电路的原理框图；
图2为一实施例中的开关控制电路的电路原理图；
图3为图2所示实施例中的开关控制电路中产生的两路时钟控制信号的示意图；
图4为图2所示实施例中的开关控制电路所控制的开关电路的电路原理图；
图5为另一实施例中的开关控制电路的电路原理图；
图6为图5所示实施例中的开关控制电路所控制的开关电路的电路原理图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
一种开关控制电路用于对开关电路的通断进行控制。图1为一实施例中的开关控制电路的原理框图，该开关控制电路包括时钟电路110、电压提升电路120以及反相电路130。其中，时钟电路110分别与电压提升电路120、反相电路130连接，反相电路130与电压提升电路120连接，且还用于与开关电路连接。
时钟电路110用于生成两路时钟控制信号分别输出给电压提升电路120以及反相电路130。具体地，生成的两路时钟控制信号分别为第一时钟控制信号CLK1和第二时钟控制信号CLK2。在本实施例中，第一时钟控制信号CLK1和第二时钟控制信号CLK2的相位互补且互不交叠。
电压提升电路120分别与时钟电路110以及开关控制电路的供电电源VDD连接，用于接收时钟电路110输出的第二时钟控制信号CLK2以及供电电源VDD输出的工作电压VDD。电压提升电路120在第二时钟控制信号CLK2的控制下将工作电压VDD提升预设值后形成开关控制信号H1并输出给反相电路130。
反相电路130用于接收时钟电路110输出的第一时钟控制信号CLK1以及开关控制信号H1，并根据第一时钟控制信号CLK1的电平高/低控制是否输出开关控制信号H1输出给开关电路。
上述开关控制电路中电压提升电路120能够将供电电源VDD输出的工作电压VDD提升预设值形成开关控制信号H1后输出给反相电路130。反相电路130能够根据第一时钟控制信号CLK1控制是否输出该开关控制信号H1给开关电路，从而实现对开关电路通断的控制。由于开关控制信号H1的电压提升值为预设值，电压提升量可控，不会随外界因素变化而变化，因此在降低开关电路内阻的同时不会造成开关电路中的开关管被击穿的隐患，电路的可靠性较高。
图2为一实施例中的开关控制电路的电路原理图(时钟电路未示)，图3为图2所示实施例中的开关控制电路产生的两路时钟控制信号的示意图；图4则为图2所示实施例中的开关控制电路所对应的开关电路的电路原理图。下面结合图2、图3以及图4对本实施例中的开关控制电路的电路结构及其工作过程做详细说明。
时钟电路产生的第一时钟控制信号CLK1和第二时钟控制信号CLK2的相位互补且互不交叠，如图3所示。
反相电路包括第一反相单元和第二反相单元。在本实施例中，第一反相单元和第二反相单元均为CMOS反相器。具体地，第一反相单元包括第一MOS管M1和第二MOS管M2，第二反相单元则包括第三MOS管M3和第四MOS管M4。其中，第一MOS管M1和第三MOS管M3为PMOS管，第二MOS管M2和第四MOS管M4则为NMOS管。具体地，第一MOS管M1的栅极与第二MOS管M2的栅极连接并与时钟电路中第一时钟控制信号CLK1的输出端连接，用于接收其输出的第一时钟控制信号CLK1。第一MOS管M1的源极与供电电源VDD连接，其漏极与第二MOS管M2的漏极连接后连接于第三MOS管M3的栅极。第三MOS管M3的栅极与第四MOS管M4的栅极连接。第三MOS管M3的源极与电压提升电路连接。第三MOS管M3的漏极与第四MOS管M4的漏极连接后作为输出端用于输出开关控制信号H1。第二MOS管M2的源极和第四MOS管M4的漏极连接后接地。
电压提升电路包括第四反相单元、第一开关管T1、第二开关管T2以及自举电容C。第四反相单元为CMOS反相器，其包括第五MOS管M5和第六MOS管M6。其中，第五MOS管M5为PMOS管，第六MOS管为NMOS管。第一开关管T1和第二开关管T2均为NPN型三极管，即：开关管的输入端为NPN型三极管的集电极；开关管的基极为NPN型三极管的控制端；开关管的输出端为NPN型三极管的发射极。第五MOS管M5的栅极与第六MOS管M6的栅极连接并与时钟电路的第二时钟控制信号CLK2的输出端连接，用于接收其输出的第二时钟控制信号CLK2。第五MOS管M5的源极与供电电源VDD连接，其漏极与第六MOS管M6的漏极连接并与自举电容C的负极板连接。自举电容C的正极板分别与第一开关管T1的发射极、第二开关管T2的集电极以及第三MOS管M3的源极连接。第一开关管T1的集电极与其基极连接后与供电电源VDD连接。第二开关管T2的发射极与供电电源VDD连接。第二开关管T2基极则与其集电极连接。
在本实施例中，开关电路包括开关管M7。开关管M7为NMOS管，其源极与采样端连接，用于接收采样模拟信号VIN。开关管M7的漏极为输出端VOUT，其还与采样电容CL连接后接地。
上述开关控制电路的工作过程具体如下：
当第一时钟控制信号CLK1为低电平时，第一MOS管M1导通、第二MOS管M2截止，从而控制第三MOS管截止、第四MOS管导通，输出端的输出信号为低电平，开关管M7截止。故，开关电路在为低电平的输出信号的控制下保持断开状态。当第一时钟控制信号CLK1为低电平时，第二时钟控制信号为高电平。因此，第五MOS管M5截止，第六MOS管M6导通，使得自举电容C的负极板电压为0。第一开关管T1导通，第二开关管T2截止，从而使得自举电容C的正极板电压为(VDD-Vbe)，Vbe为第一开关管T1的正向导通电压。在本实施例中，Vbe在0.7V左右。
当第二时钟控制信号CLK2变为高电平后，第五MOS管M5导通，第六MOS管M6截止，自举电容C的负极板电压变为VDD。根据电荷守恒原理，自举电容C的正极板电压变为(2VDD-Vbe)。此时，自举电容C的正极板电压大于VDD，故第二开关管T2正向偏置，第一开关管T1反向偏置。自举电容C的电荷通过第二开关管T2泄放，其正极板电压最终稳定在(VDD+Vbe)上。当CLK1变为高电平时，第一MOS管M1截止，第二MOS管M2导通，从而使得第三MOS管M3导通，第四MOS管M4截止，输出端输出电压为(VDD+Vbe)的开关控制信号H1。开关控制信号H1控制开关管M7导通，从而使得开关电路导通实现对模拟信号VIN的采样。
在本实施例中，形成的开关控制信号H1作为开关管M7的控制信号可以明显减小开关管的导通电阻，且开关控制信号H1的电压增量固定为第二开关管T2的正向导通电压，其值在0.7V左右。因此，增量电压不会过高，不会导致开关被击穿，在降低开关电路内阻的同时提高了电路的可靠性。并且，本案中的开关控制电路的电路结构简单，使用灵活，可以广泛应用于各种工艺平台。其能够避免在电路节点中出现过高电压的可能，提高了电路的可靠性。另外，其占用的版图面积也较小，能够满足大部分需要对模拟信号进行高速高精度采样的场合。
图5为另一实施例中的开关控制电路的电路原理图，图6则为图5所示的实施例中的开关控制电路所对应的开关电路的电路原理图。本实施例中开关电路中包括了由MOS管M8和MOS管M9形成的开关对。具体地，MOS管M8为NMOS管，MOS管M9为PMOS管。开关控制电路中的反相电路在图2所示实施例中的反相电路的基础上还包括了第三反相单元和延时电路。
在本实施例中，开关电路包括MOS管M8和MOS管M9，因此需要两路控制信号来对MOS管M8和MOS管M9分别进行控制。前述提及的开关控制信号H1为第一控制信号，输出给MOS管M8的栅极。第三反相单元则用于生成第二控制信号N1并输出给MOS管M9的栅极，从而控制MOS管M9的通断。第二控制信号N1和第一控制信号H1互为反相。具体地，第三反相单元包括三个顺次串联的反相器INV1、INV2以及INV3。反相器INV3的输出端输出第二控制信号H1。
由于第一时钟控制信号CLK1经过三级反相器的延时，因此为保证第一控制信号H1和第二控制信号H2这一对互补信号在时序上尽量同步，在反相电路中设置延时电路。延时电路包括第三开关管T3。第三开关管T3的输入端和控制端连接后与第二MOS管M2的源极连接。第三开关管T3的输出端接地。第三开关管T3为NPN型晶体管。在本实施例中，第三开关管T3为NPN型三级管，即：第三开关管T3的输入端为NPN型三极管的集电极；第三开关管T3的控制端为NPN型三极管的基极；第三开关管T3的输出端为NPN型三极管的发射极。在其他的实施例中，第三开关管T3还可以为N沟道MOS管。因此，通过延时电路以及第一反相单元、第二反相单元形成三级延时，可以保证第一控制信号H1和第二控制信号H2这一对互补信号在时序上尽量同步，从而保证MOS管M8和MOS管M9能同时断开和闭合。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种开关控制电路，用于对开关电路的通断进行控制，其特征在于，包括：
时钟电路，用于生成第一时钟控制信号和第二时钟控制信号；
电压提升电路，分别与所述时钟电路、所述开关控制电路的供电电源连接，用于接收所述第二时钟控制信号以及所述供电电源输出的工作电压，并在所述第二时钟控制信号的控制下将所述工作电压提升预设值后形成开关控制信号；以及
反相电路，分别与所述时钟电路、所述电压提升电路连接，用于接收所述第一时钟控制信号以及所述开关控制信号，并根据所述第一时钟控制信号控制是否将所述开关控制信号输出给所述开关电路；
其中，所述电压提升电路包括第四反相单元、第一开关管、第二开关管以及自举电容；所述第四反相单元分别与所述供电电源、所述时钟电路以及所述自举电容的负极板连接；所述第一开关管的输入端与所述供电电源连接，所述第一开关管的输出端分别与所述自举电容的正极板、所述反相电路连接，所述第一开关管的控制端与所述第一开关管的输入端连接；所述第二开关管的输入端分别与所述自举电容的正极板、所述反相电路连接，所述第二开关管的输出端与所述供电电源连接，所述第二开关管的控制端与所述第二开关管的输入端连接；所述预设值为所述第二开关管的正向导通电压。
2.根据权利要求1所述的开关控制电路，其特征在于，所述第一时钟控制信号和所述第二时钟控制信号为互补的不交叠时钟信号。
3.根据权利要求1所述的开关控制电路，其特征在于，所述反相电路包括第一反相单元和第二反相单元；所述第一反相单元和所述第二反相单元均为CMOS反相器；所述第一反相单元包括第一MOS管和第二MOS管；所述第二反相单元包括第三MOS管和第四MOS管；所述第一MOS管和所述第三MOS管为PMOS管，所述第二MOS管和所述第四MOS管为NMOS管；
所述第一MOS管的栅极与所述第二MOS管的栅极连接后与所述时钟电路连接，用于接收所述第一时钟控制信号；所述第一MOS管的源极与所述供电电源连接；所述第一MOS管的漏极与所述第二MOS管的漏极连接后与所述第三MOS管的栅极连接；所述第三MOS管的栅极与所述第四MOS管的栅极连接；所述第三MOS管的源极与所述电压提升电路连接；所述第三MOS管的漏极和所述第四MOS管的漏极连接后作为输出端用于输出所述开关控制信号；所述第二MOS管的源极和所述第四MOS管的源极连接后接地。
4.根据权利要求3所述的开关控制电路，其特征在于，所述开关电路包括两个开关管；所述开关控制信号为第一控制信号；所述反相电路还包括第三反相单元，与所述时钟电路连接，用于接收所述第一时钟控制信号并对所述第一时钟控制信号进行反相形成第二控制信号后输出给所述开关电路。
5.根据权利要求4所述的开关控制电路，其特征在于，所述反相电路还包括延时电路，连接于所述第二MOS管的源极与地之间，用于延迟所述第一控制信号的输出使得所述第一控制信号和所述第二控制信号同步输出。
6.根据权利要求5所述的开关控制电路，其特征在于，所述延时电路包括第三开关管；所述第三开关管的输入端与所述第二MOS管的源极连接，所述第三开关管的输出端接地；所述第三开关管的控制端与所述第三开关管的输入端连接。
7.根据权利要求6所述的开关控制电路，其特征在于，所述第三开关管为NPN型晶体管。
8.根据权利要求4所述的开关控制电路，其特征在于，所述第三反相单元包括三个串联的反相器。
9.根据权利要求1所述的开关控制电路，其特征在于，所述第四反相单元为CMOS反相器，包括第五MOS管和第六MOS管；所述第五MOS管为PMOS管，所述第六MOS管为NMOS管；所述第五MOS管的栅极与所述第六MOS管的栅极连接后与所述时钟电路连接，用于接收所述第二时钟控制信号；所述第五MOS管的源极与所述供电电源连接；所述第五MOS管的漏极与所述第六MOS管的漏极连接后与所述自举电容的负极板连接；所述第六MOS管的源极接地；所述第一开关管和所述第二开关管均为NPN型三极管。
CN201510452720.6A 2015-07-28 2015-07-28 开关控制电路 Active CN106411302B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510452720.6A CN106411302B (zh) 2015-07-28 2015-07-28 开关控制电路
PCT/CN2016/081685 WO2017016274A1 (zh) 2015-07-28 2016-05-11 开关控制电路
US15/748,156 US10236876B2 (en) 2015-07-28 2016-05-11 Switch control circuit with booster

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510452720.6A CN106411302B (zh) 2015-07-28 2015-07-28 开关控制电路

Publications (2)

Publication Number Publication Date
CN106411302A CN106411302A (zh) 2017-02-15
CN106411302B true CN106411302B (zh) 2019-03-15

Family

ID=57884067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510452720.6A Active CN106411302B (zh) 2015-07-28 2015-07-28 开关控制电路

Country Status (3)

Country Link
US (1) US10236876B2 (zh)
CN (1) CN106411302B (zh)
WO (1) WO2017016274A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109228360B (zh) * 2018-10-31 2020-12-15 安徽省春谷3D打印智能装备产业技术研究院有限公司 3d打印机皮带松紧调节装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540600A (zh) * 2009-04-09 2009-09-23 复旦大学 一种应用于开关电容电路的双自举开关
CN101977046A (zh) * 2010-09-25 2011-02-16 西安电子科技大学 自举采样开关电路和自举电路
CN103326700A (zh) * 2013-05-23 2013-09-25 苏州苏尔达信息科技有限公司 一种自举采样开关电路
CN103762986A (zh) * 2014-01-16 2014-04-30 四川和芯微电子股份有限公司 采样保持开关电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808502A (en) * 1995-06-05 1998-09-15 Hewlett-Packard Co. Parallel micro-relay bus switch for computer network communication with reduced crosstalk and low on-resistance using charge pumps
JP4354056B2 (ja) * 1999-10-12 2009-10-28 株式会社 沖マイクロデザイン 半導体集積回路
US6404237B1 (en) * 2000-12-29 2002-06-11 Intel Corporation Boosted multiplexer transmission gate
US6693479B1 (en) * 2002-06-06 2004-02-17 Analog Devices, Inc. Boost structures for switched-capacitor systems
US20070046359A1 (en) * 2005-08-29 2007-03-01 Texas Instruments Incorporated Apparatus and method for effecting switching of an input signal by a switching transistor
JP5143483B2 (ja) 2007-07-03 2013-02-13 ルネサスエレクトロニクス株式会社 昇圧回路、およびその昇圧回路を備える集積回路
CN102545862B (zh) 2010-12-23 2014-06-04 无锡华润上华半导体有限公司 开关电路
CN102270981A (zh) 2011-06-28 2011-12-07 上海宏力半导体制造有限公司 采样开关电路
US8624663B2 (en) * 2012-03-02 2014-01-07 Fairchild Semiconductor Corporation Methods and apparatus related to an improved complementary MOSFET switch
US8525574B1 (en) * 2012-05-15 2013-09-03 Lsi Corporation Bootstrap switch circuit with over-voltage prevention

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540600A (zh) * 2009-04-09 2009-09-23 复旦大学 一种应用于开关电容电路的双自举开关
CN101977046A (zh) * 2010-09-25 2011-02-16 西安电子科技大学 自举采样开关电路和自举电路
CN103326700A (zh) * 2013-05-23 2013-09-25 苏州苏尔达信息科技有限公司 一种自举采样开关电路
CN103762986A (zh) * 2014-01-16 2014-04-30 四川和芯微电子股份有限公司 采样保持开关电路

Also Published As

Publication number Publication date
US20180262191A1 (en) 2018-09-13
CN106411302A (zh) 2017-02-15
US10236876B2 (en) 2019-03-19
WO2017016274A9 (zh) 2018-02-01
WO2017016274A1 (zh) 2017-02-02

Similar Documents

Publication Publication Date Title
CN102761337B (zh) 跟踪系统与对输入信号执行跟踪操作的方法
CN101795129B (zh) 上电复位电路
CN108155899B (zh) 一种栅压自举开关电路
EP2634774B1 (en) Track and hold circuit and method
CN103997326A (zh) 一种导通电阻恒定的自举开关电路
CN104205641A (zh) 用于时钟转换器电路的系统
US7940091B1 (en) Bootstrapped switch for sampling voltages beyond the supply voltage
CN108282083B (zh) 一种混合结构电荷泵电路
CN106411302B (zh) 开关控制电路
CN102571091A (zh) 一种模数转换器及电子设备
TW201337499A (zh) 電荷幫浦
CN116169863A (zh) 一种用于实现nmos管加速驱动的装置
CN110579635B (zh) 一种多通道电压差值的采样电路及其采样方法
CN104811034A (zh) 适合低电压操作的简单电荷泵电路
CN114374388A (zh) 一种两步式建立的自举采样开关电路及集成电路
CN107645295A (zh) 一种分时采样保持电路
CN112769430B (zh) 一种信号沿检测延时电路、电器及信号沿检测延时装置
CN110690820B (zh) 一种用于Buck电路的上管栅源电压采样电路
CN107404316B (zh) 信号复用装置
CN108075775B (zh) 栅压自举输出开关电路及采样电路
CN110224593A (zh) 具有内阻自适应的最大功率追踪电路及dc-dc升压电路
CN109887467B (zh) 移位寄存器以及栅极驱动装置
US9112406B2 (en) High efficiency charge pump circuit
CN109327205B (zh) 一种升压时钟发生电路
CN105336368B (zh) 一种非交叠四相位时钟产生电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant