CN108075775B - 栅压自举输出开关电路及采样电路 - Google Patents
栅压自举输出开关电路及采样电路 Download PDFInfo
- Publication number
- CN108075775B CN108075775B CN201610996881.6A CN201610996881A CN108075775B CN 108075775 B CN108075775 B CN 108075775B CN 201610996881 A CN201610996881 A CN 201610996881A CN 108075775 B CN108075775 B CN 108075775B
- Authority
- CN
- China
- Prior art keywords
- output
- switch
- circuit
- field effect
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了栅压自举输出开关电路及采样电路,采用短脉冲产生电路、输出开关、自举电路及复位电路组建形成。本发明采用常规的薄栅管作为栅压自举输出开关的输出开关,使得该场效应管通过短脉冲产生电路开启,之后其栅极保持在高阻浮空状态。这种设计相比于现有技术,减小了场效应管的尺寸,进而减小了寄生电容,减小了功耗、提高了速度。同时也避免了传统栅压自举输出开关电路中使用薄栅极电极的场效应管所需的栅极驱动电路,降低了电路复杂度,减小了输入的负载。
Description
技术领域
本发明涉及电子技术领域中高速高精度模拟信号/数字信号转换技术,具体涉及栅压自举输出开关电路及采样电路。
背景技术
由于现代通信系统的飞速发展,对高速高精度模/数转换器的设计提出了更多的挑战,要求多个通道集成,使得电路规模越来越大,并且要求保证性能的同时降低功耗,提高速度。
栅压自举开关是高精度模/数转换器中非常关键的模块,对采样系统的线性度起着决定性作用。目前的栅压自举开关是用输入信号把充电后的电容自举来开启MOS管开关,从而使MOS管开关导通电阻与输入信号无关。栅压自举电路的输出通常使用厚栅极电极的场效应管作开关,以防被击穿,这种做法增大了寄生电容,从而增大了功耗、降低了速度;或者使用常规的薄栅极电极的场效应管,但其栅极需要跟随输入信号变化,增加了电路复杂度和输入信号的负载。其中,当场效应管的栅氧化层厚度等于对应半导体工艺提供的最小沟道尺寸的场效应管的栅氧化层厚度时,该场效应管为薄栅管;当场效应管的栅氧化层厚度大于对应半导体工艺提供的最小沟道尺寸的场效应管的栅氧化层厚度时,该场效应管为厚栅管。
发明内容
本发明的目的在于为了解决传统的栅压自举开关电路由于采用厚栅管作为开关,从而增大了功耗、降低了速度,或采用薄栅管时,薄栅极电极的场效应管的栅极需要跟随输入信号变化,增加了电路复杂度和输入信号的负载等问题的出现;提供了栅压自举输出开关电路及采样电路。
为了达到上述目的,本发明通过以下技术方案实现:
一种栅压自举输出开关电路,所述栅压自举输出开关电路包含:
短脉冲产生电路,产生负脉冲信号或高电平信号;
输出开关,所述输出开关包含第一输入端、第二输入端;所述输出开关的第二输入端与所述短脉冲产生电路的输出端连接;当所述第二输入端获取所述负脉冲信号时,所述输出开关控制外部采样电路进行采样;当所述第二输入端获取所述高电平信号时,所述输出开关控制所述外部采样电路停止采样进行保持;
自举电路,分别与所述输出开关的第一输入端、所述短脉冲产生电路连接;根据所述短脉冲产生电路的控制所述自举电路获取外部信号源,并输出自举电压至所述输出开关的第一输入端;
复位电路,分别与所述输出开关的输出端、所述短脉冲产生电路连接。
较佳地,所述短脉冲产生电路包含:
控制信号输入模块,输出控制信号;所述控制信号输入模块分别与所述自举电路、所述复位电路连接;所述控制信号为高电平信号或低电平信号;
逻辑运算模块,与所述控制信号输入模块连接;
开关模块,分别与所述控制信号输入模块、所述逻辑运算模块连接,所述开关模块的输出端与所述输出开关的第二输入端连接。
较佳地,所述逻辑运算模块包含:
第一非门,所述第一非门的输入端与所述控制信号输入模块连接;
第二非门,所述第二非门的输入端与所述第一非门的输出端连接;
或非门,所述或非门分别与所述第一非门的输出端、所述第二非门的输出端连接,所述或非门的输出端与所述开关模块连接。
较佳地,所述开关模块包含:
第一P型场效应管,所述第一P型场效应管的源极获取第一电源电压,所述第一P型场效应管的栅极与所述控制信号输入模块连接;
第一N型场效应管,所述第一N型场效应管的漏极与所述第一P型场效应管的漏极连接,所述第一N型场效应管的源极接地,所述第一N型场效应管的栅极与所述逻辑运算模块的输出端连接;
所述第一P型场效应管与第一N型场效应管的连接点与所述输出开关的第二输入端连接。
较佳地,所述自举电路包含:
第一开关模块,所述第一开关模块获取第二电源电压,所述第一开关模块获取经反相处理的所述控制信号输入模块输出的所述控制信号;
自举电容,所述自举电容的上极板与所述第一开关模块串联连接;
第二开关模块,所述第二开关模块与所述自举电容的下极板串联连接,并且所述第二开关模块接地;所述第二开关模块获取经反相处理的所述控制信号输入模块输出的所述控制信号;
第三开关模块,所述第三开关模块获取所述外部信号源,并与所述自举电容的下极板串联连接;所述第三开关模块获取所述控制信号输入模块的所述控制信号;
当所述控制信号输入模块输出的所述控制信号为低电平时,经反相处理后,所述第一开关模块、所述第二开关模块控制所述自举电容利用所述第二电源电压进行充电;当所述控制信号输入模块输出信号为高电平时,所述第三开关模块控制所述自举电容利用所述外部信号源进行充电。
较佳地,所述复位电路包含:
第三非门,所述第三非门的输入端与所述控制信号输入模块连接;
第二N型场效应管,所述第二N型场效应管的源极与所述第三非门的输出端连接,所述第二N型场效应管的栅极获取第三电源电压,所述第二N型场效应管的漏极与所述输出开关的输出端连接。
较佳地,所述输出开关为第二P型场效应管;所述第二P型场效应管的栅极为所述第二输入端与所述短脉冲产生电路连接,所述第二P型场效应管的源极为所述第一输入端与所述自举电路连接,所述第二P型场效应管的漏极与所述复位电路连接。
较佳地,所述第二P型场效应管的栅氧化层厚度等于对应半导体工艺提供的最小沟道尺寸的场效应管的栅氧化层厚度。
一种采样电路,所述采用电路包含所述栅压自举输出开关电路,所述采样电路还包含:
信号源,与所述栅压自举输出开关电路连接;
输入开关,分别获取所述信号源的信号、所述栅压自举输出开关电路的输出信号;当所述栅压自举输出开关电路提供的所述输出信号的电压高于所述信号源电压时,所述输入开关闭合工作;否则,所述输入开关断开;
采样电容,所述采样电容的一端与所述输入开关连接,所述采样电容的另一端接地;当,所述输入开关闭合工作时,所述输入开关控制所述采样电容采样到所述信号源的信号;否则,所述输入开关控制所述采样电容停止工作。
较佳地,所述输入开关为第三N型场效应管;所述第三N型场效应管的漏极与所述信号源连接,所述第三N型场效应管的栅极与所述栅压自举输出开关电路连接,所述第三N型场效应管的源极与所述采样电容连接。
在符合本领域常识的基础上,上述各优选条件,可任意组合,即得本发明各较佳实例。
本发明的积极进步效果在于:
本发明公开的栅压自举输出开关电路及采样电路,采用短脉冲产生电路、输出开关、自举电路及复位电路组建形成。本发明采用常规的薄栅管作为栅压自举输出开关的输出开关,使得该场效应管通过短脉冲产生电路开启,之后其栅极保持在高阻浮空状态。这种设计相比于现有技术,减小了场效应管的尺寸,进而减小了寄生电容,减小了功耗、提高了速度。同时也避免了传统栅压自举输出开关电路中使用薄栅极电极的场效应管所需的栅极驱动电路,降低了电路复杂度,减小了输入的负载。
附图说明
图1为本发明一种栅压自举输出开关电路的整体结构示意图。
图2为本发明一种采样电路的实施例示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
如图1所示,一种栅压自举输出开关电路,包含:短脉冲产生电路1、输出开关、自举电路2以及复位电路3。
其中,短脉冲产生电路1能够产生负脉冲信号或高电平信号。输出开关包含第一输入端、第二输入端;输出开关的第二输入端与短脉冲产生电路1的输出端连接。自举电路2分别与输出开关的第一输入端、短脉冲产生电路1连接。复位电路3分别与输出开关的输出端Vbst、短脉冲产生电路1连接。
本实施例中的栅压自举输出开关电路具体工作原理如下:
在采样相时,当输出开关的第二输入端获取负脉冲信号时,自举电路2根据短脉冲产生电路1的控制获取外部信号源,并输出自举电压至输出开关的第一输入端;输出开关控制外部采样电路进行采样。
在保持相时,当第二输入端获取高电平信号时,自举电路2根据短脉冲产生电路1的控制进行充电,并输出参考电压至输出开关的第一输入端;输出开关控制外部采样电路停止采样进行保持。
本实施例中,输出开关为薄栅管。在采样相时,输出开关通过短脉冲产生电路1导通后,输出开关的栅极保持高阻浮空状态。相比于现有技术中输出开关采用厚栅极电极的场效应管时,本实施例的场效应管尺寸较小、寄生电容较小,并且提高了运行速度。同时,本实施例相比于传统使用薄栅极电极的场效应管的栅压自举输出开关电路,降低了电路复杂度、减小了输入的负载。
实施例2
如图1所示,一种栅压自举输出开关电路,包含:短脉冲产生电路1、输出开关、自举电路2以及复位电路3。
其中,短脉冲产生电路1包含:控制信号输入模块、逻辑运算模块以及开关模块。逻辑运算模块与控制信号输入模块连接;开关模块分别与控制信号输入模块、逻辑运算模块连接;开关模块的输出端与输出开关的第二输入端连接。
本实施例中,控制信号输入模块用于输出控制信号,控制信号为高电平信号或低电平信号。控制信号输入模块分别与自举电路2、复位电路3连接。
其中,逻辑运算模块包含:第一非门D1、第二非门D2以及或非门NOR。第一非门D1的输入端与控制信号输入模块连接;第二非门D2的输入端与第一非门的输出端连接;或非门NOR分别与第一非门D1的输出端、第二非门D2的输出端连接,或非门NOR的输出端与开关模块连接。
其次,开关模块包含:第一P型场效应管M2、第一N型场效应管M3。第一P型场效应管M2的源极获取第一电源电压,第一P型场效应管M2的栅极与控制信号输入模块连接;第一N型场效应管M3的漏极与第一P型场效应管M2的漏极连接,第一N型场效应管M3的源极接地,第一N型场效应管M3的栅极与逻辑运算模块的输出端连接;第一P型场效应管M2与第一N型场效应管M3的连接点与输出开关的第二输入端连接。
其中,自举电路2包含:第一开关模块K1、自举电容C1、第二开关模块K2以及第三开关模块K3。第一开关模块K1获取第二电源电压,第一开关模块K1获取控制信号输入模块经反相处理的控制信号;自举电容C1的上极板与第一开关模块K1串联连接;第二开关模块K2与自举电容C1的下极板串联连接,并且第二开关模块K2接地;第二开关模块K2获取控制信号输入模块经反相处理的控制信号;第三开关模块K3获取外部信号源Vin,并与自举电容C1的下极板串联连接;第三开关模块K3获取控制信号输入模块的控制信号。
本实施例中,当控制信号输入模块输出的控制信号为低电平时,经反相处理后,第一开关模块K1、第二开关模块K2控制自举电容C1利用第二电源电压进行充电;当控制信号输入模块输出信号为高电平时,第三开关模块控制自举电容利用外部信号源Vin进行充电。
其中,复位电路3包含:第三非门D3、第二N型场效应管M7。第三非门D3的输入端与控制信号输入模块连接;第二N型场效应管M7的源极与第三非门D3的输出端连接,第二N型场效应管M7的栅极获取第三电源电压,第二N型场效应管M7的漏极与输出开关的输出端Vbst连接。
本实施例中,输出开关为第二P型场效应管M1,第二P型场效应管为薄栅管,其中薄栅管的栅氧化层厚度等于对应半导体工艺提供的最小沟道尺寸的场效应管的栅氧化层厚度。第二P型场效应管的栅极为第二输入端并与短脉冲产生电路1连接,第二P型场效应管的源极为第一输入端并与自举电路2连接,第二P型场效应管的漏极与复位电路3连接。
本实施例中,对于0.18μm工艺,最小尺寸的场效应管的沟道长度为0.18μm,栅氧化层厚度约为3.1nm,那么,对于0.18μm工艺的场效应管而言,栅氧化层厚度为3.1nm的场效应管都是薄栅管;栅氧化层厚度大于3.1nm的场效应管都是厚栅管。对应0.35μm工艺,最小尺寸的场效应管的沟道长度为0.35μm,栅氧化层厚度约为6.4nm,那么,对于0.35μm工艺的场效应管而言,栅氧化层厚度为6.4nm的场效应管都是薄栅管;栅氧化层厚度大于6.4nm的场效应管都是厚栅管。
本实施例中,第一电源电压、第二电源电压以及第三电源电压相等,均为VDD。
本实施例一种栅压自举输出开关电路具体工作原理如下:
控制信号输入模块输出控制信号clk、经第一非门D1输出的信号为clkn0、经第二非门D2输出的信号为clkd0,经第三非门D3输出的信号为clkn3、第一开关模块K1获取的经反相处理的控制信号为clkn1、第二开关模块K2获取的经反相处理的控制信号为clkn2、第三开关模块K3获取的控制信号为clkd1。其中,clk与clkd0、clkd1同相、clk与clkn0~clkn3反相。第一P型场效应管M2与第一N型场效应管M3的连接点设为节点A。
在保持相时,控制信号输入模块输出控制信号clk为低电平信号,则第一P型场效应管M2导通,逻辑运算模块中的或非门NOR输出低电平信号,使得第一N型场效应管M3断开;则节点A使得输出开关第二P型场效应管M1断开。第三开关模块K3呈断开状态,第一开关模块K1、第二开关模块K2呈闭合状态;使得自举电容C1充电至第二电源电压VDD。同时,复位电路3经第三非门D3输出的信号clkn3为高电平信号,使得第二N型场效应管M7导通;使得栅极自举开关电路进行复位。
在采样相时,控制信号输入模块输出控制信号clk为高电平信号,则第一P型场效应管M2断开、逻辑运算模块中第一非门D1输出的信号clkn0产生一个短暂的负脉冲信号,使得或非门NOR输出一个短暂的正脉冲信号,从而使得第一N型场效应管M3有一个短暂的导通时间,则节点A输出的负脉冲信号能够使得输出开关第二P型场效应管M1开启。随即,第一N型场效应管M3断开,使得节点A保持浮空状态。此时,由于控制信号输入模块输出控制信号clk为高电平信号,则第三开关模块K3呈闭合状态,第一开关模块K1、第二开关模块K2呈断开状态,信号源Vin会将自举电容C1上的电压举高至Vin+VDD,由于第二P型场效应管M1自身的寄生电容作用,节点A的电压会跟随自举电容C1上极板的电压变化,从而使得第二P型场效应管M1的Vgs不会超过击穿电压。进而实现了本发明能够采用第二P型场效应管M1的栅氧化厚度等于任一种半导体工艺提供的对应最小尺寸,降低了场效应管的尺寸、减小了寄生电容、提高了运作速度。由于节点A点浮空,因此,一种栅压自举输出开关电路对地的寄生也是很小的,减小了对输入驱动电路的负载。
实施例3
如图2所示的一种采样电路,采用电路包含栅压自举输出开关电路,采样电路还包含:信号源、输入开关M0及采样电容Cs。
其中,信号源与栅压自举输出开关电路连接;输入开关M0分别获取信号源的信号、栅压自举输出开关电路的输出信号;当栅压自举输出开关电路提供的输出信号的电压高于信号源电压时,输入开关闭合工作;否则,输入开关M0断开。采样电容Cs的一端与输入开关M0连接,采样电容Cs的另一端接地。
本实施例中,信号源与实施例1、2中的外部信号源为同一信号源。
本实施例中,输入开关为第三N型场效应管;第三N型场效应管的漏极与信号源连接,第三N型场效应管的栅极与栅压自举输出开关电路连接,第三N型场效应管的源极与采样电容连接。
本实施例中的一种采样电路,具体工作原理如下:
在采样相时,栅压自举输出开关电路输出信号的电压约为Vin+VDD,用于导通输入开关M0,使得采样电容Cs进行采样得到信号源电压Vin。在采样相结束、进入保持相后,栅压自举输出开关电路输出信号用于断开输入开关M0控制采样电容停止充电。本实施例公开的采样电路采用的栅压自举输出开关电路,能够降低电路复杂程度、减小输入复杂、提高运行速度,最终提高采样电路的工作效率。
虽然以上描述了本发明的具体实施方式,但是本领域的技术人员应当理解,这些仅是举例说明,本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下,可以对这些实施方式做出多种变更或修改,但这些变更和修改均落入本发明的保护范围。
Claims (9)
1.一种栅压自举输出开关电路,其特征在于,所述栅压自举输出开关电路包含:短脉冲产生电路、输出开关、自举电路和复位电路;输出开关包括第一输入端、第二输入端和输出端;
短脉冲产生电路,包括依次连接的控制信号输入模块、逻辑运算模块以及开关模块,控制信号输入模块输出控制信号,所述控制信号以及所述控制信号经逻辑运算模块处理后的信号输出至开关模块,开关模块输出负脉冲信号或高电平信号至输出开关的第二输入端;
自举电路接收外部信号源、第二电源电压、控制信号输入模块输出的控制信号以及将所述控制信号进行反相处理后的信号;
复位电路接收第三电源电压以及控制信号输入模块输出的所述控制信号,复位电路的一端连接至输出开关的输出端;
在采样相时,开关模块输出的负脉冲信号使得输出开关导通,输出开关的第二输入端保持高阻浮空状态,自举电路获取外部信号源,并输出自举电压至所述输出开关的第一输入端,输出开关控制外部采样电路进行采样;
在保持相时,开关模块输出的高电平信号使得输出开关断开,复位电路导通,栅压自举输出开关电路进行复位,外部采样电路停止采样进行保持。
2.如权利要求1所述的栅压自举输出开关电路,其特征在于,所述逻辑运算模块包含:
第一非门,所述第一非门的输入端与所述控制信号输入模块连接;
第二非门,所述第二非门的输入端与所述第一非门的输出端连接;
或非门,所述或非门的两个输入端分别与所述第一非门的输出端、所述第二非门的输出端连接,所述或非门的输出端与所述开关模块连接。
3.如权利要求2所述的栅压自举输出开关电路,其特征在于,所述开关模块包含:
第一P型场效应管,所述第一P型场效应管的源极获取第一电源电压,所述第一P型场效应管的栅极与所述控制信号输入模块连接;
第一N型场效应管,所述第一N型场效应管的漏极与所述第一P型场效应管的漏极连接,所述第一N型场效应管的源极接地,所述第一N型场效应管的栅极与所述逻辑运算模块的输出端连接;
所述第一P型场效应管与所述第一N型场效应管的连接点与所述输出开关的第二输入端连接。
4.如权利要求3所述的栅压自举输出开关电路,其特征在于,所述自举电路包含:
第一开关模块,所述第一开关模块的第一端获取第二电源电压,所述第一开关模块的控制端获取经反相处理的所述控制信号输入模块输出的所述控制信号;
自举电容,所述自举电容的上极板与所述第一开关模块的第二端串联连接;
第二开关模块,所述第二开关模块的第一端与所述自举电容的下极板串联连接,并且所述第二开关模块的第二端接地;所述第二开关模块的控制端获取经反相处理的所述控制信号输入模块输出的所述控制信号;
第三开关模块,所述第三开关模块的第一端获取所述外部信号源,第三开关模块的第二端与所述自举电容的下极板串联连接;所述第三开关模块的控制端获取所述控制信号输入模块输出的所述控制信号;
当所述控制信号输入模块输出的所述控制信号为低电平时,经反相处理后,所述第一开关模块、所述第二开关模块控制所述自举电容利用所述第二电源电压进行充电;当所述控制信号输入模块输出信号为高电平时,所述第三开关模块控制所述自举电容利用所述外部信号源进行充电。
5.如权利要求4所述的栅压自举输出开关电路,其特征在于,所述复位电路包含:
第三非门,所述第三非门的输入端与所述控制信号输入模块连接;
第二N型场效应管,所述第二N型场效应管的源极与所述第三非门的输出端连接,所述第二N型场效应管的栅极获取第三电源电压,所述第二N型场效应管的漏极与所述输出开关的输出端连接。
6.如权利要求1-5任一项所述的栅压自举输出开关电路,其特征在于,所述输出开关为第二P型场效应管,所述第二P型场效应管的栅极为所述第二输入端并与所述短脉冲产生电路连接,所述第二P型场效应管的源极为所述第一输入端并与所述自举电路连接,所述第二P型场效应管的漏极与所述复位电路连接。
7.如权利要求6所述的栅压自举输出开关电路,其特征在于,所述第二P型场效应管的栅氧化厚度等于对应半导体工艺提供的最小沟道尺寸的场效应管的栅氧化层厚度。
8.一种采样电路,其特征在于,所述采样电路包含如权利要求1-7任意一项所述的栅压自举输出开关电路,所述采样电路还包含:
信号源,与所述栅压自举输出开关电路连接;
输入开关,分别获取所述信号源的信号、所述栅压自举输出开关电路的输出信号;当所述栅压自举输出开关电路提供的所述输出信号的电压高于所述信号源的电压时,所述输入开关闭合工作;否则,所述输入开关断开;
采样电容,所述采样电容的一端与所述输入开关连接,所述采样电容的另一端接地;当,所述输入开关闭合工作时,所述输入开关控制所述采样电容采样到所述信号源的信号;否则,所述输入开关控制所述采样电容停止工作。
9.如权利要求8所述的采样电路,其特征在于,所述输入开关为第三N型场效应管;所述第三N型场效应管的漏极与所述信号源连接,所述第三N型场效应管的栅极与所述栅压自举输出开关电路连接,所述第三N型场效应管的源极与所述采样电容连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610996881.6A CN108075775B (zh) | 2016-11-10 | 2016-11-10 | 栅压自举输出开关电路及采样电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610996881.6A CN108075775B (zh) | 2016-11-10 | 2016-11-10 | 栅压自举输出开关电路及采样电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108075775A CN108075775A (zh) | 2018-05-25 |
CN108075775B true CN108075775B (zh) | 2023-07-04 |
Family
ID=62154814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610996881.6A Active CN108075775B (zh) | 2016-11-10 | 2016-11-10 | 栅压自举输出开关电路及采样电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108075775B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111431517B (zh) * | 2020-05-07 | 2022-04-22 | 西安交通大学 | 内嵌输入缓冲器的超高速自举开关电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103036569A (zh) * | 2012-11-28 | 2013-04-10 | 四川和芯微电子股份有限公司 | 采样保持电路 |
CN103532534A (zh) * | 2013-09-17 | 2014-01-22 | 电子科技大学 | 栅压自举开关电路 |
CN104113316A (zh) * | 2014-05-12 | 2014-10-22 | 西安电子科技大学 | 一种cmos栅压自举开关电路 |
-
2016
- 2016-11-10 CN CN201610996881.6A patent/CN108075775B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103036569A (zh) * | 2012-11-28 | 2013-04-10 | 四川和芯微电子股份有限公司 | 采样保持电路 |
CN103532534A (zh) * | 2013-09-17 | 2014-01-22 | 电子科技大学 | 栅压自举开关电路 |
CN104113316A (zh) * | 2014-05-12 | 2014-10-22 | 西安电子科技大学 | 一种cmos栅压自举开关电路 |
Also Published As
Publication number | Publication date |
---|---|
CN108075775A (zh) | 2018-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107370487B (zh) | 一种基于nmos管的栅压自举开关电路 | |
CN108155899B (zh) | 一种栅压自举开关电路 | |
CN105187039B (zh) | 一种cmos栅压自举开关电路 | |
CN101977046A (zh) | 自举采样开关电路和自举电路 | |
KR20170042745A (ko) | 저온 폴리 실리콘 박막 트랜지스터 goa회로 | |
CN110635791B (zh) | 一种采用镜像结构的栅压自举采样开关电路 | |
CN108777579B (zh) | 栅压自举开关 | |
CN112671382B (zh) | 一种栅压自举开关电路 | |
CN111245413A (zh) | 一种高速高线性度的栅压自举开关电路 | |
CN209748522U (zh) | 电压电平移位器 | |
CN112383292B (zh) | 一种高速高线性度栅压自举开关电路 | |
CN111614356B (zh) | 栅压自举采样电路 | |
CN101001085A (zh) | 信号采样保持电路 | |
CN113726321B (zh) | 一种自举开关电路和模数转换器 | |
CN105897264B (zh) | 快速切断/接通的源极跟随器 | |
US7679428B2 (en) | Comparator and analog-to-digital converter using the same | |
CN102006041A (zh) | 一种可阵列式用的全数字cmos工艺实现的栅压自举开关 | |
CN108075775B (zh) | 栅压自举输出开关电路及采样电路 | |
CN109818485A (zh) | 可重新配置的低功率和低功率栅极引导电路 | |
CN113078905A (zh) | 采样保持电路、模数转换器及wifi芯片 | |
CN111384951A (zh) | 自举采样开关电路、采样保持电路及模数转换器 | |
CN110690900B (zh) | 一种时间域adc全摆幅前端电路 | |
CN106411302B (zh) | 开关控制电路 | |
CN110690820B (zh) | 一种用于Buck电路的上管栅源电压采样电路 | |
CN108022549B (zh) | 一种逻辑电路、移位寄存器、驱动电路及显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |