JP4354056B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4354056B2 JP4354056B2 JP28951899A JP28951899A JP4354056B2 JP 4354056 B2 JP4354056 B2 JP 4354056B2 JP 28951899 A JP28951899 A JP 28951899A JP 28951899 A JP28951899 A JP 28951899A JP 4354056 B2 JP4354056 B2 JP 4354056B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- semiconductor integrated
- supply voltage
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路に関する。
【０００２】
【従来の技術】
近年における携帯型通信機等の電子機器の普及には目覚ましいものがあり，その低電力化の要請が大きい。一般に電子機器の低電力化の妨げとなるのは，電子機器の構成部品のうち大きなトランスコンダクタンスｇｍを必要とするＭＯＳトランジスタ（以下，「ＭＯＳ」と称する。）やインバータ等の論理ゲートである。例えば，携帯型通信機においては，音声等のアナログデータの入出力部の切り替えのためにＭＯＳにより構成されるスイッチ（以下，「アナログスイッチ」と称する。）が用いられており低電力化の妨げとなっている。
【０００３】
一例として携帯型通信機に用いられるアナログスイッチとその駆動回路からなる半導体集積回路について，図８を参照しながら説明する。半導体集積回路５００は，図８に示したように，アナログデータの入出力部の切り替えを行うアナログスイッチ５１０と，アナログスイッチ５１０を駆動するための駆動回路５２０とにより構成されている。
【０００４】
アナログスイッチ５１０は，Ｐチャネル型ＭＯＳトランジスタ（以下，「ＰＯＭＳ」と称する。）Ｍ１と，Ｎチャネル型ＭＯＳトランジスタ（以下，「ＮＭＯＳ」と称する。）Ｍ２とにより構成されている。ＰＭＯＳＭ１のソース及びＮＭＯＳＭ２のドレインはアナログデータの入力Ｔ１に接続されている。ＰＭＯＳＭ１のドレイン及びＮＭＯＳＭ２のソースはアナログデータの出力Ｔ２に接続されている。かかる構成のアナログスイッチ５１０は，トランスファゲートとも称されており，ＳＣＦ（スイッチドキャパシタフィルタ）回路や積分回路を構成するために広く用いられている。
【０００５】
駆動回路５２０は，アナログスイッチ５１０を駆動するための電源電圧ＶＤＤあるいは接地電圧ＧＮＤが印加される入力Ｔ３と，入力Ｔ３に対して直列に接続されたインバータＩＮＶ１，ＩＮＶ２と，入力Ｔ３に接続され，インバータＩＮＶ１，ＩＮＶ２と並列に接続されたインバータＩＮＶ３とにより構成されている。直列に接続されたインバータＩＮＶ１，ＩＮＶ２の出力は，上記ＰＭＯＳＭ１のゲートＧ１に接続されている。また，インバータＩＮＶ３の出力は，上記ＮＭＯＳＭ２のゲートＧ２に接続されている。
【０００６】
駆動回路５２０の出力であるインバータＩＮＶ２の出力と，インバータＩＮＶ３の出力とは論理レベルが反転したものとなっている。通常，インバータの出力は電源電圧ＶＤＤあるいは接地電圧ＧＮＤのいずれかの電圧になっているため，インバータＩＮＶ２の出力が印加されるＰＭＯＳＭ１のゲートＧ１と，インバータＩＮＶ３の出力が印加されるＮＭＯＳＭ２のゲートＧ２のいずれか一方には電源電圧ＶＤＤが印加され，他方には接地電圧ＧＮＤが印加されている。
【０００７】
例えば，入力Ｔ３が電源電圧ＶＤＤであるときには，ＰＭＯＳＭ１のゲートＧ１は電源電圧ＶＤＤであり，ＮＭＯＳＭ２のゲートＧ２は接地電圧ＧＮＤであるため，アナログスイッチ５１０は駆動しない。また，入力Ｔ３が接地電圧ＧＮＤであるときには，ＰＭＯＳＭ１のゲートＧ１は接地電圧ＧＮＤであり，ＮＭＯＳＭ２のゲートＧ２は電源電圧ＶＤＤであるため，アナログスイッチ５１０は駆動する。
【０００８】
ところで，上述したように，通常，インバータの出力は電源電圧ＶＤＤあるいは接地電圧ＧＮＤのいずれかの電圧になっている。このときの，ＭＯＳのトランスコンダクタンスｇｍについて考察する。トランスコンダクタンスｇｍを考察するため，まずドレイン電流ＩＤについて説明する。
ＭＯＳのドレイン電流ＩＤは以下の（式１）で表される。
（式１） ＩＤ＝β（ＶＧＳ−ＶＴ）２／２
ここで，ＶＧＳはゲート・ソース間電圧（単に「ゲート電圧」ともいう。）であり，ＶＴはしきい値電圧であり，βはＭＯＳの実効チャネル長及び実効チャネル幅により決定されるＭＯＳのディメンジョンに比例する定数である。
【０００９】
そして（式１）で表されるドレイン電流ＩＤをゲート電圧ＶＧＳで微分すると，
（式２） ｇｍ＝ｄＩＤ／ｄＶＧＳ＝β（ＶＧＳ−ＶＴ）
が得られる。ＭＯＳの特性はドレイン電流ＩＤあるいはトランスコンダクタンスｇｍを用いて表される。また，（式１）及び（式２）によれば，ドレイン電流はゲート電圧ＶＧＳの二乗に比例し，トランスコンダクタンスｇｍはゲート電圧ＶＧＳに比例することが分かる。
【００１０】
半導体集積回路５００においては，ゲート電圧ＶＧＳは電源電圧ＶＤＤに等しいため，電源電圧ＶＤＤの低下とともに端子Ｔ１と端子Ｔ２との間のトランスコンダクタンスｇｍが小さくなってしまう。また，上記回路構成の場合，（式２）によれば，電源電圧ＶＤＤが（ＰＭＯＳＭ１のしきい値ＶＴｐ）＋（ＮＭＯＳＭ２のしきい値ＶＴｎ）と同程度の電圧になるとアナログスイッチのトランスコンダクタンスｇｍが低下することが分かる。
【００１１】
一例として，ＰＭＯＳＭ１のしきい値電圧ＶＴｐが−０．８Ｖ，ＮＭＯＳＭ２のしきい値電圧ＶＴｎが０．８Ｖであるときに，電源電圧ＶＤＤが２．０Ｖから１．８Ｖに低下した場合について考察する。電源電圧ＶＤＤ＝２．０Ｖの場合，ＰＭＯＳＭ１の（ＶＧＳ−ＶＴｐ）は−１−（−０．８）＝−０．２（Ｖ），ＮＭＯＳＭ２の（ＶＧＳ−ＶＴｎ）は１−０．８＝０．２（Ｖ）となる。そして，電源電圧ＶＤＤ＝１．８Ｖに低下すると，ＰＭＯＳＭ１の（Ｖｇｓ−ＶＴｐ）は−０．９−（−０．８）＝−０．１（Ｖ），ＮＭＯＳＭ２の（Ｖｇｓ−ＶＴｎ）は０．９−０．８＝０．１（Ｖ）となる。
【００１２】
ここで，上述のように，ＭＯＳのドレイン電流ＩＤはゲート電圧ＶＧＳの二乗に比例し，トランスコンダクタンスｇｍはゲート電圧ＶＧＳに比例するので，電源電圧ＶＤＤが２Ｖから１．８Ｖに低下した場合には，ドレイン電流ＩＤは（０．１／０．２）２＝２５（％）にまで低下し，トランスコンダクタンスｇｍは（０．１／０．２）＝５０（％）にまで低下してしまう。
【００１３】
【発明が解決しようとする課題】
上述のように，低電圧化を図るべく電源電圧ＶＤＤを下げて，電源電圧ＶＤＤが，（ＰＭＯＳＭ１のしきい値ＶＴｐ）＋（ＮＭＯＳＭ２のしきい値ＶＴｎ）に近づいてくると，アナログスイッチを構成するＭＯＳのドレイン電流ＩＤ及びトランスコンダクタンスｇｍを確保する必要が生じる。トランスコンダクタンスｇｍを確保する一手段としてＭＯＳのディメンジョンを大きくし，（式２）の定数βを大きくすることが考えられる。
【００１４】
しかしながら，ＭＯＳのディメンジョンを大きくすると，ゲートとドレイン及びソース間の容量が大きくなり，それによって注入される電荷が増加して，スイッチングのノイズが大きくなってしまう。このため，ＭＯＳのディメンジョンを大きくすることによるトランスコンダクタンスｇｍの確保には限界があった。
【００１５】
本発明は，従来の半導体集積回路が有する上記問題点に鑑みてなされたものであり，本発明の目的は，電源電圧を下げた場合であっても，アナログスイッチの駆動に必要なドレイン電流及びトランスコンダクタンスを実現することの可能な，新規かつ改良された半導体集積回路を提供することである。
【００１６】
【課題を解決するための手段】
上記課題を解決するため，請求項１によれば，半導体集積回路において，電源電圧以上の電圧を生成する昇圧部と，昇圧部に接続され，入力信号に応じて昇圧部で生成された電源電圧以上の電圧を出力する第１の出力部とを備えたことを特徴とする半導体集積回路が提供される。そして，昇圧部は，請求項２に記載のように，少なくとも電源電圧以上の電圧と電源電圧との差分に相当する電荷を蓄える第１のキャパシタを含むように構成することができる。
【００１７】
かかる構成によれば，大きなトランスコンダクタンスｇｍを必要とするＭＯＳ等の素子に対して電源電圧以上の電圧を印加することができる。このため，電源電圧を低下させた場合であっても，素子のトランスコンダクタンスｇｍの低下の割合を相対的に小さくすることができる。このため，かかる素子が用いられる電子機器の低電圧化を図ることが可能である。
【００１８】
また，昇圧部は，請求項３に記載のように，電圧変動の小さな独立の電圧源を用いて電源電圧以上の電圧を生成することが好ましい。かかる構成によれば，出力部からの電圧の変動を小さくすることができる。このため，電源電圧変動に対しても，素子への影響を抑え安定した特性を得ることが可能である。さらに，この電圧源を制御することにより，素子の搭載後であっても，トランスコンダクタンスｇｍを調整することが可能である。
【００１９】
またさらに，請求項４に記載のように，接地電圧以下の電圧を生成する降圧部と，降圧部に接続され，入力信号に応じて降圧部で生成された接地電圧以下の電圧を出力する第２の出力部とを備えるように構成してもよい。この場合も，降圧部は，請求項５に記載のように，少なくとも接地電圧と接地電圧以下の電圧との差分に相当する電荷を蓄える第２のキャパシタを含むように構成することができる。
【００２０】
かかる構成によれば，素子に対して電源電圧以上の電圧を印加するとともに，接地電圧以下の電圧を印加することができるので，電源電圧を低下させた場合であっても，第１の素子及び第２の素子のドレイン電流の低下やトランスコンダクタンスの低下を抑えることが可能である。このため，かかる半導体集積回路が用いられる電子機器の低電圧化を図ることが可能であるとともに，接地電圧以下の電圧を印加することが有効な駆動部に対して優れた効果を奏する。
【００２１】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明にかかる半導体集積回路の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２２】
（第１の実施の形態）
本実施の形態にかかる半導体集積回路１００を，図１を参照しながら説明する。
半導体集積回路１００は，図１に示したように，電源電圧以上の電圧を生成する昇圧部１３０と，昇圧部１３０に接続され，入力信号に応じて昇圧部１３０で生成された電源電圧以上の電圧を出力する出力部１４０とを含む駆動回路１２０を含んでいる。駆動回路１２０は，図示の例では，アナログデータの入出力が行われるアナログスイッチ１１０を駆動する。
【００２３】
アナログスイッチ１１０は，ＰＭＯＳＭ４と，ＮＭＯＳＭ５とにより構成されている。ＰＭＯＳＭ４のソース及びＮＭＯＳＭ５のドレインはアナログデータの入力Ｔ１に接続されている。ＰＭＯＳＭ４のドレイン及びＮＭＯＳＭ５のソースはアナログデータの出力Ｔ２に接続されている。
【００２４】
駆動回路１２０は，アナログスイッチ１１０を制御するための電源電圧レベルＶＤＤあるいは接地電圧レベルＧＮＤの電圧が印加される入力Ｔ３が入力され，入力Ｔ３に対して直列に接続された２つのインバータＩＮＶ１，ＩＮＶ２と，電源電圧以上の電圧を生成する昇圧部１３０と，昇圧部１３０に接続され，インバータＩＮＶ１の出力に応じて，昇圧部１３０で生成された電源電圧以上の電圧をアナログスイッチ１１０に印加する出力部１４０とにより構成されている。
【００２５】
インバータＩＮＶ１の出力は，アナログスイッチ１１０内のＰＭＯＳＭ４のゲートＧ４に接続されるとともに，出力部１４０を介してアナログスイッチ１１０内のＮＭＯＳＭ５のゲートＧ５に接続されている。さらに，インバータＩＮＶ１の出力はインバータＩＮＶ２を介して昇圧部１３０に接続されている。
【００２６】
昇圧部１３０は，少なくとも電源電圧以上の電圧と電源電圧との差分に相当する電荷を蓄えるキャパシタＣ１と，ＰＭＯＳＭ１とを含んでいる。ＰＭＯＳＭ１のソースは電源に接続され，ドレインは出力部１４０を構成するＰＭＯＳＭ２のソースと接続されている。キャパシタＣ１は，ＰＭＯＳＭ１のゲートＧ１とＰＭＯＳＭ１のドレインとの間に接続されている。なお，図中符号Ｄ１は，ＰＭＯＳＭ１のドレインとＮＷＥＬＬ間の寄生ダイオードである。
【００２７】
出力部１４０は，ＰＭＯＳＭ２とＮＭＯＳＭ３とからなり，このＰＭＯＳＭ２とＮＭＯＳＭ３が，インバータＩＮＶ１の出力とアナログスイッチ１１０内のＮＭＯＳＭ５のゲートＧ５との間に並列に接続されている。ＰＭＯＳＭ２のソースはＰＭＯＳＭ１のドレインに接続され，ＰＭＯＳＭ２のドレインは，ＮＭＯＳＭ３のドレインに接続されている。ＮＭＯＳＭ３のソースは接地されている。かかる構成からなる出力部１４０は，通常のインバータと同様に論理レベルを反転させる機能を有するが，接地電圧ＧＮＤが印加されると，後述するように，電源電圧ＶＤＤ以上の電圧を後段のＮＭＯＳＭ５のゲートＧ５に印加する点で通常のインバータと異なる。
【００２８】
上記構成からなる半導体集積回路１００の動作について説明する。なお，電源電圧ＶＤＤを２Ｖ，接地電圧ＧＮＤを０Ｖとし，寄生ダイオードＤ１のしきい値電圧ＶＴＤ１を０．５Ｖとする。
【００２９】
まず，入力Ｔ３が０Ｖであるとき，インバータＩＮＶ１により出力ノードＮ３は２Ｖとなる。また，インバータＩＮＶ２の出力ノードＮ６は０Ｖとなり，ＰＭＯＳＭ１はオンして，ＰＭＯＳＭ１のドレインに接続されたノードＮ５は２Ｖとなる。また，インバータＩＮＶ１の出力が２Ｖであるので，出力部１４０の出力ノードＮ４は０Ｖとなる。ノードＮ３が２Ｖであり，ノードＮ４が０Ｖであるため，アナログスイッチ１１０はオフしている。このとき，キャパシタＣ１の両端の電位差（Ｎ６−Ｎ５）ＶＣ１＝−２Ｖである。
【００３０】
次いで，図２に示したように，入力Ｔ３を０Ｖから２Ｖに変化させると，ノードＮ３は２Ｖから０Ｖとなり，ノードＮ６は０Ｖから２ＶとなりＰＭＯＳＭ１はオフする。また，出力部１４０内では，ＰＭＯＳＭ２はオンし，ＮＭＯＳＭ３はオフする。このとき，キャパシタＣ１の電荷は保存されて電位差ＶＣ１＝−２Ｖで変化しないので，ノードＮ６が０Ｖから２Ｖに変化することにより，ノードＮ５の電圧は２Ｖから４Ｖへと変化する。このとき，寄生ダイオードＤ１はオンして，ノードＮ５の電圧ＶＮ５はＶＮ５−ＶＤＤ＜ＶＴＤとなるまでオンし続ける。したがって，ノードＮ５の電圧ＶＴ５＝ＶＤＤ＋ＶＴＤ＝２．５Ｖとなる。そして，出力部１４０内のＰＭＯＳＭ２がオンしているので，ノードＮ４も２．５Ｖとなる。
【００３１】
本実施の形態にかかる半導体集積回路１００におけるアナログスイッチ１１０を構成するＭＯＳのトランスコンダクタンスｇｍについて，上述の従来技術との比較において説明する。寄生ダイオードＤ１のしきい値電圧ＶＴＤ＝０．５Ｖ，電源電圧ＶＤＤを２Ｖから１．８Ｖに低下させる場合について考察する。電源電圧ＶＤＤが２Ｖの場合には入力Ｔ１と出力Ｔ２の電圧はともに１Ｖである。そして，入力Ｔ３の電圧が２Ｖのときには，ノードＮ３の電圧は０Ｖであり，ノードＮ４の電圧は電源電圧ＶＤＤ＋ＶＴＤ＝２．５Ｖである。したがって，アナログスイッチ１１０を構成するＮＭＯＳＭ５の（Ｖｇｓ−ＶＴｎ）は，従来回路に比べてＶＴＤ＝０．５Ｖ分だけ高くなり０．７Ｖとなる。そして，電源電圧ＶＤＤを２Ｖから１．８Ｖに低下させると。ＮＭＯＳＭ５の（Ｖｇｓ−ＶＴｎ）は，同様に，従来回路に比べてＶＴＤ＝０．５Ｖ分だけ高くなり０．６Ｖとなる。
【００３２】
ＮＭＯＳＭ５のトランスコンダクタンスｇｍは，（Ｖｇｓ−ＶＴｎ）に比例するので，ＮＭＯＳＭ５のトランスコンダクタンスｇｍは，ＶＤＤ＝１．８Ｖのときには，ＶＤＤ＝２．０Ｖの場合に比べて０．６／０．７＝８５．７％になる。従来回路では電源電圧ＶＤＤを２Ｖから１．８Ｖに低下させるとトランスコンダクタンスｇｍが５０％になっていたので大幅な改善である。したがって，Ｍ５のディメンジョンを大きくせずとも必要なトランスコンダクタンスｇｍを実現できる。
【００３３】
また，ＮＭＯＳＭ５のドレイン電流ＩＤは，（Ｖｇｓ−ＶＴｎ）の二乗に比例するので，ＮＭＯＳＭ５のドレイン電流ＩＤは，ＶＤＤ＝１．８Ｖのときには，ＶＤＤ＝２．０Ｖの場合に比べて（０．６／０．７）２＝７３．５％になる。従来回路では電源電圧ＶＤＤを２Ｖから１．８Ｖに低下させるとトランスコンダクタンスｇｍが２５％になっていたので大幅な改善である。
【００３４】
本実施の形態によれば，アナログスイッチ１１０に対して電源電圧以上の電圧を印加することができる。このため，電源電圧を低下させた場合であっても，ＰＭＯＳＭ５のトランスコンダクタンスの低下の割合を相対的に小さくすることができる。このため，半導体集積回路１００が用いられる電子機器の低電圧化を図ることが可能である。
【００３５】
（第２の実施の形態）
本実施の形態にかかる半導体集積回路２００を，図３及び図４を参照しながら説明する。なお，半導体集積回路２００は，上記半導体集積回路１００を改良したものであるため，半導体集積回路１００との相違点についてのみ説明する。半導体集積回路２００は，ＰＭＯＳＭ１のバルク及び寄生ダイオードＤ１がＶＤＤに接続されていない。すなわち，昇圧部２４０内のＰＭＯＳＭ１と出力部２３０内のＰＭＯＳＭ２とが，図４に示したように，物理的にウェハに形成される所のＮＷＥＬＬを電源電圧ＶＤＤに接続していない。
【００３６】
半導体集積回路２００の動作は半導体集積回路１００の動作と実質的に同様であるが，入力Ｔ３が０Ｖから２Ｖに遷移して，ノードＮ５が２Ｖから４Ｖへと変化したとき，寄生ダイオードＤ１を通って電荷が流出しないので，ノードＮ４は４Ｖに保持されている。そして，出力部２４０により，アナログスイッチ１１０内のＮＭＯＳＭ５のゲートに４Ｖの電圧が印加される。
【００３７】
本実施の形態にかかる半導体集積回路２００におけるアナログスイッチ２１０を構成するＭＯＳのトランスコンダクタンスｇｍについて，上述の従来技術との比較において説明する。第１の実施の形態の場合と同様の条件のもとで電源電圧を２Ｖとすると，アナログスイッチ１１０を構成するＮＭＯＳＭ５の（Ｖｇｓ−ＶＴｎ）は，従来回路に比べてＶｃ１＝２Ｖ分だけ高くなり２．２Ｖとなる。そして，電源電圧を２Ｖから１．８Ｖに低下させると，ＮＭＯＳＭ５の（Ｖｇｓ−ＶＴｎ）は，同様に，従来回路に比べてＶｃ１＝２Ｖ分だけ高くなり２．１Ｖとなる。
【００３８】
ＮＭＯＳＭ５のトランスコンダクタンスｇｍは，（Ｖｇｓ−ＶＴｎ）に比例するので，ＮＭＯＳＭ５のトランスコンダクタンスｇｍは，ＶＤＤ＝１．８Ｖのときには，ＶＤＤ＝２．０Ｖの場合に比べて２．１／２．２＝９５．５％になる。従来回路では電源電圧ＶＤＤを２Ｖから１．８Ｖに低下させるとトランスコンダクタンスｇｍが５０％になっていたので大幅な改善である。したがって，Ｍ５のディメンジョンを大きくせずとも必要なトランスコンダクタンスｇｍを実現できる。
【００３９】
また，ＮＭＯＳＭ５のドレイン電流ＩＤは，（Ｖｇｓ−ＶＴｎ）の二乗に比例するので，ＮＭＯＳＭ５のドレイン電流ＩＤは，ＶＤＤ＝１．８Ｖのときには，ＶＤＤ＝２．０Ｖの場合に比べて（２．１／２．２）２＝９１．１％になる。従来回路では電源電圧ＶＤＤを２Ｖから１．８Ｖに低下させるとトランスコンダクタンスｇｍが２５％になっていたので大幅な改善である。
【００４０】
本実施の形態では，キャパシタＣ１に蓄積された電荷が寄生ダイオードＤ１を通って流出しないので，第１の実施の場合に比べて，より高い電圧をアナログスイッチ１１０に印加することができる。このため，ＰＭＯＳＭ５のディメンジョンを大きくせずとも，必要なトランスコンダクタンスｇｍを確保することが可能である。
【００４１】
（第３の実施の形態）
本実施の形態にかかる半導体集積回路３００を，図５を参照しながら説明する。半導体集積回路３００は，上記半導体集積回路２００を改良したものであり，昇圧部３３０内のＰＭＯＳＭ１のドレインを電源電圧ＶＤＤに比べて変動の小さな電圧源ＶＲＦに接続している。この電圧源ＶＲＦとしては，例えば，バンドギャップジェネレータを用いることができる。
【００４２】
半導体集積回路３００の動作は半導体集積回路２００の動作と同様であるが，入力Ｔ３が０Ｖから２Ｖに遷移したとき，ノードＮ５はＶＲＦからＶＲＦの２倍に保持される。そして，出力部１４０により，アナログスイッチ１１０内のＮＭＯＳＭ５のゲートにＶＲＦの２倍の電圧が印加される。
【００４３】
ＶＲＦの電圧の変動値がＶＤＤに比べて小さいとき，アナログスイッチを構成するＮＭＯＳＭ５のＶｇｓの変動は，上記第１の実施の形態や第２の実施の形態の場合に比べて小さくなるので，ＮＭＯＳＭ５のトランスコンダクタンスｇｍの変動も小さくなり，電源電圧変動に対して安定した特性を得ることができる。
【００４４】
さらに，電圧源ＶＲＦを制御すれば，ＮＭＯＳＭ５のディメンジョンを変えなくてもトランスコンダクタンスｇｍの関係を変えることができる。このため，ＮＭＯＳＭ５を，スイッチングのノイズが少ないディメンジョンにした後でもトランスコンダクタンスｇｍを調節することができる。
【００４５】
（第４の実施の形態）
本実施の形態にかかる半導体集積回路４００を，図６及び図７を参照しながら説明する。半導体集積回路４００は，上記半導体集積回路１００を改良したものであり，アナログスイッチ１１０内のＰＭＯＳＭ４のゲート端子Ｇ４に，新たに降圧部４５０と第２出力部４６０とを接続したものである。すなわち，本実施の形態では，アナログスイッチ１１０内のＮＭＯＳＭ５のゲート電圧を上昇させるとともに，ＰＭＯＳＭ４のゲート電圧を降下させる点に特徴がある。以下では，降圧部４５０及び第２出力部４６０についてのみ説明する。
【００４６】
降圧部４５０は，少なくとも電源電圧と接地電圧以下の電圧との差分に相当する電荷を備えるキャパシタＣ２と，ＮＭＯＳＭ８とを含んでいる。ＮＭＯＳＭ８のドレインは接地され，ソースは第２出力部４６０を構成するＮＭＯＳＭ７のソースと接続されている。キャパシタＣ２は，ＮＭＯＳＭ８のゲートとＮＭＯＳＭ７のソースとの間に接続されている。なお，図中符号Ｄ２は，ＮＭＯＳＭ８のドレインとＰＷＥＬＬ間の寄生ダイオードである。
【００４７】
第２出力部４６０は，ＰＭＯＳＭ６とＮＭＯＳＭ７とからなり，このＰＭＯＳＭ６とＮＭＯＳＭ７が，インバータＩＮＶ３の出力と，アナログスイッチ１１０内のＰＭＯＳＭ４のゲートＧ４との間に並列に接続されている。ＮＭＯＳＭ７のソースはＮＭＯＳＭ８のドレインに接続され，ＮＭＯＳＭ７のドレインは，ＰＭＯＳＭ６のドレインに接続されている。ＰＭＯＳＭ６のソースは電源に接続されている。かかる構成からなる第２出力部４６０は，通常のインバータと同様に論理レベルを反転させる機能を有するが，電源電圧ＶＤＤが印加されると，後述するように，接地電圧以下の電圧を後段のＰＭＯＳＭ４のゲートＧ４に印加する点で通常のインバータと異なる。
【００４８】
上記構成からなる半導体集積回路４００の動作について説明する。なお，寄生ダイオードＤ２のしきい値電圧ＶＴＤ２を０．５Ｖとし，他の条件については，他の実施の形態の場合と同様とする。
【００４９】
まず，入力Ｔ３が０Ｖであるとき，インバータＩＮＶ１により出力ノードＮ８は２Ｖとなる。ＮＭＯＳＭ８はオンして，ＮＭＯＳＭ８のドレインに接地されたノードＮ９は０Ｖとなる。また，インバータＩＮＶ３の出力は０Ｖであるので，第２出力部４６０の出力ノードＮ３は２Ｖとなる。ノードＮ３が２Ｖであり，ノードＮ４は上記他の実施の形態と同様に０Ｖであるため，アナログスイッチ１１０はオフしている。このとき，キャパシタＣ２の両端の電位差（Ｎ８−Ｎ９）＝２Ｖである。
【００５０】
次いで，図７に示したように，入力Ｔ３を０Ｖから２Ｖに変化させると，ノードＮ８は２Ｖから０ＶとなりＮＭＯＳＭ８はオフする。また，第２出力部４６０内では，ＮＭＯＳＭ７はオンし，ＰＭＯＳＭ６はオフする。このとき，キャパシタＣ２の電荷は保存されて電位差２Ｖで変化しないので，ノードＮ８が２Ｖから０Ｖへ変化することにより，ノードＮ９の電圧は０Ｖから−２Ｖへと変化する。このとき，寄生ダイオードＤ２はオンして，ノードＮ９の電圧ＶＮ９はＧＮＤ−ＶＮ９＜ＶＴＤとなるまでオンし続ける。したがって，ノードＮ９の電圧ＶＴ９＝ＶＤＤ−ＶＴＤ＝−０．５Ｖとなる。そして，第２出力部４６０内のＮＭＯＳＭ７がオンしているので，ノードＮ３も−０．５Ｖとなる。
【００５１】
また，第１の実施の形態の場合と同様に，ノードＮ５の電圧は２．５Ｖとなり，ＰＭＯＳＭ２がオンしているので，ノードＮ４は２．５Ｖとなる。
【００５２】
本実施の形態によれば，アナログスイッチ１１０に対して電源電圧以上の電圧及び接地電圧以下の電圧を印加することができる。このため，電源電圧を低下させた場合であっても，ＮＭＯＳＭ４及びＰＭＯＳＭ５のトランスコンダクタンスの低下の割合を相対的に小さくすることができる。このため，半導体集積回路４００が用いられる電子機器の低電圧化を図ることが可能である。
【００５３】
以上，添付図面を参照しながら本発明にかかる半導体集積回路の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００５４】
例えば，上記実施の形態では，アナログスイッチのゲートを駆動する場合の一例を示したが，本発明にかかる駆動回路はこれに限定されず，大きな必要なトランスコンダクタンスｇｍが必要なインバータ等の論理ゲートを駆動するためにも用いることもできる。
【００５５】
【発明の効果】
以上説明したように，本発明によれば，大きなトランスコンダクタンスｇｍを必要とする素子に対して電源電圧以上の電圧を印加することができる。このため，電源電圧を低下させた場合であっても，素子のトランスコンダクタンスｇｍの低下の割合を相対的に小さくすることができる。このため，かかる素子が用いられる電子機器の低電圧化を図ることが可能である。
【００５６】
また特に，請求項３に記載の発明によれば，出力部からの電圧の変動を小さくすることができる。このため，電源電圧変動に対しても，素子への影響を抑え安定した特性を得ることが可能である。さらに，この電圧源を制御することにより，素子の搭載後であっても，トランスコンダクタンスｇｍを調整することが可能である。
【００５７】
さらにまた，請求項４または５に記載の発明によれば，素子に対して電源電圧以上の電圧を印加するとともに，接地電圧以下の電圧を印加することができるので，電源電圧を低下させた場合であっても，トランスコンダクタンスの低下を相対的に小さくすることが可能である。このため，かかる半導体集積回路が用いられる電子機器の低電圧化を図ることが可能であるとともに，接地電圧以下の電圧を印加することが有効な駆動部に対して優れた効果を奏する。
【図面の簡単な説明】
【図１】第１の実施の形態にかかる半導体集積回路の説明図である。
【図２】図１の半導体集積回路のタイミングチャートである。
【図３】第２の実施の形態にかかる半導体集積回路の説明図である。
【図４】図３の半導体集積回路に用いられる寄生ダイオードの説明図である。
【図５】第３の実施の形態にかかる半導体集積回路の説明図である。
【図６】第４の実施の形態にかかる半導体集積回路の説明図である。
【図７】図６の半導体集積回路のタイミングチャートである。
【図８】従来の半導体集積回路の説明図である。
【符号の説明】
１００，２００，３００，４００ 半導体集積回路
１１０ アナログスイッチ
１２０，２２０，３２０，４２０ 駆動回路
１３０，２３０，３３０，４３０ 昇圧部
１４０，２４０，３４０ 出力部
４４０ 第１出力部
４５０ 降圧部
４６０ 第２出力部
【発明の属する技術分野】
本発明は半導体集積回路に関する。
【０００２】
【従来の技術】
近年における携帯型通信機等の電子機器の普及には目覚ましいものがあり，その低電力化の要請が大きい。一般に電子機器の低電力化の妨げとなるのは，電子機器の構成部品のうち大きなトランスコンダクタンスｇｍを必要とするＭＯＳトランジスタ（以下，「ＭＯＳ」と称する。）やインバータ等の論理ゲートである。例えば，携帯型通信機においては，音声等のアナログデータの入出力部の切り替えのためにＭＯＳにより構成されるスイッチ（以下，「アナログスイッチ」と称する。）が用いられており低電力化の妨げとなっている。
【０００３】
一例として携帯型通信機に用いられるアナログスイッチとその駆動回路からなる半導体集積回路について，図８を参照しながら説明する。半導体集積回路５００は，図８に示したように，アナログデータの入出力部の切り替えを行うアナログスイッチ５１０と，アナログスイッチ５１０を駆動するための駆動回路５２０とにより構成されている。
【０００４】
アナログスイッチ５１０は，Ｐチャネル型ＭＯＳトランジスタ（以下，「ＰＯＭＳ」と称する。）Ｍ１と，Ｎチャネル型ＭＯＳトランジスタ（以下，「ＮＭＯＳ」と称する。）Ｍ２とにより構成されている。ＰＭＯＳＭ１のソース及びＮＭＯＳＭ２のドレインはアナログデータの入力Ｔ１に接続されている。ＰＭＯＳＭ１のドレイン及びＮＭＯＳＭ２のソースはアナログデータの出力Ｔ２に接続されている。かかる構成のアナログスイッチ５１０は，トランスファゲートとも称されており，ＳＣＦ（スイッチドキャパシタフィルタ）回路や積分回路を構成するために広く用いられている。
【０００５】
駆動回路５２０は，アナログスイッチ５１０を駆動するための電源電圧ＶＤＤあるいは接地電圧ＧＮＤが印加される入力Ｔ３と，入力Ｔ３に対して直列に接続されたインバータＩＮＶ１，ＩＮＶ２と，入力Ｔ３に接続され，インバータＩＮＶ１，ＩＮＶ２と並列に接続されたインバータＩＮＶ３とにより構成されている。直列に接続されたインバータＩＮＶ１，ＩＮＶ２の出力は，上記ＰＭＯＳＭ１のゲートＧ１に接続されている。また，インバータＩＮＶ３の出力は，上記ＮＭＯＳＭ２のゲートＧ２に接続されている。
【０００６】
駆動回路５２０の出力であるインバータＩＮＶ２の出力と，インバータＩＮＶ３の出力とは論理レベルが反転したものとなっている。通常，インバータの出力は電源電圧ＶＤＤあるいは接地電圧ＧＮＤのいずれかの電圧になっているため，インバータＩＮＶ２の出力が印加されるＰＭＯＳＭ１のゲートＧ１と，インバータＩＮＶ３の出力が印加されるＮＭＯＳＭ２のゲートＧ２のいずれか一方には電源電圧ＶＤＤが印加され，他方には接地電圧ＧＮＤが印加されている。
【０００７】
例えば，入力Ｔ３が電源電圧ＶＤＤであるときには，ＰＭＯＳＭ１のゲートＧ１は電源電圧ＶＤＤであり，ＮＭＯＳＭ２のゲートＧ２は接地電圧ＧＮＤであるため，アナログスイッチ５１０は駆動しない。また，入力Ｔ３が接地電圧ＧＮＤであるときには，ＰＭＯＳＭ１のゲートＧ１は接地電圧ＧＮＤであり，ＮＭＯＳＭ２のゲートＧ２は電源電圧ＶＤＤであるため，アナログスイッチ５１０は駆動する。
【０００８】
ところで，上述したように，通常，インバータの出力は電源電圧ＶＤＤあるいは接地電圧ＧＮＤのいずれかの電圧になっている。このときの，ＭＯＳのトランスコンダクタンスｇｍについて考察する。トランスコンダクタンスｇｍを考察するため，まずドレイン電流ＩＤについて説明する。
ＭＯＳのドレイン電流ＩＤは以下の（式１）で表される。
（式１） ＩＤ＝β（ＶＧＳ−ＶＴ）２／２
ここで，ＶＧＳはゲート・ソース間電圧（単に「ゲート電圧」ともいう。）であり，ＶＴはしきい値電圧であり，βはＭＯＳの実効チャネル長及び実効チャネル幅により決定されるＭＯＳのディメンジョンに比例する定数である。
【０００９】
そして（式１）で表されるドレイン電流ＩＤをゲート電圧ＶＧＳで微分すると，
（式２） ｇｍ＝ｄＩＤ／ｄＶＧＳ＝β（ＶＧＳ−ＶＴ）
が得られる。ＭＯＳの特性はドレイン電流ＩＤあるいはトランスコンダクタンスｇｍを用いて表される。また，（式１）及び（式２）によれば，ドレイン電流はゲート電圧ＶＧＳの二乗に比例し，トランスコンダクタンスｇｍはゲート電圧ＶＧＳに比例することが分かる。
【００１０】
半導体集積回路５００においては，ゲート電圧ＶＧＳは電源電圧ＶＤＤに等しいため，電源電圧ＶＤＤの低下とともに端子Ｔ１と端子Ｔ２との間のトランスコンダクタンスｇｍが小さくなってしまう。また，上記回路構成の場合，（式２）によれば，電源電圧ＶＤＤが（ＰＭＯＳＭ１のしきい値ＶＴｐ）＋（ＮＭＯＳＭ２のしきい値ＶＴｎ）と同程度の電圧になるとアナログスイッチのトランスコンダクタンスｇｍが低下することが分かる。
【００１１】
一例として，ＰＭＯＳＭ１のしきい値電圧ＶＴｐが−０．８Ｖ，ＮＭＯＳＭ２のしきい値電圧ＶＴｎが０．８Ｖであるときに，電源電圧ＶＤＤが２．０Ｖから１．８Ｖに低下した場合について考察する。電源電圧ＶＤＤ＝２．０Ｖの場合，ＰＭＯＳＭ１の（ＶＧＳ−ＶＴｐ）は−１−（−０．８）＝−０．２（Ｖ），ＮＭＯＳＭ２の（ＶＧＳ−ＶＴｎ）は１−０．８＝０．２（Ｖ）となる。そして，電源電圧ＶＤＤ＝１．８Ｖに低下すると，ＰＭＯＳＭ１の（Ｖｇｓ−ＶＴｐ）は−０．９−（−０．８）＝−０．１（Ｖ），ＮＭＯＳＭ２の（Ｖｇｓ−ＶＴｎ）は０．９−０．８＝０．１（Ｖ）となる。
【００１２】
ここで，上述のように，ＭＯＳのドレイン電流ＩＤはゲート電圧ＶＧＳの二乗に比例し，トランスコンダクタンスｇｍはゲート電圧ＶＧＳに比例するので，電源電圧ＶＤＤが２Ｖから１．８Ｖに低下した場合には，ドレイン電流ＩＤは（０．１／０．２）２＝２５（％）にまで低下し，トランスコンダクタンスｇｍは（０．１／０．２）＝５０（％）にまで低下してしまう。
【００１３】
【発明が解決しようとする課題】
上述のように，低電圧化を図るべく電源電圧ＶＤＤを下げて，電源電圧ＶＤＤが，（ＰＭＯＳＭ１のしきい値ＶＴｐ）＋（ＮＭＯＳＭ２のしきい値ＶＴｎ）に近づいてくると，アナログスイッチを構成するＭＯＳのドレイン電流ＩＤ及びトランスコンダクタンスｇｍを確保する必要が生じる。トランスコンダクタンスｇｍを確保する一手段としてＭＯＳのディメンジョンを大きくし，（式２）の定数βを大きくすることが考えられる。
【００１４】
しかしながら，ＭＯＳのディメンジョンを大きくすると，ゲートとドレイン及びソース間の容量が大きくなり，それによって注入される電荷が増加して，スイッチングのノイズが大きくなってしまう。このため，ＭＯＳのディメンジョンを大きくすることによるトランスコンダクタンスｇｍの確保には限界があった。
【００１５】
本発明は，従来の半導体集積回路が有する上記問題点に鑑みてなされたものであり，本発明の目的は，電源電圧を下げた場合であっても，アナログスイッチの駆動に必要なドレイン電流及びトランスコンダクタンスを実現することの可能な，新規かつ改良された半導体集積回路を提供することである。
【００１６】
【課題を解決するための手段】
上記課題を解決するため，請求項１によれば，半導体集積回路において，電源電圧以上の電圧を生成する昇圧部と，昇圧部に接続され，入力信号に応じて昇圧部で生成された電源電圧以上の電圧を出力する第１の出力部とを備えたことを特徴とする半導体集積回路が提供される。そして，昇圧部は，請求項２に記載のように，少なくとも電源電圧以上の電圧と電源電圧との差分に相当する電荷を蓄える第１のキャパシタを含むように構成することができる。
【００１７】
かかる構成によれば，大きなトランスコンダクタンスｇｍを必要とするＭＯＳ等の素子に対して電源電圧以上の電圧を印加することができる。このため，電源電圧を低下させた場合であっても，素子のトランスコンダクタンスｇｍの低下の割合を相対的に小さくすることができる。このため，かかる素子が用いられる電子機器の低電圧化を図ることが可能である。
【００１８】
また，昇圧部は，請求項３に記載のように，電圧変動の小さな独立の電圧源を用いて電源電圧以上の電圧を生成することが好ましい。かかる構成によれば，出力部からの電圧の変動を小さくすることができる。このため，電源電圧変動に対しても，素子への影響を抑え安定した特性を得ることが可能である。さらに，この電圧源を制御することにより，素子の搭載後であっても，トランスコンダクタンスｇｍを調整することが可能である。
【００１９】
またさらに，請求項４に記載のように，接地電圧以下の電圧を生成する降圧部と，降圧部に接続され，入力信号に応じて降圧部で生成された接地電圧以下の電圧を出力する第２の出力部とを備えるように構成してもよい。この場合も，降圧部は，請求項５に記載のように，少なくとも接地電圧と接地電圧以下の電圧との差分に相当する電荷を蓄える第２のキャパシタを含むように構成することができる。
【００２０】
かかる構成によれば，素子に対して電源電圧以上の電圧を印加するとともに，接地電圧以下の電圧を印加することができるので，電源電圧を低下させた場合であっても，第１の素子及び第２の素子のドレイン電流の低下やトランスコンダクタンスの低下を抑えることが可能である。このため，かかる半導体集積回路が用いられる電子機器の低電圧化を図ることが可能であるとともに，接地電圧以下の電圧を印加することが有効な駆動部に対して優れた効果を奏する。
【００２１】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明にかかる半導体集積回路の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２２】
（第１の実施の形態）
本実施の形態にかかる半導体集積回路１００を，図１を参照しながら説明する。
半導体集積回路１００は，図１に示したように，電源電圧以上の電圧を生成する昇圧部１３０と，昇圧部１３０に接続され，入力信号に応じて昇圧部１３０で生成された電源電圧以上の電圧を出力する出力部１４０とを含む駆動回路１２０を含んでいる。駆動回路１２０は，図示の例では，アナログデータの入出力が行われるアナログスイッチ１１０を駆動する。
【００２３】
アナログスイッチ１１０は，ＰＭＯＳＭ４と，ＮＭＯＳＭ５とにより構成されている。ＰＭＯＳＭ４のソース及びＮＭＯＳＭ５のドレインはアナログデータの入力Ｔ１に接続されている。ＰＭＯＳＭ４のドレイン及びＮＭＯＳＭ５のソースはアナログデータの出力Ｔ２に接続されている。
【００２４】
駆動回路１２０は，アナログスイッチ１１０を制御するための電源電圧レベルＶＤＤあるいは接地電圧レベルＧＮＤの電圧が印加される入力Ｔ３が入力され，入力Ｔ３に対して直列に接続された２つのインバータＩＮＶ１，ＩＮＶ２と，電源電圧以上の電圧を生成する昇圧部１３０と，昇圧部１３０に接続され，インバータＩＮＶ１の出力に応じて，昇圧部１３０で生成された電源電圧以上の電圧をアナログスイッチ１１０に印加する出力部１４０とにより構成されている。
【００２５】
インバータＩＮＶ１の出力は，アナログスイッチ１１０内のＰＭＯＳＭ４のゲートＧ４に接続されるとともに，出力部１４０を介してアナログスイッチ１１０内のＮＭＯＳＭ５のゲートＧ５に接続されている。さらに，インバータＩＮＶ１の出力はインバータＩＮＶ２を介して昇圧部１３０に接続されている。
【００２６】
昇圧部１３０は，少なくとも電源電圧以上の電圧と電源電圧との差分に相当する電荷を蓄えるキャパシタＣ１と，ＰＭＯＳＭ１とを含んでいる。ＰＭＯＳＭ１のソースは電源に接続され，ドレインは出力部１４０を構成するＰＭＯＳＭ２のソースと接続されている。キャパシタＣ１は，ＰＭＯＳＭ１のゲートＧ１とＰＭＯＳＭ１のドレインとの間に接続されている。なお，図中符号Ｄ１は，ＰＭＯＳＭ１のドレインとＮＷＥＬＬ間の寄生ダイオードである。
【００２７】
出力部１４０は，ＰＭＯＳＭ２とＮＭＯＳＭ３とからなり，このＰＭＯＳＭ２とＮＭＯＳＭ３が，インバータＩＮＶ１の出力とアナログスイッチ１１０内のＮＭＯＳＭ５のゲートＧ５との間に並列に接続されている。ＰＭＯＳＭ２のソースはＰＭＯＳＭ１のドレインに接続され，ＰＭＯＳＭ２のドレインは，ＮＭＯＳＭ３のドレインに接続されている。ＮＭＯＳＭ３のソースは接地されている。かかる構成からなる出力部１４０は，通常のインバータと同様に論理レベルを反転させる機能を有するが，接地電圧ＧＮＤが印加されると，後述するように，電源電圧ＶＤＤ以上の電圧を後段のＮＭＯＳＭ５のゲートＧ５に印加する点で通常のインバータと異なる。
【００２８】
上記構成からなる半導体集積回路１００の動作について説明する。なお，電源電圧ＶＤＤを２Ｖ，接地電圧ＧＮＤを０Ｖとし，寄生ダイオードＤ１のしきい値電圧ＶＴＤ１を０．５Ｖとする。
【００２９】
まず，入力Ｔ３が０Ｖであるとき，インバータＩＮＶ１により出力ノードＮ３は２Ｖとなる。また，インバータＩＮＶ２の出力ノードＮ６は０Ｖとなり，ＰＭＯＳＭ１はオンして，ＰＭＯＳＭ１のドレインに接続されたノードＮ５は２Ｖとなる。また，インバータＩＮＶ１の出力が２Ｖであるので，出力部１４０の出力ノードＮ４は０Ｖとなる。ノードＮ３が２Ｖであり，ノードＮ４が０Ｖであるため，アナログスイッチ１１０はオフしている。このとき，キャパシタＣ１の両端の電位差（Ｎ６−Ｎ５）ＶＣ１＝−２Ｖである。
【００３０】
次いで，図２に示したように，入力Ｔ３を０Ｖから２Ｖに変化させると，ノードＮ３は２Ｖから０Ｖとなり，ノードＮ６は０Ｖから２ＶとなりＰＭＯＳＭ１はオフする。また，出力部１４０内では，ＰＭＯＳＭ２はオンし，ＮＭＯＳＭ３はオフする。このとき，キャパシタＣ１の電荷は保存されて電位差ＶＣ１＝−２Ｖで変化しないので，ノードＮ６が０Ｖから２Ｖに変化することにより，ノードＮ５の電圧は２Ｖから４Ｖへと変化する。このとき，寄生ダイオードＤ１はオンして，ノードＮ５の電圧ＶＮ５はＶＮ５−ＶＤＤ＜ＶＴＤとなるまでオンし続ける。したがって，ノードＮ５の電圧ＶＴ５＝ＶＤＤ＋ＶＴＤ＝２．５Ｖとなる。そして，出力部１４０内のＰＭＯＳＭ２がオンしているので，ノードＮ４も２．５Ｖとなる。
【００３１】
本実施の形態にかかる半導体集積回路１００におけるアナログスイッチ１１０を構成するＭＯＳのトランスコンダクタンスｇｍについて，上述の従来技術との比較において説明する。寄生ダイオードＤ１のしきい値電圧ＶＴＤ＝０．５Ｖ，電源電圧ＶＤＤを２Ｖから１．８Ｖに低下させる場合について考察する。電源電圧ＶＤＤが２Ｖの場合には入力Ｔ１と出力Ｔ２の電圧はともに１Ｖである。そして，入力Ｔ３の電圧が２Ｖのときには，ノードＮ３の電圧は０Ｖであり，ノードＮ４の電圧は電源電圧ＶＤＤ＋ＶＴＤ＝２．５Ｖである。したがって，アナログスイッチ１１０を構成するＮＭＯＳＭ５の（Ｖｇｓ−ＶＴｎ）は，従来回路に比べてＶＴＤ＝０．５Ｖ分だけ高くなり０．７Ｖとなる。そして，電源電圧ＶＤＤを２Ｖから１．８Ｖに低下させると。ＮＭＯＳＭ５の（Ｖｇｓ−ＶＴｎ）は，同様に，従来回路に比べてＶＴＤ＝０．５Ｖ分だけ高くなり０．６Ｖとなる。
【００３２】
ＮＭＯＳＭ５のトランスコンダクタンスｇｍは，（Ｖｇｓ−ＶＴｎ）に比例するので，ＮＭＯＳＭ５のトランスコンダクタンスｇｍは，ＶＤＤ＝１．８Ｖのときには，ＶＤＤ＝２．０Ｖの場合に比べて０．６／０．７＝８５．７％になる。従来回路では電源電圧ＶＤＤを２Ｖから１．８Ｖに低下させるとトランスコンダクタンスｇｍが５０％になっていたので大幅な改善である。したがって，Ｍ５のディメンジョンを大きくせずとも必要なトランスコンダクタンスｇｍを実現できる。
【００３３】
また，ＮＭＯＳＭ５のドレイン電流ＩＤは，（Ｖｇｓ−ＶＴｎ）の二乗に比例するので，ＮＭＯＳＭ５のドレイン電流ＩＤは，ＶＤＤ＝１．８Ｖのときには，ＶＤＤ＝２．０Ｖの場合に比べて（０．６／０．７）２＝７３．５％になる。従来回路では電源電圧ＶＤＤを２Ｖから１．８Ｖに低下させるとトランスコンダクタンスｇｍが２５％になっていたので大幅な改善である。
【００３４】
本実施の形態によれば，アナログスイッチ１１０に対して電源電圧以上の電圧を印加することができる。このため，電源電圧を低下させた場合であっても，ＰＭＯＳＭ５のトランスコンダクタンスの低下の割合を相対的に小さくすることができる。このため，半導体集積回路１００が用いられる電子機器の低電圧化を図ることが可能である。
【００３５】
（第２の実施の形態）
本実施の形態にかかる半導体集積回路２００を，図３及び図４を参照しながら説明する。なお，半導体集積回路２００は，上記半導体集積回路１００を改良したものであるため，半導体集積回路１００との相違点についてのみ説明する。半導体集積回路２００は，ＰＭＯＳＭ１のバルク及び寄生ダイオードＤ１がＶＤＤに接続されていない。すなわち，昇圧部２４０内のＰＭＯＳＭ１と出力部２３０内のＰＭＯＳＭ２とが，図４に示したように，物理的にウェハに形成される所のＮＷＥＬＬを電源電圧ＶＤＤに接続していない。
【００３６】
半導体集積回路２００の動作は半導体集積回路１００の動作と実質的に同様であるが，入力Ｔ３が０Ｖから２Ｖに遷移して，ノードＮ５が２Ｖから４Ｖへと変化したとき，寄生ダイオードＤ１を通って電荷が流出しないので，ノードＮ４は４Ｖに保持されている。そして，出力部２４０により，アナログスイッチ１１０内のＮＭＯＳＭ５のゲートに４Ｖの電圧が印加される。
【００３７】
本実施の形態にかかる半導体集積回路２００におけるアナログスイッチ２１０を構成するＭＯＳのトランスコンダクタンスｇｍについて，上述の従来技術との比較において説明する。第１の実施の形態の場合と同様の条件のもとで電源電圧を２Ｖとすると，アナログスイッチ１１０を構成するＮＭＯＳＭ５の（Ｖｇｓ−ＶＴｎ）は，従来回路に比べてＶｃ１＝２Ｖ分だけ高くなり２．２Ｖとなる。そして，電源電圧を２Ｖから１．８Ｖに低下させると，ＮＭＯＳＭ５の（Ｖｇｓ−ＶＴｎ）は，同様に，従来回路に比べてＶｃ１＝２Ｖ分だけ高くなり２．１Ｖとなる。
【００３８】
ＮＭＯＳＭ５のトランスコンダクタンスｇｍは，（Ｖｇｓ−ＶＴｎ）に比例するので，ＮＭＯＳＭ５のトランスコンダクタンスｇｍは，ＶＤＤ＝１．８Ｖのときには，ＶＤＤ＝２．０Ｖの場合に比べて２．１／２．２＝９５．５％になる。従来回路では電源電圧ＶＤＤを２Ｖから１．８Ｖに低下させるとトランスコンダクタンスｇｍが５０％になっていたので大幅な改善である。したがって，Ｍ５のディメンジョンを大きくせずとも必要なトランスコンダクタンスｇｍを実現できる。
【００３９】
また，ＮＭＯＳＭ５のドレイン電流ＩＤは，（Ｖｇｓ−ＶＴｎ）の二乗に比例するので，ＮＭＯＳＭ５のドレイン電流ＩＤは，ＶＤＤ＝１．８Ｖのときには，ＶＤＤ＝２．０Ｖの場合に比べて（２．１／２．２）２＝９１．１％になる。従来回路では電源電圧ＶＤＤを２Ｖから１．８Ｖに低下させるとトランスコンダクタンスｇｍが２５％になっていたので大幅な改善である。
【００４０】
本実施の形態では，キャパシタＣ１に蓄積された電荷が寄生ダイオードＤ１を通って流出しないので，第１の実施の場合に比べて，より高い電圧をアナログスイッチ１１０に印加することができる。このため，ＰＭＯＳＭ５のディメンジョンを大きくせずとも，必要なトランスコンダクタンスｇｍを確保することが可能である。
【００４１】
（第３の実施の形態）
本実施の形態にかかる半導体集積回路３００を，図５を参照しながら説明する。半導体集積回路３００は，上記半導体集積回路２００を改良したものであり，昇圧部３３０内のＰＭＯＳＭ１のドレインを電源電圧ＶＤＤに比べて変動の小さな電圧源ＶＲＦに接続している。この電圧源ＶＲＦとしては，例えば，バンドギャップジェネレータを用いることができる。
【００４２】
半導体集積回路３００の動作は半導体集積回路２００の動作と同様であるが，入力Ｔ３が０Ｖから２Ｖに遷移したとき，ノードＮ５はＶＲＦからＶＲＦの２倍に保持される。そして，出力部１４０により，アナログスイッチ１１０内のＮＭＯＳＭ５のゲートにＶＲＦの２倍の電圧が印加される。
【００４３】
ＶＲＦの電圧の変動値がＶＤＤに比べて小さいとき，アナログスイッチを構成するＮＭＯＳＭ５のＶｇｓの変動は，上記第１の実施の形態や第２の実施の形態の場合に比べて小さくなるので，ＮＭＯＳＭ５のトランスコンダクタンスｇｍの変動も小さくなり，電源電圧変動に対して安定した特性を得ることができる。
【００４４】
さらに，電圧源ＶＲＦを制御すれば，ＮＭＯＳＭ５のディメンジョンを変えなくてもトランスコンダクタンスｇｍの関係を変えることができる。このため，ＮＭＯＳＭ５を，スイッチングのノイズが少ないディメンジョンにした後でもトランスコンダクタンスｇｍを調節することができる。
【００４５】
（第４の実施の形態）
本実施の形態にかかる半導体集積回路４００を，図６及び図７を参照しながら説明する。半導体集積回路４００は，上記半導体集積回路１００を改良したものであり，アナログスイッチ１１０内のＰＭＯＳＭ４のゲート端子Ｇ４に，新たに降圧部４５０と第２出力部４６０とを接続したものである。すなわち，本実施の形態では，アナログスイッチ１１０内のＮＭＯＳＭ５のゲート電圧を上昇させるとともに，ＰＭＯＳＭ４のゲート電圧を降下させる点に特徴がある。以下では，降圧部４５０及び第２出力部４６０についてのみ説明する。
【００４６】
降圧部４５０は，少なくとも電源電圧と接地電圧以下の電圧との差分に相当する電荷を備えるキャパシタＣ２と，ＮＭＯＳＭ８とを含んでいる。ＮＭＯＳＭ８のドレインは接地され，ソースは第２出力部４６０を構成するＮＭＯＳＭ７のソースと接続されている。キャパシタＣ２は，ＮＭＯＳＭ８のゲートとＮＭＯＳＭ７のソースとの間に接続されている。なお，図中符号Ｄ２は，ＮＭＯＳＭ８のドレインとＰＷＥＬＬ間の寄生ダイオードである。
【００４７】
第２出力部４６０は，ＰＭＯＳＭ６とＮＭＯＳＭ７とからなり，このＰＭＯＳＭ６とＮＭＯＳＭ７が，インバータＩＮＶ３の出力と，アナログスイッチ１１０内のＰＭＯＳＭ４のゲートＧ４との間に並列に接続されている。ＮＭＯＳＭ７のソースはＮＭＯＳＭ８のドレインに接続され，ＮＭＯＳＭ７のドレインは，ＰＭＯＳＭ６のドレインに接続されている。ＰＭＯＳＭ６のソースは電源に接続されている。かかる構成からなる第２出力部４６０は，通常のインバータと同様に論理レベルを反転させる機能を有するが，電源電圧ＶＤＤが印加されると，後述するように，接地電圧以下の電圧を後段のＰＭＯＳＭ４のゲートＧ４に印加する点で通常のインバータと異なる。
【００４８】
上記構成からなる半導体集積回路４００の動作について説明する。なお，寄生ダイオードＤ２のしきい値電圧ＶＴＤ２を０．５Ｖとし，他の条件については，他の実施の形態の場合と同様とする。
【００４９】
まず，入力Ｔ３が０Ｖであるとき，インバータＩＮＶ１により出力ノードＮ８は２Ｖとなる。ＮＭＯＳＭ８はオンして，ＮＭＯＳＭ８のドレインに接地されたノードＮ９は０Ｖとなる。また，インバータＩＮＶ３の出力は０Ｖであるので，第２出力部４６０の出力ノードＮ３は２Ｖとなる。ノードＮ３が２Ｖであり，ノードＮ４は上記他の実施の形態と同様に０Ｖであるため，アナログスイッチ１１０はオフしている。このとき，キャパシタＣ２の両端の電位差（Ｎ８−Ｎ９）＝２Ｖである。
【００５０】
次いで，図７に示したように，入力Ｔ３を０Ｖから２Ｖに変化させると，ノードＮ８は２Ｖから０ＶとなりＮＭＯＳＭ８はオフする。また，第２出力部４６０内では，ＮＭＯＳＭ７はオンし，ＰＭＯＳＭ６はオフする。このとき，キャパシタＣ２の電荷は保存されて電位差２Ｖで変化しないので，ノードＮ８が２Ｖから０Ｖへ変化することにより，ノードＮ９の電圧は０Ｖから−２Ｖへと変化する。このとき，寄生ダイオードＤ２はオンして，ノードＮ９の電圧ＶＮ９はＧＮＤ−ＶＮ９＜ＶＴＤとなるまでオンし続ける。したがって，ノードＮ９の電圧ＶＴ９＝ＶＤＤ−ＶＴＤ＝−０．５Ｖとなる。そして，第２出力部４６０内のＮＭＯＳＭ７がオンしているので，ノードＮ３も−０．５Ｖとなる。
【００５１】
また，第１の実施の形態の場合と同様に，ノードＮ５の電圧は２．５Ｖとなり，ＰＭＯＳＭ２がオンしているので，ノードＮ４は２．５Ｖとなる。
【００５２】
本実施の形態によれば，アナログスイッチ１１０に対して電源電圧以上の電圧及び接地電圧以下の電圧を印加することができる。このため，電源電圧を低下させた場合であっても，ＮＭＯＳＭ４及びＰＭＯＳＭ５のトランスコンダクタンスの低下の割合を相対的に小さくすることができる。このため，半導体集積回路４００が用いられる電子機器の低電圧化を図ることが可能である。
【００５３】
以上，添付図面を参照しながら本発明にかかる半導体集積回路の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００５４】
例えば，上記実施の形態では，アナログスイッチのゲートを駆動する場合の一例を示したが，本発明にかかる駆動回路はこれに限定されず，大きな必要なトランスコンダクタンスｇｍが必要なインバータ等の論理ゲートを駆動するためにも用いることもできる。
【００５５】
【発明の効果】
以上説明したように，本発明によれば，大きなトランスコンダクタンスｇｍを必要とする素子に対して電源電圧以上の電圧を印加することができる。このため，電源電圧を低下させた場合であっても，素子のトランスコンダクタンスｇｍの低下の割合を相対的に小さくすることができる。このため，かかる素子が用いられる電子機器の低電圧化を図ることが可能である。
【００５６】
また特に，請求項３に記載の発明によれば，出力部からの電圧の変動を小さくすることができる。このため，電源電圧変動に対しても，素子への影響を抑え安定した特性を得ることが可能である。さらに，この電圧源を制御することにより，素子の搭載後であっても，トランスコンダクタンスｇｍを調整することが可能である。
【００５７】
さらにまた，請求項４または５に記載の発明によれば，素子に対して電源電圧以上の電圧を印加するとともに，接地電圧以下の電圧を印加することができるので，電源電圧を低下させた場合であっても，トランスコンダクタンスの低下を相対的に小さくすることが可能である。このため，かかる半導体集積回路が用いられる電子機器の低電圧化を図ることが可能であるとともに，接地電圧以下の電圧を印加することが有効な駆動部に対して優れた効果を奏する。
【図面の簡単な説明】
【図１】第１の実施の形態にかかる半導体集積回路の説明図である。
【図２】図１の半導体集積回路のタイミングチャートである。
【図３】第２の実施の形態にかかる半導体集積回路の説明図である。
【図４】図３の半導体集積回路に用いられる寄生ダイオードの説明図である。
【図５】第３の実施の形態にかかる半導体集積回路の説明図である。
【図６】第４の実施の形態にかかる半導体集積回路の説明図である。
【図７】図６の半導体集積回路のタイミングチャートである。
【図８】従来の半導体集積回路の説明図である。
【符号の説明】
１００，２００，３００，４００ 半導体集積回路
１１０ アナログスイッチ
１２０，２２０，３２０，４２０ 駆動回路
１３０，２３０，３３０，４３０ 昇圧部
１４０，２４０，３４０ 出力部
４４０ 第１出力部
４５０ 降圧部
４６０ 第２出力部
Claims (4)
- 半導体集積回路において：
電源電圧以上の電圧を生成する昇圧部と；
前記昇圧部に接続され，入力信号に応じて前記昇圧部で生成された電源電圧以上の電圧を出力する第１の出力部と；
を備え，
前記昇圧部は，少なくとも前記電源電圧以上の電圧と前記電源電圧との差分に相当する電荷を蓄える第１のキャパシタと，
ゲートが前記第１のキャパシタの一端と，ドレインが前記第１のキャパシタの他端と，それぞれ接続され，ウェルが前記電源電圧と接続されていないＭＯＳトランジスタと，
を含むことを特徴とする，半導体集積回路。 - 前記昇圧部は，電圧変動の小さな独立の電圧源を用いて前記電源電圧以上の電圧を生成することを特徴とする，請求項１または２に記載の半導体集積回路。
- さらに，
接地電圧以下の電圧を生成する降圧部と；
前記降圧部に接続され，前記入力信号に応じて前記降圧部で生成された接地電圧以下の電圧を出力する第２の出力部と；
を備えたことを特徴とする，請求項１，２または３のいずれかに記載の半導体集積回路。 - 前記降圧部は，少なくとも前記接地電圧と前記接地電圧以下の電圧との差分に相当する電荷を蓄える第２のキャパシタを含むことを特徴とする，請求項３に記載の半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28951899A JP4354056B2 (ja) | 1999-10-12 | 1999-10-12 | 半導体集積回路 |
| US09/615,707 US6380792B1 (en) | 1999-10-12 | 2000-07-13 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28951899A JP4354056B2 (ja) | 1999-10-12 | 1999-10-12 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001111397A JP2001111397A (ja) | 2001-04-20 |
| JP4354056B2 true JP4354056B2 (ja) | 2009-10-28 |
Family
ID=17744309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28951899A Expired - Fee Related JP4354056B2 (ja) | 1999-10-12 | 1999-10-12 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6380792B1 (ja) |
| JP (1) | JP4354056B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1621580B1 (en) * | 2003-05-02 | 2008-12-10 | Toray Industries, Inc. | Polyester resin composition |
| US20050195015A1 (en) * | 2004-03-05 | 2005-09-08 | Matthew Goldman | Low voltage boosted analog transmission gate |
| US7268610B2 (en) * | 2004-09-03 | 2007-09-11 | Qualcomm Incorporated | Low-voltage CMOS switch with novel clock boosting scheme |
| WO2006105052A1 (en) * | 2005-03-31 | 2006-10-05 | Spinnaker Semiconductor, Inc | Schottky barrier mosfet device and circuit |
| JP4808995B2 (ja) * | 2005-05-24 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 半導体回路装置 |
| US8461905B2 (en) | 2009-01-07 | 2013-06-11 | Zentrum Mikroelektronic Dresden Ag | Adaptive bootstrap circuit for controlling CMOS switch(es) |
| JP5350834B2 (ja) * | 2009-02-23 | 2013-11-27 | セイコーインスツル株式会社 | 磁気検出回路 |
| JP2013130802A (ja) * | 2011-12-22 | 2013-07-04 | Semiconductor Energy Lab Co Ltd | 半導体装置、画像表示装置、記憶装置、及び電子機器 |
| US8994439B2 (en) * | 2012-04-19 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, image display device, storage device, and electronic device |
| KR101863973B1 (ko) * | 2013-07-08 | 2018-06-04 | 매그나칩 반도체 유한회사 | 씨모스 아날로그 스위치 회로 |
| CN106411302B (zh) * | 2015-07-28 | 2019-03-15 | 无锡华润上华科技有限公司 | 开关控制电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216290A (en) * | 1988-10-19 | 1993-06-01 | Texas Instruments, Incorporated | Process of conserving charge and a boosting circuit in a high efficiency output buffer with NMOS output devices |
| JP2780365B2 (ja) * | 1989-08-14 | 1998-07-30 | 日本電気株式会社 | 基板電位発生回路 |
| KR930003929B1 (ko) * | 1990-08-09 | 1993-05-15 | 삼성전자 주식회사 | 데이타 출력버퍼 |
| DE69226021T2 (de) * | 1992-09-23 | 1998-10-22 | St Microelectronics Srl | Treiberschaltung für einen elektronischen Schalter |
| KR0154157B1 (ko) * | 1994-04-29 | 1998-12-15 | 김주용 | 반도체 소자의 부스트랩 회로 |
| JPH0897706A (ja) * | 1994-09-26 | 1996-04-12 | Nec Corp | 出力バッファ回路 |
| JP2001014877A (ja) * | 1999-06-25 | 2001-01-19 | Mitsubishi Electric Corp | 電圧発生回路およびそれを備えた半導体記憶装置 |
-
1999
- 1999-10-12 JP JP28951899A patent/JP4354056B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-13 US US09/615,707 patent/US6380792B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6380792B1 (en) | 2002-04-30 |
| JP2001111397A (ja) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6064227A (en) | Output buffer circuit having low breakdown voltage | |
| US6075404A (en) | Substrate biasing circuit and semiconductor integrated circuit device | |
| JP3200703B2 (ja) | 遅延回路 | |
| JP3238826B2 (ja) | 出力回路 | |
| US5877635A (en) | Full-swing buffer circuit with charge pump | |
| US6215159B1 (en) | Semiconductor integrated circuit device | |
| JP4354056B2 (ja) | 半導体集積回路 | |
| JPH06153493A (ja) | チャージポンプ回路 | |
| JPH06217527A (ja) | 高効率ｎチャネルチャージポンプ | |
| JPH06311732A (ja) | 昇圧回路 | |
| JP2738335B2 (ja) | 昇圧回路 | |
| JPH0221721A (ja) | 出力バッファ回路 | |
| JPH10173511A (ja) | 電圧レベルシフチング回路 | |
| KR100283634B1 (ko) | 반도체 장치 | |
| US6621329B2 (en) | Semiconductor device | |
| US7545128B2 (en) | Regulator circuit | |
| JPH08251016A (ja) | 論理回路 | |
| JP3099189B2 (ja) | 高出力電圧生成用半導体回路 | |
| US7002400B2 (en) | Input circuits including boosted voltage and related methods | |
| JPH08288830A (ja) | 集積バッファ回路 | |
| JPH07111314A (ja) | 半導体集積回路装置 | |
| JP2005044203A (ja) | 電源回路 | |
| JP2848282B2 (ja) | 昇圧回路 | |
| JP3077664B2 (ja) | 入力回路 | |
| JP4137364B2 (ja) | チャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061010 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090107 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090729 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4354056 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |