JPH08251016A - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPH08251016A JPH08251016A JP7050981A JP5098195A JPH08251016A JP H08251016 A JPH08251016 A JP H08251016A JP 7050981 A JP7050981 A JP 7050981A JP 5098195 A JP5098195 A JP 5098195A JP H08251016 A JPH08251016 A JP H08251016A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- vcc
- switch
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
における消費エネルギーを (1/2)CVcc2 より小さくす
ることができる論理回路を提供すること。 【構成】 電源電位(Vcc)と接地電位(GND)との
間に3個の中間電源電位(Vm1,Vm2,Vm3)を持ち、
Vccは第1のスイッチSW13を介して出力線に接続さ
れ、GNDは第2のスイッチSW03を介して出力線に接
続され、Vm1〜Vm3は各々、第3のスイッチSW10〜12
と第1の整流器D10〜12を直列に接続したものと、第4
のスイッチSW00〜02と第2の整流器D00〜02を直列接
続したものとを並列接続したものを介して出力線に接続
され、第1の整流器D10〜12は該当するVm1〜Vm3より
出力電位が低い時のみ電流が流れ、第2の整流器D00〜
02は該当するVm1〜Vm3より出力電位が高い時のみ電流
が流れることを特徴とする。
Description
半導体を組み合わせて用いられる論理回路に係わり、特
に消費電力の低減をはかった論理回路に関する。
スタで構成したCMOSインバータの回路構成を図11
(a)に、その動作波形を同図(b)に示す。入力が接
地電位(GND)から電源電位(Vcc)まで振幅する
と、出力が反転して、VccからGNDまで振幅する。出
力がGNDからVccに上がる時、pMOSトランジスタ
の“ON”時の抵抗により出力の負荷Cに電荷が溜まる
まで、この抵抗内で熱が発生しエネルギーを消費する。
このエネルギーは (1/2)CVcc2となる。同様に、出力
がVccからGNDに下がる時もnMOSトランジスタ内
の抵抗により熱を発生し、消費エネルギーは (1/2)CV
cc2 となる。一般に、出力がVcc→GND→Vccを1周
期とした時の消費エネルギーは、 (1/2)CVcc2 + (1/2)CVcc2 =CVcc2 となる。消費電力は周波数をfとするとCVcc2 fとな
る。
ギーは本質的に (1/2)CVcc2 になり、Vccを下げなけ
れば消費エネルギーを減らすことはできない。また、V
ccを下げると低消費電力化となるが、Vccの下限は各M
OSトランジスタのしきい値電圧Vtp,Vtnで制限され
る。例えばVccを下げると、動作速度が遅くなる等の問
題がある。
論理回路においては、振幅Vccを持つ場合、スイッチン
グ時の消費エネルギーは本質点に負荷容量Cに対して
(1/2)CVcc2 となり、Vccを下げなければ消費エネル
ギーは低減できない問題点があった。
ので、その目的とするところは、出力の振幅がVccであ
ってもスイッチング時の消費エネルギーを (1/2)CVcc
2 より小さくすることができる論理回路を提供すること
にある。
に、本発明は次のような構成を採用している。即ち本発
明(請求項1)は、出力の振幅がVccとなる論理回路に
おいて、電源電位(Vcc)と接地電位(GND)の間に
1個以上の中間電源電位(Vm)を持ち、電源端及び接
地端はそれぞれスイッチを介して出力線に接続され、中
間電源端はスイッチと整流器を直列に接続したもの、又
はスイッチと整流器の両方を兼ね備えたものを介して出
力線に接続されてなることを特徴とする。
がVccとなる論理回路において、電源電位(Vcc)と接
地電位(GND)の間にn−1個の中間電源電位(Vm1
〜Vm(n-1))を持ち(n>2)、電源端は第1のスイッ
チを介して出力線に接続され、接地端は第2のスイッチ
を介して出力線に接続され、複数の中間電源端は各々、
第3のスイッチと第1の整流器を直列に接続したもの又
は第3のスイッチと第1の整流器の両方を兼ね備えたも
のと、第4のスイッチと第2の整流器を直列接続したも
の又は第4のスイッチと第2の整流器の両方を兼ね備え
たものと、を並列接続したものを介して出力線に接続さ
れ、第1の整流器は該当する中間電源電位(Vm1〜Vm
(n-1))より出力電位が低い時のみ電流が流れ、第2の
整流器は該当する中間電源電位(Vm1〜Vm(n-1))より
出力電位が高い時のみ電流が流れることを特徴とする。
は、次のものがあげられる。 (1) 出力電位は接地電位(GND)と電源電位(Vcc)
の間で動作し、出力電位が電源電位(Vcc)から接地電
位(GND)に下がる場合は、第4のスイッチのうち高
い電位につながるものから順にONし、最後に第2のス
イッチをONして出力電位を接地電位に保ち、逆に出力
電位が接地電位(GND)から電源電位(Vcc)に上が
る場合は、第3のスイッチのうち低い電位につながるも
のから順にONし、最後に第1のスイッチをONして出
力電位を電源電位に保つこと。 (2) 出力電位の上げ,下げの各々において、各スイッチ
のうち少なくとも2つは同時にONしている状態が存在
すること。 (3) 中間電源電位(Vm1〜Vm(n-1))は、半導体チップ
等の回路内で発生させること。 (4) 中間電源電位(Vm1〜Vm(n-1))は、半導体チップ
外等で交流直流変換で直接発生させること。 (5) 中間電源電位(VM1〜Vm(n-1))には大きな安定化
容量を持たせること。 (6) 本論理回路を集積回路内のクロック駆動線、出力バ
ッファ等の負荷の大きい一部の回路や複数本あり消費電
力の大きなバス回路に用いること。
ND)に下げる場合を考える。まず、例えば複数の中間
電源電位(Vm1〜Vm(n-1))のうちの最も高い電位(V
m1)につながるスイッチ、例えば第4のスイッチをON
することにより、電源電位(Vcc)と中間電源電位(V
m1)の電位差(Vcc−Vm1)でVccからVm1に電流が流
れ、このとき第4のスイッチのON抵抗内で熱エネルギ
ーを消費する。この消費エネルギーは (1/2)C(Vcc−
Vm1)2 となるが、電源電位(Vcc)から接地電位(G
ND)まで振幅した従来の (1/2)C(Vcc)2 に比べ小
さくなるのは勿論のこと、電位差が小さい分が2乗で消
費熱エネルギーは小さくなる。
につながるスイッチの第4のスイッチをONすることで
出力はVm1からVm2に下がり、同様に消費エネルギーは
(1/2)C(Vm1−Vm2)2 となる。このとき、Vm2より
電位の高い中間電位Vm1につながる第4のスイッチはO
Nしたままでも、出力電位がVm1より下がった場合は第
2の整流器により電流が流れず、より電位の高い中間電
位からの漏れはなくなる。同様に、最も低い中間電源電
位まで出力電位が下がった後、最後にGNDにつながる
第2のスイッチがONし、出力はGNDまで下がる。G
NDにつながるスイッチはより低い電源電位が無いため
整流器は有用となる。
等しくn分割して、n−1個の中間電源電位を持った場
合、出力がVccからGNDになった時、その消費エネル
ギーは従来の (1/2)C(Vcc)2 に比べ本発明は (1/2)C(Vcc/n)2 ×n= (1/n){(1/2) C(Vc
c)2 } と1/nに低減される。同様にして、出力がGNDから
Vccになる時は、複数の中間電源電位(Vm1〜Vm(n-
1))につなげる第3のスイッチを低い方から順にONす
ることにより、消費エネルギーを低減できる。
間電源電位につながるスイッチを順に僅かな遅延を入れ
てONしていくだけで実現できる。即ち、次のスイッチ
をONする前に前のスイッチをOFFする必要がなく、
自動的に極めて高速に電源電位の切り換えができる。一
度ONした各中間電源電位のスイッチは次に出力がGN
DからVcc、VccからGNDに切り換わる前にゆっくり
OFFすればよく、タイミング設計を気にかける必要は
ない。
明する。 (実施例1)図1は、本発明の第1の実施例に係わる論
理回路を示す回路構成図である。
ccを4分割した所の中間の電源電位(1/4)Vcc, (1/2)
Vcc, (3/4)Vccがある。各々の中間電源電位は整流方
向が異なる2つのダイオード等の整流器D00,D01,D
02とD10,D11,D12及びこれに直列接続する2つのス
イッチSW01,SW02,SW03とSW12,SW11,SW
10を介して出力線に接続される。Vcc及びGNDはスイ
ッチのみ介して出力線に接続される。
W13を介して出力線に接続され、GNDは第2のスイッ
チSW03を介して出力線に接続される。そして、 (3/4)
Vccは第3のスイッチSW12と第1の整流器D12の直列
回路と第4のスイッチSW00と第2の整流器D00の直列
回路とを並列接続したものを介して主力線に接続され、
(1/2)Vccは第3のスイッチSW11と第1の整流器D11
の直列回路と第4のスイッチSW01と第2の整流器D01
の直列回路とを並列接続したものを介して主力線に接続
され、 (1/4)Vccは第3のスイッチSW10と第1の整流
器D10の直列回路と第4のスイッチSW02と第2の整流
器D02の直列回路とを並列接続したものを介して主力線
に接続される。
外から入力してもよいし、チップ内部で大きな安定用キ
ャパシタをこの電源に付属することで実現してもよい。
また、各スイッチは入力信号によりON,OFFし、こ
れにより出力電位はVccからGNDまで振幅するものと
なっている。
し、これを基に本実施例の動作を説明する。例えば、出
力電位をVccからGNDに下げる場合、まず第1に中間
の電源電位の最も高い (3/4)VccにつながるスイッチS
W00のみONにする。このとき、出力負荷容量Cに蓄積
された電荷は整流器D00を介して電源 (3/4)Vccに流
れ、出力が (3/4)Vccとなる。このとき、整流器D00,
スイッチSW00の内部抵抗で熱エネルギーを消費する。
この熱エネルギーは、出力と (3/4)Vccの電位差が小さ
いため、消費エネルギーは (1/2)C(Vcc/4)2 とな
る。
スイッチSW01をONにすると、出力は整流器D01,ス
イッチSW01を介して電源 (1/2)Vccにつながり、 (1/
2)Vccまで低下する。このとき、整流器D00があるた
め、出力が (3/4)Vccより下がったことによりSW00を
介して (3/4)Vccの電源に逆流する電流は、整流作用に
より無くすることができる。このため、スイッチSW01
をONする時、SW00をOFFしておく必要がないた
め、SW00をONしてからSW01をONするまでのタイ
ミングのずれを小さくすることができ、高速に出力を下
げたり上げたりできる。
を用いて出力を (1/4)Vccにし、最後にSW03をONし
出力をGNDにまで下げる。GNDにつながるスイッチ
SW03には、これ以上出力が下がらないため整流器は不
用となる。但し、あっても動作はする。これら、Vccか
ら (3/4)Vcc, (3/4)Vccから (1/2)Vcc, (1/2)Vcc
から (1/4)Vcc, (1/4)VccからGNDへ出力が変わる
時、各々熱エネルギー(1/2)C(Vcc/4)2 を消費す
る。従来は出力がVccからGNDに下がった時消費エネ
ルギーは (1/2)C(Vcc)2 のため、本実施例の場合、
従来に比べ消費エネルギーは {4× (1/2)C(Vcc/4)2 }/{(1/2) C(Vcc)
2 }=1/4 に低減される。このように電源Vccをn分割して(n−
1)本の電源を用いることにより、消費エネルギーは1
/nになる。
合を考える。最初にSW10がONし、 (1/4)Vccまで出
力が変化し、次にSW11,SW12,SW13の順でON
し、出力が (1/2)Vcc, (3/4)Vcc,Vccと変化する。
このとき、整流器D10,D11,D12により出力が (1/4)
Vcc以上ではSW10がONにも拘らず (1/4)Vccの電源
には電流が流れず、出力が (1/2)Vcc以上、 (3/4)Vcc
以上では各々SW11,SW12がONにも拘らず (1/2)V
cc, (3/4)Vccの電源には電流が流れない。前述と同様
にSW10,SW11,SW12,SW13のONするタイミン
グをずらすのみで高速に出力のプルアップが達成しつ
つ、熱エネルギーの消費を従来比1/4にできる。
から入力してもよいし、チップ内部で発生してもよい。
チップ内部の場合、一度パワーON時に各電位を (1/4)
Vcc, (1/2)Vcc, (3/4)Vccに大きなキャパシタにプ
リチャージしておけば出力のプルアップ,プルダウンを
繰り返してもこの中間電位はほぼ一定を保つ。その理由
としては、例えばSW00をONにし出力をVccから (3/
4)Vccに変える時に出力の容量Cから (3/4)Vccの電源
に電荷Q=C(Vcc/4)だけ流れて、僅かに(3/4)Vc
cより上がるが、逆にSW12をONにし出力を (1/2)Vc
cから (3/4)Vccに変える時に (3/4)Vccの電源から出
力の容量Cに電荷Q′=C(Vcc/4)だけ流れ出すた
め、もとの (3/4)Vccの電位に戻る。このため大きな中
間電源安定回路は不要であり小さい安定用回路のみで済
ますことが可能である。 (実施例2)図3は、本発明の第2の実施例に係わる論
理回路を示す回路構成図である。
1の実施例における整流器としてのダイオードの代わり
に、MOSトランジスタのゲートとドレインを接続した
ものを用いたことである。さらに本実施例では、スイッ
チとしてMOSトランジスタを用いている。
流器は、nMOS,pMOSの両方で実現できる。この
とき、電流が流れる方向で整流器内で電位降圧を少なく
するためには、しきい値の低いnMOS又はpMOSで
整流器を作ればよい。スイッチとしては、nMOS,p
MOSの両方どちらでも実現できる。図3では、出力を
VccからGNDに下げるためのスイッチをnMOSで実
現し、GNDからVccに上げるスイッチをpMOSで
実現している。整流器用のトランジスタのしきい値が0
Vの時消費エネルギーを1/4にまで下げられる。
している。本実施例においても整流器を用いることによ
り、クロックφn0〜φn3間のタイミングのずれ、φp0
〜φp3までのタイミングのずれを無くすことができ、消
費エネルギーを低減できる。φn1がHighになる時、
φn0をLowにしなくてもよいため(即ち、φn0が小さ
いパルス幅を持つ必要がない)、このφn0,φn1間のタ
イミングを詰めることは容易である。 (実施例3)図5は、本発明の第3の実施例に係わる論
理回路を示す回路構成図である。
イッチの一部でnMOS,pMOSを交換したことであ
る。これは、例えば図3で出力をVccから (3/4)Vccに
下げる時はφn0をVccにすればよいが、スイッチがnM
OSで構成され、このトランジスタはゲート・ソース間
電位がVcc− (3/4)Vcc=Vcc/4しかなく、しきい値
電圧がVT >Vcc/4の場合動作しない。これに対し
て、図5で出力をVccから (3/4)Vccに下げる時は/φ
n0をGNDにすればよく、スイッチがpMOSで構成さ
れこのトランジスタはゲート・ソース間電位が最悪でも
0V− (3/4)Vcc=−(3/4) Vccと大きいため、|VT
|>| (3/4)Vcc|になるまで動作可能となり、Vccと
VT 間のマージンがある。
間が大きくなる方のnMOS又はpMOSを選択するこ
とにより、動作マージンの良い回路となる。図6は、本
実施例の動作タイミング図を示している。基本的には図
4の動作と同様であり、/φp0,/φp1,/φn1,/φ
n0の極性のみを図4と逆にすれば動作する。
与える信号を制御するための制御回路例を示している。
また、図8にはそのタイミング図を示している。遅延回
路1は図4でのφn0等のクロックのパルス幅を決めてお
り、これは大きくマージンがあればよい。遅延回路2は
φn1−φn2間のタイミングのズレを示すもので、出力が
(1/2)Vccから (1/4)Vccに下がる時間と同等にすれば
よい。このタイミングズレを小さくすると消費エネルギ
ーの減少の割合が減る半面、高速動作が可能であり、用
途に応じて使いわければよい。 (実施例4)図9は本発明の第4の実施例に係わる論理
回路を示す回路構成図で、図10はその動作タイミング
図である。
一個にしており、さらに、スイッチと整流器を1個のト
ランジスタで実現している。また、Vcc,GNDにつな
がるスイッチに対しては、入力信号を遅延回路を介して
供給している。
NDからVccに上げる時、入力INがGNDからVccに
上がり、トランジスタQ1 がONする。このとき、トラ
ンジスタQ1 のしきい値電圧がVtn= (1/2)Vccであれ
ば、出力OUTは (1/2)Vccまで上がる。
Nするため出力OUTはVccまで上がる。このとき、Q
1 はゲート電圧がVcc,ソース電圧が (1/2)Vccとなる
ため、Vtn= (1/2)Vccではドレインが (1/2)Vcc以上
ではONしない。このため、整流作用が働くためことに
なり、逆流が生じることはない。出力がVccからGND
に下がる時もQ3 ,Q4 の順でONすることにより実現
する。
費熱エネルギーは従来比1/2になる。また、Vtp=V
tn> (1/2)Vccの時、熱エネルギーとしては、出力のプ
ルアップ時に、 {(1/2)C(Vtn)2 +(1/2)C(Vcc−Vth)2 } となり、プルダウン時に、 {(1/2)C(|Vtp|)2 +(1/2)C(Vcc−|Vtn|)
2 } となり、従来よりは低減する。
2 ,Q4 がONし、始めは逆流するが、出力電位がVcc
又はGNDに近づくと整流作用が働く。このため、僅か
だけ(1/2)Vccよりしきい値電圧が低い程度なら問題な
い。
れるものではない。実施例では中間電源電位Vm を得る
ためにVccとGND間を2分割又は4分割したが、この
分割数は何等限定されるものではなく、仕様に応じて適
宜変更可能である。
く、しかも出力のプルアップ,プルダウンが遅くてもよ
いものに向いている。従って本発明の用途としては、例
えば、MPU,DSP,コントローラ等のLSIのシス
テムブロック駆動回路,出力回路等があげられる。何故
なら、これらはLSI内部の各ゲートの遅延に比べシス
テムクロックの周期は大きいためである。また、各種L
SIやメモリなどの多ビットのバス線等にも本発明は有
効である。その他、本発明の要旨を逸脱しない範囲で、
種々変形して実施することができる。
数の中間電源及びそれにつながるスイッチ及び整流器を
設けることにより、タイミングロスが無く高速に出力を
フルスイングさせることができ、出力の振幅がVccであ
ってもスイッチング時の消費エネルギーを (1/2)CVcc
2 より小さくすることができる論理回路を実現すること
が可能となる。
図。
ミング図。
図。
ミング図。
図。
ミング図。
ための制御回路例を示す図。
図。
イミング図。
作タイミング図。
Claims (5)
- 【請求項1】電源電位(Vcc)と接地電位(GND)の
間に少なくとも1個の中間電源電位(Vm)を持ち、電
源端及び接地端はそれぞれスイッチを介して出力線に接
続され、中間電源端はスイッチと整流器を直列に接続し
たもの、又はスイッチと整流器の両方を兼ね備えたもの
を介して出力線に接続されてなることを特徴とする論理
回路。 - 【請求項2】電源電位(Vcc)と接地電位(GND)の
間にn−1個(n>2)の中間電源電位(Vm1〜Vm(n-
1))を持ち、 電源端は第1のスイッチを介して出力線に接続され、 接地端は第2のスイッチを介して出力線に接続され、 複数の中間電源端は各々、第3のスイッチと第1の整流
器を直列に接続したもの又は第3のスイッチと第1の整
流器の両方を兼ね備えたものと、第4のスイッチと第2
の整流器を直列接続したもの又は第4のスイッチと第2
の整流器の両方を兼ね備えたものと、を並列接続したも
のを介して出力線に接続され、 第1の整流器は該当する中間電源電位(Vm1〜Vm(n-
1))より出力電位が低い時のみ電流が流れ、第2の整流
器は該当する中間電源電位(Vm1〜Vm(n-1))より出力
電位が高い時のみ電流が流れることを特徴とする論理回
路。 - 【請求項3】前記出力電位は接地電位(GND)と電源
電位(Vcc)の間で動作し、出力電位が電源電位(Vc
c)から接地電位(GND)に下がる場合は、第4のス
イッチのうち高い電位につながるものから順にONし、
最後に第2のスイッチをONして出力電位を接地電位に
保ち、逆に出力電位が接地電位(GND)から電源電位
(Vcc)に上がる場合は、第3のスイッチのうち低い電
位につながるものから順にONし、最後に第1のスイッ
チをONして出力電位を電源電位に保つことを特徴とす
る請求項2記載の論理回路。 - 【請求項4】前記出力電位の上げ,下げの各々におい
て、前記各スイッチのうち少なくとも2つは同時にON
している状態が存在することを特徴とする請求項3記載
の論理回路。 - 【請求項5】前記中間電源電位(Vm1〜Vm(n-1))は、
半導体チップ等の回路内で発生、又は半導体チップ外等
で交流直流変換で直接発生させることを特徴とする請求
項1又は2記載の論理回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05098195A JP3369775B2 (ja) | 1995-03-10 | 1995-03-10 | 論理回路 |
US08/613,086 US5811991A (en) | 1995-03-10 | 1996-03-08 | Logic circuit and semiconductor device using it |
KR1019960006117A KR100228041B1 (ko) | 1995-03-10 | 1996-03-08 | 논리회로 및 이를 이용한 반도체장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05098195A JP3369775B2 (ja) | 1995-03-10 | 1995-03-10 | 論理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08251016A true JPH08251016A (ja) | 1996-09-27 |
JP3369775B2 JP3369775B2 (ja) | 2003-01-20 |
Family
ID=12873987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05098195A Expired - Fee Related JP3369775B2 (ja) | 1995-03-10 | 1995-03-10 | 論理回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5811991A (ja) |
JP (1) | JP3369775B2 (ja) |
KR (1) | KR100228041B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6313830B1 (en) | 1997-08-21 | 2001-11-06 | Nec Corporation | Liquid crystal display |
JP2011118602A (ja) * | 2009-12-02 | 2011-06-16 | Renesas Electronics Corp | 半導体装置 |
JP2013527971A (ja) * | 2010-05-07 | 2013-07-04 | ディーエイチ テクノロジーズ デベロップメント プライベート リミテッド | 質量分析法のための超高速のパルサ極性切り替えを伝達するためのトリプルスイッチトポロジ |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1004972B1 (de) * | 1998-11-23 | 2006-08-23 | Micronas GmbH | Kurvenformgenerator |
US6285247B1 (en) * | 1999-01-21 | 2001-09-04 | Agere Systems Guardian Corporation | Optimized low voltage CMOS operation |
US6512401B2 (en) * | 1999-09-10 | 2003-01-28 | Intel Corporation | Output buffer for high and low voltage bus |
US6333650B1 (en) * | 2000-12-05 | 2001-12-25 | Juniper Networks, Inc. | Voltage sequencing circuit for powering-up sensitive electrical components |
US6563339B2 (en) * | 2001-01-31 | 2003-05-13 | Micron Technology, Inc. | Multiple voltage supply switch |
JP4571454B2 (ja) * | 2004-07-16 | 2010-10-27 | 株式会社アドバンテスト | 半導体集積回路 |
US7265585B2 (en) * | 2004-12-14 | 2007-09-04 | Infineon Technologies Ag | Method to improve current and slew rate ratio of off-chip drivers |
JP5015029B2 (ja) * | 2007-03-09 | 2012-08-29 | パナソニック株式会社 | 昇圧回路に用いられる電流制御回路 |
JP2016092536A (ja) * | 2014-10-31 | 2016-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4498021A (en) * | 1982-07-13 | 1985-02-05 | Matsushita Electric Industrial Co., Ltd. | Booster for transmitting digital signal |
US4647797A (en) * | 1984-08-23 | 1987-03-03 | Ncr Corporation | Assist circuit for improving the rise time of an electronic signal |
JPH0334719A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Micro Electron Kk | 半導体集積回路 |
US5457420A (en) * | 1993-03-26 | 1995-10-10 | Nec Corporation | Inverter circuit and level shifter circuit for providing a high voltage output |
US5543734A (en) * | 1994-08-30 | 1996-08-06 | Intel Corporation | Voltage supply isolation buffer |
-
1995
- 1995-03-10 JP JP05098195A patent/JP3369775B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-08 KR KR1019960006117A patent/KR100228041B1/ko not_active IP Right Cessation
- 1996-03-08 US US08/613,086 patent/US5811991A/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6313830B1 (en) | 1997-08-21 | 2001-11-06 | Nec Corporation | Liquid crystal display |
JP2011118602A (ja) * | 2009-12-02 | 2011-06-16 | Renesas Electronics Corp | 半導体装置 |
JP2013527971A (ja) * | 2010-05-07 | 2013-07-04 | ディーエイチ テクノロジーズ デベロップメント プライベート リミテッド | 質量分析法のための超高速のパルサ極性切り替えを伝達するためのトリプルスイッチトポロジ |
Also Published As
Publication number | Publication date |
---|---|
US5811991A (en) | 1998-09-22 |
JP3369775B2 (ja) | 2003-01-20 |
KR960036038A (ko) | 1996-10-28 |
KR100228041B1 (ko) | 1999-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5223751A (en) | Logic level shifter for 3 volt cmos to 5 volt cmos or ttl | |
US5808480A (en) | High voltage swing output buffer in low voltage technology | |
KR980011440A (ko) | 반도체 기판용 전하 펌프 | |
JP3123463B2 (ja) | レベル変換回路 | |
JP3369775B2 (ja) | 論理回路 | |
JPH07118635B2 (ja) | 動的ヒステリシス手段を備える入力反転装置を有する集積回路 | |
JPH07230331A (ja) | 起動回路を有する基準電圧発生回路 | |
JPS58133038A (ja) | インバ−タ回路 | |
JPH0221721A (ja) | 出力バッファ回路 | |
JPH10173511A (ja) | 電圧レベルシフチング回路 | |
JP4354056B2 (ja) | 半導体集積回路 | |
JP2000183724A (ja) | 電圧レベルトランスファ― | |
JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
US6563351B2 (en) | Semiconductor integrated circuit having output buffer | |
JPH06152341A (ja) | バッファリング回路 | |
JPH0546113A (ja) | 半導体集積回路 | |
JPS6213120A (ja) | 半導体装置 | |
JP3474809B2 (ja) | 直流電圧変換回路とこれを用いた集積回路 | |
JPH10209851A (ja) | レベルシフト回路 | |
US20230057051A1 (en) | Self clocked low power doubling charge pump | |
JPH06204406A (ja) | 半導体集積回路 | |
JPH06132806A (ja) | Cmos出力バッファ回路 | |
JP4137364B2 (ja) | チャージポンプ回路 | |
JPS62292015A (ja) | 出力バツフア回路 | |
JP3288749B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |