JP3369775B2 - 論理回路 - Google Patents
論理回路Info
- Publication number
- JP3369775B2 JP3369775B2 JP05098195A JP5098195A JP3369775B2 JP 3369775 B2 JP3369775 B2 JP 3369775B2 JP 05098195 A JP05098195 A JP 05098195A JP 5098195 A JP5098195 A JP 5098195A JP 3369775 B2 JP3369775 B2 JP 3369775B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- switch
- power supply
- vcc
- output line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置或いは個別
半導体を組み合わせて用いられる論理回路に係わり、特
に消費電力の低減をはかった論理回路に関する。
半導体を組み合わせて用いられる論理回路に係わり、特
に消費電力の低減をはかった論理回路に関する。
【０００２】
【従来の技術】従来の論理回路、例えばＭＯＳトランジ
スタで構成したＣＭＯＳインバータの回路構成を図１１
（ａ）に、その動作波形を同図（ｂ）に示す。入力が接
地電位（ＧＮＤ）から電源電位（Ｖcc）まで振幅する
と、出力が反転して、ＶccからＧＮＤまで振幅する。出
力がＧＮＤからＶccに上がる時、ｐＭＯＳトランジスタ
の“ＯＮ”時の抵抗により出力の負荷Ｃに電荷が溜まる
まで、この抵抗内で熱が発生しエネルギーを消費する。
このエネルギーは (1/2)ＣＶcc2となる。同様に、出力
がＶccからＧＮＤに下がる時もｎＭＯＳトランジスタ内
の抵抗により熱を発生し、消費エネルギーは (1/2)ＣＶ
cc2 となる。一般に、出力がＶcc→ＧＮＤ→Ｖccを１周
期とした時の消費エネルギーは、 (1/2)ＣＶcc2 ＋ (1/2)ＣＶcc2 ＝ＣＶcc2 となる。消費電力は周波数をｆとするとＣＶcc2 ｆとな
る。
スタで構成したＣＭＯＳインバータの回路構成を図１１
（ａ）に、その動作波形を同図（ｂ）に示す。入力が接
地電位（ＧＮＤ）から電源電位（Ｖcc）まで振幅する
と、出力が反転して、ＶccからＧＮＤまで振幅する。出
力がＧＮＤからＶccに上がる時、ｐＭＯＳトランジスタ
の“ＯＮ”時の抵抗により出力の負荷Ｃに電荷が溜まる
まで、この抵抗内で熱が発生しエネルギーを消費する。
このエネルギーは (1/2)ＣＶcc2となる。同様に、出力
がＶccからＧＮＤに下がる時もｎＭＯＳトランジスタ内
の抵抗により熱を発生し、消費エネルギーは (1/2)ＣＶ
cc2 となる。一般に、出力がＶcc→ＧＮＤ→Ｖccを１周
期とした時の消費エネルギーは、 (1/2)ＣＶcc2 ＋ (1/2)ＣＶcc2 ＝ＣＶcc2 となる。消費電力は周波数をｆとするとＣＶcc2 ｆとな
る。
【０００３】このように、論理回路における消費エネル
ギーは本質的に (1/2)ＣＶcc2 になり、Ｖccを下げなけ
れば消費エネルギーを減らすことはできない。また、Ｖ
ccを下げると低消費電力化となるが、Ｖccの下限は各Ｍ
ＯＳトランジスタのしきい値電圧Ｖtp，Ｖtnで制限され
る。例えばＶccを下げると、動作速度が遅くなる等の問
題がある。
ギーは本質的に (1/2)ＣＶcc2 になり、Ｖccを下げなけ
れば消費エネルギーを減らすことはできない。また、Ｖ
ccを下げると低消費電力化となるが、Ｖccの下限は各Ｍ
ＯＳトランジスタのしきい値電圧Ｖtp，Ｖtnで制限され
る。例えばＶccを下げると、動作速度が遅くなる等の問
題がある。
【０００４】
【発明が解決しようとする課題】上述したように従来の
論理回路においては、振幅Ｖccを持つ場合、スイッチン
グ時の消費エネルギーは本質点に負荷容量Ｃに対して
(1/2)ＣＶcc2 となり、Ｖccを下げなければ消費エネル
ギーは低減できない問題点があった。
論理回路においては、振幅Ｖccを持つ場合、スイッチン
グ時の消費エネルギーは本質点に負荷容量Ｃに対して
(1/2)ＣＶcc2 となり、Ｖccを下げなければ消費エネル
ギーは低減できない問題点があった。
【０００５】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、出力の振幅がＶccであ
ってもスイッチング時の消費エネルギーを (1/2)ＣＶcc
2 より小さくすることができる論理回路を提供すること
にある。
ので、その目的とするところは、出力の振幅がＶccであ
ってもスイッチング時の消費エネルギーを (1/2)ＣＶcc
2 より小さくすることができる論理回路を提供すること
にある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に，本発明は次のような構成を採用している。即ち本発
明（請求項１）の論理回路は、出力線と、一方が前記出
力線に接続され、他方が電源電位に接続され、第１の制
御信号によりオン／オフ制御される第１のスイッチと、
一方が前記出力線に接続され、他方が接地電位に接続さ
れ、第２の制御信号により第１のスイッチと独立してオ
ン／オフ制御される第２のスイッチと、一方が前記出力
線に接続され、他方が前記接地電位よりも高く前記電源
電位よりも低い中間電源電位に接続され、第３の制御信
号により前記第１及び第２のスイッチと独立してオン／
オフが制御されるスイッチング／整流回路と、を具備す
ることを特徴とする。
に，本発明は次のような構成を採用している。即ち本発
明（請求項１）の論理回路は、出力線と、一方が前記出
力線に接続され、他方が電源電位に接続され、第１の制
御信号によりオン／オフ制御される第１のスイッチと、
一方が前記出力線に接続され、他方が接地電位に接続さ
れ、第２の制御信号により第１のスイッチと独立してオ
ン／オフ制御される第２のスイッチと、一方が前記出力
線に接続され、他方が前記接地電位よりも高く前記電源
電位よりも低い中間電源電位に接続され、第３の制御信
号により前記第１及び第２のスイッチと独立してオン／
オフが制御されるスイッチング／整流回路と、を具備す
ることを特徴とする。
【０００７】また、本発明（請求項４）の論理回路は、
出力線と、一方が前記出力線に接続され、他方が電源電
位に接続され、第１の制御信号によりオン／オフ制御さ
れる第１のスイッチと、一方が前記出力線に接続され、
他方が接地電位に接続され、第２の制御信号により第１
のスイッチと独立してオン／オフ制御される第２のスイ
ッチと、一方が前記出力線に接続され、他方が前記接地
電位よりも大きく前記電源電位よりも小さい、それぞれ
異なる電位を有する複数の中間電源電位に接続され、前
記第１及び第２のスイッチと独立して各々異なる制御信
号によりオン／オフが制御されてスイッチイング及び整
流を行い、前記出力線の電位が該当中間電源電位より低
い時のみ電流が流れる複数の第１のスイッチング／整流
回路と、一方が前記出力線に接続され、他方が前記接地
電位よりも大きく前記電源電位よりも小さい、それぞれ
異なる電位を有する複数の中間電源電位に接続され、前
記第１及び第２のスイッチと独立して各々異なる制御信
号によりオン／オフが制御されてスイッチイング及び整
流を行い，前記出力線の電位が該当中間電源電位より高
い時のみ電流が流れる複数の第２のスイッチング／整流
回路と、を具備することを特徴とする。
出力線と、一方が前記出力線に接続され、他方が電源電
位に接続され、第１の制御信号によりオン／オフ制御さ
れる第１のスイッチと、一方が前記出力線に接続され、
他方が接地電位に接続され、第２の制御信号により第１
のスイッチと独立してオン／オフ制御される第２のスイ
ッチと、一方が前記出力線に接続され、他方が前記接地
電位よりも大きく前記電源電位よりも小さい、それぞれ
異なる電位を有する複数の中間電源電位に接続され、前
記第１及び第２のスイッチと独立して各々異なる制御信
号によりオン／オフが制御されてスイッチイング及び整
流を行い、前記出力線の電位が該当中間電源電位より低
い時のみ電流が流れる複数の第１のスイッチング／整流
回路と、一方が前記出力線に接続され、他方が前記接地
電位よりも大きく前記電源電位よりも小さい、それぞれ
異なる電位を有する複数の中間電源電位に接続され、前
記第１及び第２のスイッチと独立して各々異なる制御信
号によりオン／オフが制御されてスイッチイング及び整
流を行い，前記出力線の電位が該当中間電源電位より高
い時のみ電流が流れる複数の第２のスイッチング／整流
回路と、を具備することを特徴とする。
【０００８】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) 出力電位は接地電位（ＧＮＤ）と電源電位（Ｖcc）
の間で動作し、出力電位が電源電位（Ｖcc）から接地電
位（ＧＮＤ）に下がる場合は、第４のスイッチのうち高
い電位につながるものから順にＯＮし、最後に第２のス
イッチをＯＮして出力電位を接地電位に保ち、逆に出力
電位が接地電位（ＧＮＤ）から電源電位（Ｖcc）に上が
る場合は、第３のスイッチのうち低い電位につながるも
のから順にＯＮし、最後に第１のスイッチをＯＮして出
力電位を電源電位に保つこと。 (2) 出力電位の上げ，下げの各々において、各スイッチ
のうち少なくとも２つは同時にＯＮしている状態が存在
すること。 (3) 中間電源電位（Ｖm1〜Ｖm(n-1)）は、半導体チップ
等の回路内で発生させること。 (4) 中間電源電位（Ｖm1〜Ｖm(n-1)）は、半導体チップ
外等で交流直流変換で直接発生させること。 (5) 中間電源電位（ＶM1〜Ｖm(n-1)）には大きな安定化
容量を持たせること。 (6) 本論理回路を集積回路内のクロック駆動線、出力バ
ッファ等の負荷の大きい一部の回路や複数本あり消費電
力の大きなバス回路に用いること。
は、次のものがあげられる。 (1) 出力電位は接地電位（ＧＮＤ）と電源電位（Ｖcc）
の間で動作し、出力電位が電源電位（Ｖcc）から接地電
位（ＧＮＤ）に下がる場合は、第４のスイッチのうち高
い電位につながるものから順にＯＮし、最後に第２のス
イッチをＯＮして出力電位を接地電位に保ち、逆に出力
電位が接地電位（ＧＮＤ）から電源電位（Ｖcc）に上が
る場合は、第３のスイッチのうち低い電位につながるも
のから順にＯＮし、最後に第１のスイッチをＯＮして出
力電位を電源電位に保つこと。 (2) 出力電位の上げ，下げの各々において、各スイッチ
のうち少なくとも２つは同時にＯＮしている状態が存在
すること。 (3) 中間電源電位（Ｖm1〜Ｖm(n-1)）は、半導体チップ
等の回路内で発生させること。 (4) 中間電源電位（Ｖm1〜Ｖm(n-1)）は、半導体チップ
外等で交流直流変換で直接発生させること。 (5) 中間電源電位（ＶM1〜Ｖm(n-1)）には大きな安定化
容量を持たせること。 (6) 本論理回路を集積回路内のクロック駆動線、出力バ
ッファ等の負荷の大きい一部の回路や複数本あり消費電
力の大きなバス回路に用いること。
【０００９】
【作用】出力電位を電源電位（Ｖcc）から接地電位（Ｇ
ＮＤ）に下げる場合を考える。まず、例えば複数の中間
電源電位（Ｖm1〜Ｖm(n-1)）のうちの最も高い電位（Ｖ
m1）につながるスイッチ、例えば第４のスイッチをＯＮ
することにより、電源電位（Ｖcc）と中間電源電位（Ｖ
m1）の電位差（Ｖcc−Ｖm1）でＶccからＶm1に電流が流
れ、このとき第４のスイッチのＯＮ抵抗内で熱エネルギ
ーを消費する。この消費エネルギーは (1/2)Ｃ（Ｖcc−
Ｖm1）2 となるが、電源電位（Ｖcc）から接地電位（Ｇ
ＮＤ）まで振幅した従来の (1/2)Ｃ（Ｖcc）2 に比べ小
さくなるのは勿論のこと、電位差が小さい分が２乗で消
費熱エネルギーは小さくなる。
ＮＤ）に下げる場合を考える。まず、例えば複数の中間
電源電位（Ｖm1〜Ｖm(n-1)）のうちの最も高い電位（Ｖ
m1）につながるスイッチ、例えば第４のスイッチをＯＮ
することにより、電源電位（Ｖcc）と中間電源電位（Ｖ
m1）の電位差（Ｖcc−Ｖm1）でＶccからＶm1に電流が流
れ、このとき第４のスイッチのＯＮ抵抗内で熱エネルギ
ーを消費する。この消費エネルギーは (1/2)Ｃ（Ｖcc−
Ｖm1）2 となるが、電源電位（Ｖcc）から接地電位（Ｇ
ＮＤ）まで振幅した従来の (1/2)Ｃ（Ｖcc）2 に比べ小
さくなるのは勿論のこと、電位差が小さい分が２乗で消
費熱エネルギーは小さくなる。
【００１０】次に、２番目に低い中間電源電位（Ｖm2）
につながるスイッチの第４のスイッチをＯＮすることで
出力はＶm1からＶm2に下がり、同様に消費エネルギーは
(1/2)Ｃ（Ｖm1−Ｖm2）2 となる。このとき、Ｖm2より
電位の高い中間電位Ｖm1につながる第４のスイッチはＯ
Ｎしたままでも、出力電位がＶm1より下がった場合は第
２の整流器により電流が流れず、より電位の高い中間電
位からの漏れはなくなる。同様に、最も低い中間電源電
位まで出力電位が下がった後、最後にＧＮＤにつながる
第２のスイッチがＯＮし、出力はＧＮＤまで下がる。Ｇ
ＮＤにつながるスイッチはより低い電源電位が無いため
整流器は有用となる。
につながるスイッチの第４のスイッチをＯＮすることで
出力はＶm1からＶm2に下がり、同様に消費エネルギーは
(1/2)Ｃ（Ｖm1−Ｖm2）2 となる。このとき、Ｖm2より
電位の高い中間電位Ｖm1につながる第４のスイッチはＯ
Ｎしたままでも、出力電位がＶm1より下がった場合は第
２の整流器により電流が流れず、より電位の高い中間電
位からの漏れはなくなる。同様に、最も低い中間電源電
位まで出力電位が下がった後、最後にＧＮＤにつながる
第２のスイッチがＯＮし、出力はＧＮＤまで下がる。Ｇ
ＮＤにつながるスイッチはより低い電源電位が無いため
整流器は有用となる。
【００１１】上記結果として、例えばＶccとＧＮＤ間を
等しくｎ分割して、ｎ−１個の中間電源電位を持った場
合、出力がＶccからＧＮＤになった時、その消費エネル
ギーは従来の (1/2)Ｃ（Ｖcc）2 に比べ本発明は (1/2)Ｃ（Ｖcc／ｎ）2 ×ｎ＝ (1/n)｛(1/2) Ｃ（Ｖc
c）2 ｝ と１／ｎに低減される。同様にして、出力がＧＮＤから
Ｖccになる時は、複数の中間電源電位（Ｖm1〜Ｖm(n-
1)）につなげる第３のスイッチを低い方から順にＯＮす
ることにより、消費エネルギーを低減できる。
等しくｎ分割して、ｎ−１個の中間電源電位を持った場
合、出力がＶccからＧＮＤになった時、その消費エネル
ギーは従来の (1/2)Ｃ（Ｖcc）2 に比べ本発明は (1/2)Ｃ（Ｖcc／ｎ）2 ×ｎ＝ (1/n)｛(1/2) Ｃ（Ｖc
c）2 ｝ と１／ｎに低減される。同様にして、出力がＧＮＤから
Ｖccになる時は、複数の中間電源電位（Ｖm1〜Ｖm(n-
1)）につなげる第３のスイッチを低い方から順にＯＮす
ることにより、消費エネルギーを低減できる。
【００１２】さらに本発明は整流器を用いるため、各中
間電源電位につながるスイッチを順に僅かな遅延を入れ
てＯＮしていくだけで実現できる。即ち、次のスイッチ
をＯＮする前に前のスイッチをＯＦＦする必要がなく、
自動的に極めて高速に電源電位の切り換えができる。一
度ＯＮした各中間電源電位のスイッチは次に出力がＧＮ
ＤからＶcc、ＶccからＧＮＤに切り換わる前にゆっくり
ＯＦＦすればよく、タイミング設計を気にかける必要は
ない。
間電源電位につながるスイッチを順に僅かな遅延を入れ
てＯＮしていくだけで実現できる。即ち、次のスイッチ
をＯＮする前に前のスイッチをＯＦＦする必要がなく、
自動的に極めて高速に電源電位の切り換えができる。一
度ＯＮした各中間電源電位のスイッチは次に出力がＧＮ
ＤからＶcc、ＶccからＧＮＤに切り換わる前にゆっくり
ＯＦＦすればよく、タイミング設計を気にかける必要は
ない。
【００１３】
【実施例】以下、図面を参照して、本発明の実施例を説
明する。 （実施例１）図１は、本発明の第１の実施例に係わる論
理回路を示す回路構成図である。
明する。 （実施例１）図１は、本発明の第１の実施例に係わる論
理回路を示す回路構成図である。
【００１４】電源電位Ｖccと接地電位ＧＮＤの間に、Ｖ
ccを４分割した所の中間の電源電位(1/4)Ｖcc， (1/2)
Ｖcc， (3/4)Ｖccがある。各々の中間電源電位は整流方
向が異なる２つのダイオード等の整流器Ｄ00，Ｄ01，Ｄ
02とＤ10，Ｄ11，Ｄ12及びこれに直列接続する２つのス
イッチＳＷ01，ＳＷ02，ＳＷ03とＳＷ12，ＳＷ11，ＳＷ
10を介して出力線に接続される。Ｖcc及びＧＮＤはスイ
ッチのみ介して出力線に接続される。
ccを４分割した所の中間の電源電位(1/4)Ｖcc， (1/2)
Ｖcc， (3/4)Ｖccがある。各々の中間電源電位は整流方
向が異なる２つのダイオード等の整流器Ｄ00，Ｄ01，Ｄ
02とＤ10，Ｄ11，Ｄ12及びこれに直列接続する２つのス
イッチＳＷ01，ＳＷ02，ＳＷ03とＳＷ12，ＳＷ11，ＳＷ
10を介して出力線に接続される。Ｖcc及びＧＮＤはスイ
ッチのみ介して出力線に接続される。
【００１５】より具体的には、Ｖccは第１のスイッチＳ
Ｗ13を介して出力線に接続され、ＧＮＤは第２のスイッ
チＳＷ03を介して出力線に接続される。そして、 (3/4)
Ｖccは第３のスイッチＳＷ12と第１の整流器Ｄ12の直列
回路と第４のスイッチＳＷ00と第２の整流器Ｄ00の直列
回路とを並列接続したものを介して主力線に接続され、
(1/2)Ｖccは第３のスイッチＳＷ11と第１の整流器Ｄ11
の直列回路と第４のスイッチＳＷ01と第２の整流器Ｄ01
の直列回路とを並列接続したものを介して主力線に接続
され、 (1/4)Ｖccは第３のスイッチＳＷ10と第１の整流
器Ｄ10の直列回路と第４のスイッチＳＷ02と第２の整流
器Ｄ02の直列回路とを並列接続したものを介して主力線
に接続される。
Ｗ13を介して出力線に接続され、ＧＮＤは第２のスイッ
チＳＷ03を介して出力線に接続される。そして、 (3/4)
Ｖccは第３のスイッチＳＷ12と第１の整流器Ｄ12の直列
回路と第４のスイッチＳＷ00と第２の整流器Ｄ00の直列
回路とを並列接続したものを介して主力線に接続され、
(1/2)Ｖccは第３のスイッチＳＷ11と第１の整流器Ｄ11
の直列回路と第４のスイッチＳＷ01と第２の整流器Ｄ01
の直列回路とを並列接続したものを介して主力線に接続
され、 (1/4)Ｖccは第３のスイッチＳＷ10と第１の整流
器Ｄ10の直列回路と第４のスイッチＳＷ02と第２の整流
器Ｄ02の直列回路とを並列接続したものを介して主力線
に接続される。
【００１６】ここで、中間の電源電位は、半導体チップ
外から入力してもよいし、チップ内部で大きな安定用キ
ャパシタをこの電源に付属することで実現してもよい。
また、各スイッチは入力信号によりＯＮ，ＯＦＦし、こ
れにより出力電位はＶccからＧＮＤまで振幅するものと
なっている。
外から入力してもよいし、チップ内部で大きな安定用キ
ャパシタをこの電源に付属することで実現してもよい。
また、各スイッチは入力信号によりＯＮ，ＯＦＦし、こ
れにより出力電位はＶccからＧＮＤまで振幅するものと
なっている。
【００１７】図２に本実施例の動作タイミング図を示
し、これを基に本実施例の動作を説明する。例えば、出
力電位をＶccからＧＮＤに下げる場合、まず第１に中間
の電源電位の最も高い (3/4)ＶccにつながるスイッチＳ
Ｗ00のみＯＮにする。このとき、出力負荷容量Ｃに蓄積
された電荷は整流器Ｄ00を介して電源 (3/4)Ｖccに流
れ、出力が (3/4)Ｖccとなる。このとき、整流器Ｄ00，
スイッチＳＷ00の内部抵抗で熱エネルギーを消費する。
この熱エネルギーは、出力と (3/4)Ｖccの電位差が小さ
いため、消費エネルギーは (1/2)Ｃ（Ｖcc／４）2 とな
る。
し、これを基に本実施例の動作を説明する。例えば、出
力電位をＶccからＧＮＤに下げる場合、まず第１に中間
の電源電位の最も高い (3/4)ＶccにつながるスイッチＳ
Ｗ00のみＯＮにする。このとき、出力負荷容量Ｃに蓄積
された電荷は整流器Ｄ00を介して電源 (3/4)Ｖccに流
れ、出力が (3/4)Ｖccとなる。このとき、整流器Ｄ00，
スイッチＳＷ00の内部抵抗で熱エネルギーを消費する。
この熱エネルギーは、出力と (3/4)Ｖccの電位差が小さ
いため、消費エネルギーは (1/2)Ｃ（Ｖcc／４）2 とな
る。
【００１８】次に、２番目に高い中間電位 (1/2)Ｖccの
スイッチＳＷ01をＯＮにすると、出力は整流器Ｄ01，ス
イッチＳＷ01を介して電源 (1/2)Ｖccにつながり、 (1/
2)Ｖccまで低下する。このとき、整流器Ｄ00があるた
め、出力が (3/4)Ｖccより下がったことによりＳＷ00を
介して (3/4)Ｖccの電源に逆流する電流は、整流作用に
より無くすることができる。このため、スイッチＳＷ01
をＯＮする時、ＳＷ00をＯＦＦしておく必要がないた
め、ＳＷ00をＯＮしてからＳＷ01をＯＮするまでのタイ
ミングのずれを小さくすることができ、高速に出力を下
げたり上げたりできる。
スイッチＳＷ01をＯＮにすると、出力は整流器Ｄ01，ス
イッチＳＷ01を介して電源 (1/2)Ｖccにつながり、 (1/
2)Ｖccまで低下する。このとき、整流器Ｄ00があるた
め、出力が (3/4)Ｖccより下がったことによりＳＷ00を
介して (3/4)Ｖccの電源に逆流する電流は、整流作用に
より無くすることができる。このため、スイッチＳＷ01
をＯＮする時、ＳＷ00をＯＦＦしておく必要がないた
め、ＳＷ00をＯＮしてからＳＷ01をＯＮするまでのタイ
ミングのずれを小さくすることができ、高速に出力を下
げたり上げたりできる。
【００１９】次に、ＳＷ02をＯＮし、 (1/4)Ｖccの電源
を用いて出力を (1/4)Ｖccにし、最後にＳＷ03をＯＮし
出力をＧＮＤにまで下げる。ＧＮＤにつながるスイッチ
ＳＷ03には、これ以上出力が下がらないため整流器は不
用となる。但し、あっても動作はする。これら、Ｖccか
ら (3/4)Ｖcc， (3/4)Ｖccから (1/2)Ｖcc， (1/2)Ｖcc
から (1/4)Ｖcc， (1/4)ＶccからＧＮＤへ出力が変わる
時、各々熱エネルギー(1/2)Ｃ（Ｖcc／４）2 を消費す
る。従来は出力がＶccからＧＮＤに下がった時消費エネ
ルギーは (1/2)Ｃ（Ｖcc）2 のため、本実施例の場合、
従来に比べ消費エネルギーは ｛４× (1/2)Ｃ（Ｖcc／４）2 ｝／｛(1/2) Ｃ（Ｖcc）
2 ｝＝１／４ に低減される。このように電源Ｖccをｎ分割して（ｎ−
１）本の電源を用いることにより、消費エネルギーは１
／ｎになる。
を用いて出力を (1/4)Ｖccにし、最後にＳＷ03をＯＮし
出力をＧＮＤにまで下げる。ＧＮＤにつながるスイッチ
ＳＷ03には、これ以上出力が下がらないため整流器は不
用となる。但し、あっても動作はする。これら、Ｖccか
ら (3/4)Ｖcc， (3/4)Ｖccから (1/2)Ｖcc， (1/2)Ｖcc
から (1/4)Ｖcc， (1/4)ＶccからＧＮＤへ出力が変わる
時、各々熱エネルギー(1/2)Ｃ（Ｖcc／４）2 を消費す
る。従来は出力がＶccからＧＮＤに下がった時消費エネ
ルギーは (1/2)Ｃ（Ｖcc）2 のため、本実施例の場合、
従来に比べ消費エネルギーは ｛４× (1/2)Ｃ（Ｖcc／４）2 ｝／｛(1/2) Ｃ（Ｖcc）
2 ｝＝１／４ に低減される。このように電源Ｖccをｎ分割して（ｎ−
１）本の電源を用いることにより、消費エネルギーは１
／ｎになる。
【００２０】次に、出力がＧＮＤからＶccに変化する場
合を考える。最初にＳＷ10がＯＮし、 (1/4)Ｖccまで出
力が変化し、次にＳＷ11，ＳＷ12，ＳＷ13の順でＯＮ
し、出力が (1/2)Ｖcc， (3/4)Ｖcc，Ｖccと変化する。
このとき、整流器Ｄ10，Ｄ11，Ｄ12により出力が (1/4)
Ｖcc以上ではＳＷ10がＯＮにも拘らず (1/4)Ｖccの電源
には電流が流れず、出力が (1/2)Ｖcc以上、 (3/4)Ｖcc
以上では各々ＳＷ11，ＳＷ12がＯＮにも拘らず (1/2)Ｖ
cc， (3/4)Ｖccの電源には電流が流れない。前述と同様
にＳＷ10，ＳＷ11，ＳＷ12，ＳＷ13のＯＮするタイミン
グをずらすのみで高速に出力のプルアップが達成しつ
つ、熱エネルギーの消費を従来比１／４にできる。
合を考える。最初にＳＷ10がＯＮし、 (1/4)Ｖccまで出
力が変化し、次にＳＷ11，ＳＷ12，ＳＷ13の順でＯＮ
し、出力が (1/2)Ｖcc， (3/4)Ｖcc，Ｖccと変化する。
このとき、整流器Ｄ10，Ｄ11，Ｄ12により出力が (1/4)
Ｖcc以上ではＳＷ10がＯＮにも拘らず (1/4)Ｖccの電源
には電流が流れず、出力が (1/2)Ｖcc以上、 (3/4)Ｖcc
以上では各々ＳＷ11，ＳＷ12がＯＮにも拘らず (1/2)Ｖ
cc， (3/4)Ｖccの電源には電流が流れない。前述と同様
にＳＷ10，ＳＷ11，ＳＷ12，ＳＷ13のＯＮするタイミン
グをずらすのみで高速に出力のプルアップが達成しつ
つ、熱エネルギーの消費を従来比１／４にできる。
【００２１】前述したように中間の電源電位はチップ外
から入力してもよいし、チップ内部で発生してもよい。
チップ内部の場合、一度パワーＯＮ時に各電位を (1/4)
Ｖcc， (1/2)Ｖcc， (3/4)Ｖccに大きなキャパシタにプ
リチャージしておけば出力のプルアップ，プルダウンを
繰り返してもこの中間電位はほぼ一定を保つ。その理由
としては、例えばＳＷ00をＯＮにし出力をＶccから (3/
4)Ｖccに変える時に出力の容量Ｃから (3/4)Ｖccの電源
に電荷Ｑ＝Ｃ（Ｖcc／４）だけ流れて、僅かに(3/4)Ｖc
cより上がるが、逆にＳＷ12をＯＮにし出力を (1/2)Ｖc
cから (3/4)Ｖccに変える時に (3/4)Ｖccの電源から出
力の容量Ｃに電荷Ｑ′＝Ｃ（Ｖcc／４）だけ流れ出すた
め、もとの (3/4)Ｖccの電位に戻る。このため大きな中
間電源安定回路は不要であり小さい安定用回路のみで済
ますことが可能である。 （実施例２）図３は、本発明の第２の実施例に係わる論
理回路を示す回路構成図である。
から入力してもよいし、チップ内部で発生してもよい。
チップ内部の場合、一度パワーＯＮ時に各電位を (1/4)
Ｖcc， (1/2)Ｖcc， (3/4)Ｖccに大きなキャパシタにプ
リチャージしておけば出力のプルアップ，プルダウンを
繰り返してもこの中間電位はほぼ一定を保つ。その理由
としては、例えばＳＷ00をＯＮにし出力をＶccから (3/
4)Ｖccに変える時に出力の容量Ｃから (3/4)Ｖccの電源
に電荷Ｑ＝Ｃ（Ｖcc／４）だけ流れて、僅かに(3/4)Ｖc
cより上がるが、逆にＳＷ12をＯＮにし出力を (1/2)Ｖc
cから (3/4)Ｖccに変える時に (3/4)Ｖccの電源から出
力の容量Ｃに電荷Ｑ′＝Ｃ（Ｖcc／４）だけ流れ出すた
め、もとの (3/4)Ｖccの電位に戻る。このため大きな中
間電源安定回路は不要であり小さい安定用回路のみで済
ますことが可能である。 （実施例２）図３は、本発明の第２の実施例に係わる論
理回路を示す回路構成図である。
【００２２】本実施例が第１の実施例と異なる点は、第
１の実施例における整流器としてのダイオードの代わり
に、ＭＯＳトランジスタのゲートとドレインを接続した
ものを用いたことである。さらに本実施例では、スイッ
チとしてＭＯＳトランジスタを用いている。
１の実施例における整流器としてのダイオードの代わり
に、ＭＯＳトランジスタのゲートとドレインを接続した
ものを用いたことである。さらに本実施例では、スイッ
チとしてＭＯＳトランジスタを用いている。
【００２３】本実施例のＭＯＳトランジスタを用いた整
流器は、ｎＭＯＳ，ｐＭＯＳの両方で実現できる。この
とき、電流が流れる方向で整流器内で電位降圧を少なく
するためには、しきい値の低いｎＭＯＳ又はｐＭＯＳで
整流器を作ればよい。スイッチとしては、ｎＭＯＳ，ｐ
ＭＯＳの両方どちらでも実現できる。図３では、出力を
ＶccからＧＮＤに下げるためのスイッチをｎＭＯＳで実
現し、ＧＮＤからＶｃｃに上げるスイッチをｐＭＯＳで
実現している。整流器用のトランジスタのしきい値が０
Ｖの時消費エネルギーを１／４にまで下げられる。
流器は、ｎＭＯＳ，ｐＭＯＳの両方で実現できる。この
とき、電流が流れる方向で整流器内で電位降圧を少なく
するためには、しきい値の低いｎＭＯＳ又はｐＭＯＳで
整流器を作ればよい。スイッチとしては、ｎＭＯＳ，ｐ
ＭＯＳの両方どちらでも実現できる。図３では、出力を
ＶccからＧＮＤに下げるためのスイッチをｎＭＯＳで実
現し、ＧＮＤからＶｃｃに上げるスイッチをｐＭＯＳで
実現している。整流器用のトランジスタのしきい値が０
Ｖの時消費エネルギーを１／４にまで下げられる。
【００２４】図４は、本実施例の動作タイミング図を示
している。本実施例においても整流器を用いることによ
り、クロックφｎ０〜φn3間のタイミングのずれ、φp0
〜φp3までのタイミングのずれを無くすことができ、消
費エネルギーを低減できる。φn1がＨｉｇｈになる時、
φn0をＬｏｗにしなくてもよいため（即ち、φn0が小さ
いパルス幅を持つ必要がない）、このφn0，φn1間のタ
イミングを詰めることは容易である。 （実施例３）図５は、本発明の第３の実施例に係わる論
理回路を示す回路構成図である。
している。本実施例においても整流器を用いることによ
り、クロックφｎ０〜φn3間のタイミングのずれ、φp0
〜φp3までのタイミングのずれを無くすことができ、消
費エネルギーを低減できる。φn1がＨｉｇｈになる時、
φn0をＬｏｗにしなくてもよいため（即ち、φn0が小さ
いパルス幅を持つ必要がない）、このφn0，φn1間のタ
イミングを詰めることは容易である。 （実施例３）図５は、本発明の第３の実施例に係わる論
理回路を示す回路構成図である。
【００２５】本実施例が第２の実施例と異なる点は、ス
イッチの一部でｎＭＯＳ，ｐＭＯＳを交換したことであ
る。これは、例えば図３で出力をＶccから (3/4)Ｖccに
下げる時はφn0をＶccにすればよいが、スイッチがｎＭ
ＯＳで構成され、このトランジスタはゲート・ソース間
電位がＶcc− (3/4)Ｖcc＝Ｖcc／４しかなく、しきい値
電圧がＶT ＞Ｖcc／４の場合動作しない。これに対し
て、図５で出力をＶccから (3/4)Ｖccに下げる時は／φ
n0をＧＮＤにすればよく、スイッチがｐＭＯＳで構成さ
れこのトランジスタはゲート・ソース間電位が最悪でも
０Ｖ− (3/4)Ｖcc＝−(3/4) Ｖccと大きいため、｜ＶT
｜＞｜ (3/4)Ｖcc｜になるまで動作可能となり、Ｖccと
ＶT 間のマージンがある。
イッチの一部でｎＭＯＳ，ｐＭＯＳを交換したことであ
る。これは、例えば図３で出力をＶccから (3/4)Ｖccに
下げる時はφn0をＶccにすればよいが、スイッチがｎＭ
ＯＳで構成され、このトランジスタはゲート・ソース間
電位がＶcc− (3/4)Ｖcc＝Ｖcc／４しかなく、しきい値
電圧がＶT ＞Ｖcc／４の場合動作しない。これに対し
て、図５で出力をＶccから (3/4)Ｖccに下げる時は／φ
n0をＧＮＤにすればよく、スイッチがｐＭＯＳで構成さ
れこのトランジスタはゲート・ソース間電位が最悪でも
０Ｖ− (3/4)Ｖcc＝−(3/4) Ｖccと大きいため、｜ＶT
｜＞｜ (3/4)Ｖcc｜になるまで動作可能となり、Ｖccと
ＶT 間のマージンがある。
【００２６】このように本実施例では、ゲート・ソース
間が大きくなる方のｎＭＯＳ又はｐＭＯＳを選択するこ
とにより、動作マージンの良い回路となる。図６は、本
実施例の動作タイミング図を示している。基本的には図
４の動作と同様であり、／φp0，／φp1，／φn1，／φ
n0の極性のみを図４と逆にすれば動作する。
間が大きくなる方のｎＭＯＳ又はｐＭＯＳを選択するこ
とにより、動作マージンの良い回路となる。図６は、本
実施例の動作タイミング図を示している。基本的には図
４の動作と同様であり、／φp0，／φp1，／φn1，／φ
n0の極性のみを図４と逆にすれば動作する。
【００２７】図７は、図３，図５における各スイッチに
与える信号を制御するための制御回路例を示している。
また、図８にはそのタイミング図を示している。遅延回
路１は図４でのφn0等のクロックのパルス幅を決めてお
り、これは大きくマージンがあればよい。遅延回路２は
φn1−φn2間のタイミングのズレを示すもので、出力が
(1/2)Ｖccから (1/4)Ｖccに下がる時間と同等にすれば
よい。このタイミングズレを小さくすると消費エネルギ
ーの減少の割合が減る半面、高速動作が可能であり、用
途に応じて使いわければよい。 （実施例４）図９は本発明の第４の実施例に係わる論理
回路を示す回路構成図で、図１０はその動作タイミング
図である。
与える信号を制御するための制御回路例を示している。
また、図８にはそのタイミング図を示している。遅延回
路１は図４でのφn0等のクロックのパルス幅を決めてお
り、これは大きくマージンがあればよい。遅延回路２は
φn1−φn2間のタイミングのズレを示すもので、出力が
(1/2)Ｖccから (1/4)Ｖccに下がる時間と同等にすれば
よい。このタイミングズレを小さくすると消費エネルギ
ーの減少の割合が減る半面、高速動作が可能であり、用
途に応じて使いわければよい。 （実施例４）図９は本発明の第４の実施例に係わる論理
回路を示す回路構成図で、図１０はその動作タイミング
図である。
【００２８】本実施例では、中間の電源を (1/2)Ｖccの
一個にしており、さらに、スイッチと整流器を１個のト
ランジスタで実現している。また、Ｖcc，ＧＮＤにつな
がるスイッチに対しては、入力信号を遅延回路を介して
供給している。
一個にしており、さらに、スイッチと整流器を１個のト
ランジスタで実現している。また、Ｖcc，ＧＮＤにつな
がるスイッチに対しては、入力信号を遅延回路を介して
供給している。
【００２９】本実施例において、例えば出力ＯＵＴをＧ
ＮＤからＶccに上げる時、入力ＩＮがＧＮＤからＶccに
上がり、トランジスタＱ1 がＯＮする。このとき、トラ
ンジスタＱ1 のしきい値電圧がＶtn＝ (1/2)Ｖccであれ
ば、出力ＯＵＴは (1/2)Ｖccまで上がる。
ＮＤからＶccに上げる時、入力ＩＮがＧＮＤからＶccに
上がり、トランジスタＱ1 がＯＮする。このとき、トラ
ンジスタＱ1 のしきい値電圧がＶtn＝ (1/2)Ｖccであれ
ば、出力ＯＵＴは (1/2)Ｖccまで上がる。
【００３０】次に、遅延回路で時間差をおいてＱ2 がＯ
Ｎするため出力ＯＵＴはＶccまで上がる。このとき、Ｑ
1 はゲート電圧がＶcc，ソース電圧が (1/2)Ｖccとなる
ため、Ｖtn＝ (1/2)Ｖccではドレインが (1/2)Ｖcc以上
ではＯＮしない。このため、整流作用が働くためことに
なり、逆流が生じることはない。出力がＶccからＧＮＤ
に下がる時もＱ3 ，Ｑ4 の順でＯＮすることにより実現
する。
Ｎするため出力ＯＵＴはＶccまで上がる。このとき、Ｑ
1 はゲート電圧がＶcc，ソース電圧が (1/2)Ｖccとなる
ため、Ｖtn＝ (1/2)Ｖccではドレインが (1/2)Ｖcc以上
ではＯＮしない。このため、整流作用が働くためことに
なり、逆流が生じることはない。出力がＶccからＧＮＤ
に下がる時もＱ3 ，Ｑ4 の順でＯＮすることにより実現
する。
【００３１】そして、Ｖtp＝Ｖtn＝ (1/2)Ｖccの時、消
費熱エネルギーは従来比１／２になる。また、Ｖtp＝Ｖ
tn＞ (1/2)Ｖccの時、熱エネルギーとしては、出力のプ
ルアップ時に、 {(1/2)Ｃ（Ｖtn）2 +(1/2)Ｃ（Ｖcc−Ｖth）2 ｝ となり、プルダウン時に、 {(1/2)Ｃ（｜Ｖtp｜）2 +(1/2)Ｃ（Ｖcc−｜Ｖtn｜）
2 ｝ となり、従来よりは低減する。
費熱エネルギーは従来比１／２になる。また、Ｖtp＝Ｖ
tn＞ (1/2)Ｖccの時、熱エネルギーとしては、出力のプ
ルアップ時に、 {(1/2)Ｃ（Ｖtn）2 +(1/2)Ｃ（Ｖcc−Ｖth）2 ｝ となり、プルダウン時に、 {(1/2)Ｃ（｜Ｖtp｜）2 +(1/2)Ｃ（Ｖcc−｜Ｖtn｜）
2 ｝ となり、従来よりは低減する。
【００３２】また、Ｖtp＝Ｖtn＜ (1/2)Ｖccの時は、Ｑ
2 ，Ｑ4 がＯＮし、始めは逆流するが、出力電位がＶcc
又はＧＮＤに近づくと整流作用が働く。このため、僅か
だけ(1/2)Ｖccよりしきい値電圧が低い程度なら問題な
い。
2 ，Ｑ4 がＯＮし、始めは逆流するが、出力電位がＶcc
又はＧＮＤに近づくと整流作用が働く。このため、僅か
だけ(1/2)Ｖccよりしきい値電圧が低い程度なら問題な
い。
【００３３】なお、本発明は上述した各実施例に限定さ
れるものではない。実施例では中間電源電位Ｖm を得る
ためにＶccとＧＮＤ間を２分割又は４分割したが、この
分割数は何等限定されるものではなく、仕様に応じて適
宜変更可能である。
れるものではない。実施例では中間電源電位Ｖm を得る
ためにＶccとＧＮＤ間を２分割又は４分割したが、この
分割数は何等限定されるものではなく、仕様に応じて適
宜変更可能である。
【００３４】また、本発明は、出力の負荷容量が大き
く、しかも出力のプルアップ，プルダウンが遅くてもよ
いものに向いている。従って本発明の用途としては、例
えば、ＭＰＵ，ＤＳＰ，コントローラ等のＬＳＩのシス
テムブロック駆動回路，出力回路等があげられる。何故
なら、これらはＬＳＩ内部の各ゲートの遅延に比べシス
テムクロックの周期は大きいためである。また、各種Ｌ
ＳＩやメモリなどの多ビットのバス線等にも本発明は有
効である。その他、本発明の要旨を逸脱しない範囲で、
種々変形して実施することができる。
く、しかも出力のプルアップ，プルダウンが遅くてもよ
いものに向いている。従って本発明の用途としては、例
えば、ＭＰＵ，ＤＳＰ，コントローラ等のＬＳＩのシス
テムブロック駆動回路，出力回路等があげられる。何故
なら、これらはＬＳＩ内部の各ゲートの遅延に比べシス
テムクロックの周期は大きいためである。また、各種Ｌ
ＳＩやメモリなどの多ビットのバス線等にも本発明は有
効である。その他、本発明の要旨を逸脱しない範囲で、
種々変形して実施することができる。
【００３５】
【発明の効果】以上詳述したように本発明によれば、複
数の中間電源及びそれにつながるスイッチ及び整流器を
設けることにより、タイミングロスが無く高速に出力を
フルスイングさせることができ、出力の振幅がＶccであ
ってもスイッチング時の消費エネルギーを (1/2)ＣＶcc
2 より小さくすることができる論理回路を実現すること
が可能となる。
数の中間電源及びそれにつながるスイッチ及び整流器を
設けることにより、タイミングロスが無く高速に出力を
フルスイングさせることができ、出力の振幅がＶccであ
ってもスイッチング時の消費エネルギーを (1/2)ＣＶcc
2 より小さくすることができる論理回路を実現すること
が可能となる。
【図１】第１の実施例に係わる論理回路を示す回路構成
図。
図。
【図２】第１の実施例の動作を説明するための動作タイ
ミング図。
ミング図。
【図３】第２の実施例に係わる論理回路を示す回路構成
図。
図。
【図４】第２の実施例の動作を説明するための動作タイ
ミング図。
ミング図。
【図５】第３の実施例に係わる論理回路を示す回路構成
図。
図。
【図６】第３の実施例の動作を説明するための動作タイ
ミング図。
ミング図。
【図７】第３，第４の実施例における各スイッチ制御の
ための制御回路例を示す図。
ための制御回路例を示す図。
【図８】図７の制御回路の動作タイミング図。
【図９】第４の実施例に係わる論理回路を示す回路構成
図。
図。
【図１０】第４の実施例の動作を説明するための動作タ
イミング図。
イミング図。
【図１１】従来のＣＭＯＳインバータの回路構成図と動
作タイミング図。
作タイミング図。
Ｖcc…電源電位
ＧＮＤ…接地電位
Ｃ1 …出力負荷容量
ＳＷ…スイッチ
Ｄ…整流器
Ｖtp，Ｖtn…しきい値電圧
φ…クロック
Claims (13)
- 【請求項１】出力線と、 一方が前記出力線に接続され、他方が電源電位に接続さ
れ、第１の制御信号によりオン／オフ制御される第１の
スイッチと、 一方が前記出力線に接続され、他方が接地電位に接続さ
れ、第２の制御信号により第１のスイッチと独立してオ
ン／オフ制御される第２のスイッチと、 一方が前記出力線に接続され、他方が前記接地電位より
も高く前記電源電位よりも低い中間電源電位に接続さ
れ、第３の制御信号により前記第１及び第２のスイッチ
と独立してオン／オフが制御されるスイッチング／整流
回路と、 を具備する論理回路。 - 【請求項２】前記スイッチング／整流回路は、直列接続
された第３のスイッチ及び整流器を含むことを特徴とす
る請求項１記載の論理回路。 - 【請求項３】前記整流器はＰＮ接合素子及びＭＯＳトラ
ンジスタの少なくとも一方を含み、前記ＭＯＳトランジ
スタのゲートはドレイン、またはソースに接続されてい
ることを特徴とする請求項２記載の論理回路。 - 【請求項４】出力線と、 一方が前記出力線に接続され、他方が電源電位に接続さ
れ、第１の制御信号によりオン／オフ制御される第１の
スイッチと、 一方が前記出力線に接続され、他方が接地電位に接続さ
れ、第２の制御信号により第１のスイッチと独立してオ
ン／オフ制御される第２のスイッチと、 一方が前記出力線に接続され、他方が前記接地電位より
も大きく前記電源電位よりも小さい、それぞれ異なる電
位を有する複数の中間電源電位に接続され、前記第１及
び第２のスイッチと独立して各々異なる制御信号により
オン／オフが制御されてスイッチイング及び整流を行
い、前記出力線の電位が該当中間電源電位より低い時の
み電流が流れる複数の第１のスイッチング／整流回路
と、一方が前記出力線に接続され、他方が前記接地電位より
も大きく前記電源電位よりも小さい、それぞれ異なる電
位を有する複数の中間電源電位に接続され、前記第１及
び第２のスイッチと独立して各々異なる制御信号により
オン／オフが制御されてスイッチイング及び整流を行
い，前記出力線の電位が該当中間電源電位より高い時の
み電流が流れる複数の第２のスイッチング／整流回路
と、 を具備することを特徴とする論理回路。 - 【請求項５】前記中間電源電位に接続された安定用キャ
パシタをさらに含むことを特徴とする請求項１又は４に
記載の論理回路。 - 【請求項６】前記論理回路は半導体チップにより構成さ
れ、該半導体チップは前記中間電源電位を発生する他の
回路を具備することを特徴とする請求項１又は４に記載
の論理回路。 - 【請求項７】前記論理回路は半導体チップにより構成さ
れ、前記中間電源電位は該半導体チップに含まれていな
いＡＣ／ＤＣコンバータにより発生されることを特徴と
する請求項１又は４に記載の論理回路。 - 【請求項８】請求項１又は４に記載の論理回路を使用し
たクロック発生器及びデータ線の少なくとも一方を具備
することを特徴とする半導体装置。 - 【請求項９】前記複数の第１のスイッチング／整流回路
の各々は、第３のスイッチ及び第１の整流器を含み、前
記複数の第２のスイッチング／整流回路の各々は、第４
のスイッチ及び第２の整流器を含むことを特徴とする請
求項４記載の論理回路。 - 【請求項１０】前記第１の整流器及び第２の整流器は、
それぞれＰＮ接合素子及びＭＯＳトランジスタの少なく
とも一方を含み、前記ＭＯＳトランジスタのゲートはド
レイン、またはソースに接続されていることを特徴とす
る請求項９記載の論理回路。 - 【請求項１１】前記出力線の電位は接地電位と電源電位
の間であり、 前記出力線の電位が電源電位から接地電位に下がる場合
は、高い中間電源電位に接続された前記第２のスイッチ
イング／整流回路の前記第４のスイッチから順にＯＮ
し、最後に前記第２のスイッチをＯＮし、 前記出力線の電位が接地電位から電源電位に上がる場合
は、低い中間電源電位に接続された前記第１のスイッチ
イング／整流回路の前記第３のスイッチから順にＯＮ
し、最後に前記第１のスイッチをＯＮすることを特徴と
する請求項９記載の論理回路。 - 【請求項１２】前記出力線の電位の上げ、下げの各々の
動作において、前記第１乃至第４のスイッチのうち少な
くとも２つのスイッチは同時にＯＮしている状態が存在
することを特徴とする請求項１１記載の論理回路。 - 【請求項１３】前記出力線の電位が電源電位から接地電
位に下がる場合は、前記スイッチング／整流回路がオン
した後に、前記第２のスイッチがオンすることを特徴と
する請求項１記載の論理回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05098195A JP3369775B2 (ja) | 1995-03-10 | 1995-03-10 | 論理回路 |
| KR1019960006117A KR100228041B1 (ko) | 1995-03-10 | 1996-03-08 | 논리회로 및 이를 이용한 반도체장치 |
| US08/613,086 US5811991A (en) | 1995-03-10 | 1996-03-08 | Logic circuit and semiconductor device using it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05098195A JP3369775B2 (ja) | 1995-03-10 | 1995-03-10 | 論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08251016A JPH08251016A (ja) | 1996-09-27 |
| JP3369775B2 true JP3369775B2 (ja) | 2003-01-20 |
Family
ID=12873987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05098195A Expired - Fee Related JP3369775B2 (ja) | 1995-03-10 | 1995-03-10 | 論理回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5811991A (ja) |
| JP (1) | JP3369775B2 (ja) |
| KR (1) | KR100228041B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3166668B2 (ja) | 1997-08-21 | 2001-05-14 | 日本電気株式会社 | 液晶表示装置 |
| EP1004972B1 (de) * | 1998-11-23 | 2006-08-23 | Micronas GmbH | Kurvenformgenerator |
| US6285247B1 (en) * | 1999-01-21 | 2001-09-04 | Agere Systems Guardian Corporation | Optimized low voltage CMOS operation |
| US6512401B2 (en) * | 1999-09-10 | 2003-01-28 | Intel Corporation | Output buffer for high and low voltage bus |
| US6333650B1 (en) * | 2000-12-05 | 2001-12-25 | Juniper Networks, Inc. | Voltage sequencing circuit for powering-up sensitive electrical components |
| US6563339B2 (en) * | 2001-01-31 | 2003-05-13 | Micron Technology, Inc. | Multiple voltage supply switch |
| JP4571454B2 (ja) * | 2004-07-16 | 2010-10-27 | 株式会社アドバンテスト | 半導体集積回路 |
| US7265585B2 (en) * | 2004-12-14 | 2007-09-04 | Infineon Technologies Ag | Method to improve current and slew rate ratio of off-chip drivers |
| JP5015029B2 (ja) * | 2007-03-09 | 2012-08-29 | パナソニック株式会社 | 昇圧回路に用いられる電流制御回路 |
| JP5476642B2 (ja) * | 2009-12-02 | 2014-04-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| EP2567397B1 (en) * | 2010-05-07 | 2014-08-27 | Dh Technologies Development Pte. Ltd. | Triple switch topology for delivering ultrafast pulser polarity switching for mass spectrometry |
| JP2016092536A (ja) * | 2014-10-31 | 2016-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4498021A (en) * | 1982-07-13 | 1985-02-05 | Matsushita Electric Industrial Co., Ltd. | Booster for transmitting digital signal |
| US4647797A (en) * | 1984-08-23 | 1987-03-03 | Ncr Corporation | Assist circuit for improving the rise time of an electronic signal |
| JPH0334719A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Micro Electron Kk | 半導体集積回路 |
| US5457420A (en) * | 1993-03-26 | 1995-10-10 | Nec Corporation | Inverter circuit and level shifter circuit for providing a high voltage output |
| US5543734A (en) * | 1994-08-30 | 1996-08-06 | Intel Corporation | Voltage supply isolation buffer |
-
1995
- 1995-03-10 JP JP05098195A patent/JP3369775B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-08 US US08/613,086 patent/US5811991A/en not_active Expired - Lifetime
- 1996-03-08 KR KR1019960006117A patent/KR100228041B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100228041B1 (ko) | 1999-11-01 |
| KR960036038A (ko) | 1996-10-28 |
| US5811991A (en) | 1998-09-22 |
| JPH08251016A (ja) | 1996-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5223751A (en) | Logic level shifter for 3 volt cmos to 5 volt cmos or ttl | |
| JP3369775B2 (ja) | 論理回路 | |
| JP3123463B2 (ja) | レベル変換回路 | |
| KR980011440A (ko) | 반도체 기판용 전하 펌프 | |
| US4208595A (en) | Substrate generator | |
| JP2944243B2 (ja) | 半導体集積回路 | |
| JPH07230331A (ja) | 起動回路を有する基準電圧発生回路 | |
| US5841299A (en) | Method and apparatus for implementing an adiabatic logic family | |
| US20010011919A1 (en) | Charge pump circuit | |
| JPH04229714A (ja) | バッファを有する集積回路 | |
| JPH08162941A (ja) | 出力回路装置 | |
| JPS61112426A (ja) | Ｃｍｏｓ駆動回路 | |
| JPH10173511A (ja) | 電圧レベルシフチング回路 | |
| JP4354056B2 (ja) | 半導体集積回路 | |
| JP2000183724A (ja) | 電圧レベルトランスファ― | |
| JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
| US7075335B2 (en) | Level shifter | |
| JPH0514167A (ja) | 出力ドライバ回路 | |
| US6271718B1 (en) | Internal voltage converter for low operating voltage semiconductor memory | |
| JPH06152341A (ja) | バッファリング回路 | |
| JPH0546113A (ja) | 半導体集積回路 | |
| JPS6213120A (ja) | 半導体装置 | |
| JPH02137254A (ja) | 基板電位検知回路 | |
| JP3474809B2 (ja) | 直流電圧変換回路とこれを用いた集積回路 | |
| JPH01137821A (ja) | Ｃｍｏｓ出力バッファ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |