JPH02137254A - 基板電位検知回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、ＭＯＳ型電界効果トランジスタによって構成
された半導体集積回路における基板電位検知回路に関す
る。

［従来の技術］ 第３図はこの種の基板電位検知回路の従来例の回路図、
第４図はその動作を示すタイミング図である。

この回路は、基板電位の変化に連動して変化する節点Ｎ
２のレベルによってオン−オフが決定されるＮチャネル
スイッチングトランジスタＱ〒（第１のトランジスタ）
と、電源と節点Ｎ、との間に接続され、電源から節点Ｎ
１への方向が順方向となるようにダイオード接続が行な
われた２段のトランジスタ群ＤＩ（第１のダイオード接
続トランジスタ群）と、節点Ｎ２と基板との間に接続さ
れ、節点Ｎ２から基板への方向が順方向となるようにダ
イオード接続が行なわれた３段のトランジスタ群Ｄ２（
第２のダイオード接続トランジスタ群）と次段のインバ
ータ■７とから構成され、発振回路１と基板電位発生回
路２を経て基板に接続されている。第１．第２のダイオ
ード接続トランジスタ群の接続段数２．３およびサイズ
は、節点Ｎ２のレベルを受けて、次段へ接続されるイン
バータＩ７の閾値電圧（一般には電源レベルとグランド
レベルの中間）を目安に設定され、節点Ｎ２の動作範囲
は、電源とグランドレベル間程度となるようにしておく
ものとする。また、インバータＩＴの出力信号φＴ（以
後、出力信号φ７と略す）が低レベルのときは、基板電
位発生回路２を活性化し、基板電位を引き下げ、出力信
号φアが高レベルのときは、基板電位発生回路２を非活
性化するものと仮定する。

次に、第４図に示すタイミング図を用いて本従来例の動
作を説明する。

今、節点Ｎ、は高レベル、節点Ｎ２＋基板電位および出
力信号φ７はＯＶと仮定する。

時刻ｔ。において、基板電位と節点Ｎ２がＯＶであり、
トランジスタＱＴのゲートレベルと節点Ｎ２との電位差
が閾値電圧より低いため、トランジスタＱＴはオフ状態
である。したがって、節点Ｎ１は高レベルになり、イン
バータＩＴは、節点Ｎ１の高レベルを受けて、出力信号
φ７を低レベルにする。よって、出力信号φ７が低レベ
ルのときは、基板電位発生回路２は活性化状態であるた
め、基板電位を引き落とす動作を開始する。

時刻ｔ、において、基板電位が低下するとそれに伴なっ
て節点Ｎ２のレベルも低下し、トランジスタＱＴのゲー
トレベルと節点Ｎ２との電位差が閾値電圧より高くなる
と、トランジスタ９丁はオン状態に変わり、節点Ｎ１の
レベルが引き落とされる。次段のインバータＩＴは、節
点Ｎ、を低レベルと判定すると、出力信号φ７を高レベ
ルにする。したがって、基板電位発生回路２は非活性化
される。

時刻ｔ２において、時刻ｔ１から基板電位発生回路２が
非活性化状態であるのに対し、ファンクションに伴なう
サブリーク電流等により基板に電荷が供給されるため、
基板電位が浅くなった場合には、節点Ｎ２のレベルも浅
くなり、トランジスタＱ４のゲートレベルと節点Ｎ２と
の電位差が閾値電圧より低くなり、トランジスタＱＴは
オフ状態になる。このため、節点Ｎ、のレベルは引き落
とされず、電荷の供給を受けて高レベルとなり、再び、
時刻上〇と同様に出力信号φ７が低レベルに反転し、基
板電位を引き藩とす動作を開始する。

上述の動作を繰り返しながら基板電位を検知しつつ、基
板電位を所望の設定電圧範囲に抑えることが可能となる
。

［発明が解決しようとする課題］ ト述した従来の基板電位検知回路は、基本的には電源レ
ベルと基板電位レベルとの相対レベル差を接地レベルを
基準としたスイッチングトランジスタを介して検知する
方式となっているので、このスイッチングトランジスタ
のオン時には、電源から基板へ貫通電流を流しながらの
ＤＣレベル出力を次段入力として利用するため、消費電
流の増大は避は得ないという欠点がある。

［課題を解決するための手段］ 本発明の基板電位検知回路は、 第１の節点と第２の節点との間に接続され、ゲートが制
御信号によって制御される第１の電界効果トランジスタ
と、 第２の節点と第３の節点との間に接続され、ゲートが設
置された第２の電界効果トランジスタと、 電源から第１の節点への方向が順方向となるようにダイ
オード接続が行なわれたｍ段の７［界効果トランジスタ
と、 第３の節点から基板への方向を順方向となるようにダイ
オード接続が行なわれたｎ段の電界効果トランジスタと
、 前記制御信号によって制御され、前記制御信号が′ｆＳ
ｉの電界効果トランジスタをオン状態にする第１の論理
レベルのとき第２の節点の電位を出力し、前記制御信号
が第２の論理レベルになってもその出力を保持するラッ
チ回路とを有している。

［作　用］ 本発明は、ある設定時間ごとに、ゲートにワンショット
の制御信号を入れて制御する基板電位検知回路活性化ト
ランジスタ（第１の電界効果トランジスタ）を用いてい
る。これにより、基板電位があるレベルより高いときは
、スイッチングトランジスタ（第２の電界効果トランジ
スタ）がオフ状態であるため、制御信号を低レベルにし
て、活性化トランジスタをオンさせると、第２の節点Ｎ
２は電荷の供給を受け、ラッチ回路の出力信号は高レベ
ルとなり、基板電位発生回路を活性化し、基板電位を引
き落とす動作を開始する。次に、制御信号を高レベルに
して活性化トランジスタをオフ状態にしても、ラッチ回
路は引き続き高レベルを出力するため、基板電位発生回
路は活性化している。基板電位があるレベルより低くな
ると、スイッチングトランジスタはオン状態になり、第
２の節点のレベルを引き落とすが、活性化トランジスタ
がオフ状態であり、出力信号は高レベルを保持している
ため、基板電位発生回路は活性化している。制御信号を
低レベルにして、活性化トランジスタをオンさせても、
スイッチングトランジスタがオン状態であり、第２の節
点の電位は引き落とされ続けているため、第２の節点は
低レベルのままで、出力信号は低レベルに変わり、基板
電位発生回路を非活性化する。次に、制御信号を高レベ
ルにし、活性化トランジスタをオフ状態にしても、出力
信号は高レベルを保持するため、基板電位発生回路は非
活性化状態である。

すなわち、本発明は、カップリングノイズ等による基板
電位の変化が高速ではあるが変化量は小さく、基板電位
発生回路の活性、非活性の差による基板電位の変化量は
大きいが、ゆるやかであることに着目して、基板電位検
知回路の活性化期間を限定して、一定周期の基板電位サ
ンプリングサイクルを設定し、貫通電流の流れる時間を
限定することにより、低消費電流化を実現するものであ
る。

［実施例］ 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の基板電位検知回路の一実施例の回路図
である。

このＪ、ζ板電位検知回路は、第１の制御信号φ１によ
って制御される第１の活性化用Ｐチャネルトランジスタ
Ｑ１と、基板電位の変化に連動して変化する節点Ｎ３の
レベルによって、オン−オフが決定されるＮチャネルト
ランジスタ（第２のトランジスタＱ２）と、電源と節点
Ｎ１との間に、電源から節点Ｎ１への方向が順方向とな
るようにダイオード接続が行なわれた２段のトランジス
タ群（第１のダイオード接続トランジスタ群ＤＩ）と、
節点Ｎ３と基板との間に、節点Ｎ３から基板への方向が
順方向となるようにダイオード接続が行なわれた３段の
トランジスタ群（第２のダイオード接続トランジスタ群
Ｄ２）と次段のＤラッチ回路３とからなり、発振回路１
と、電位供給バッファ部より成る基板電位発生回路２を
経て基板に接続されている。第１および第２のダイオー
ド接続トランジスタ群り、、Ｄ２の接続段数およびトラ
ンジスタサイズは、節点Ｎ２のレベルを受けて、次段へ
接続されるインバータＩＴの閾値電圧（一般には電源レ
ベルとグランドレベルの中間）を目安に設定され、節点
Ｎ２の動作範囲は電源とグランドレベル程度となるよう
にしておくものとする。また、ラッチ回路３の出力信号
φ３（以下、出力信号φ８と略す）が高レベルのときは
、基板電位発生回路２を活性化し、基板電位を引き下げ
る動作をし、出力（Ａ号φ８が低レベルのときは、基板
電位発生回路２を非活性化するものと仮定する。

次に、第３図に示すタイミング図を用いて説明を行なう
。

今、制御信号φ３９節点Ｎ２は高レベル、節点Ｎ３は０
■と仮定する。

時刻ｔ。において、制御信号φ、を低レベルにすると、
トランジスタＱ＋がオン状態になり、節点Ｎ２に電源か
ら電荷が供給される。このとき、トランジスタＱ２は、
基板電圧がまだＯｖであり、トランジスタＱ２のゲート
レベルと節点Ｎ３の電位差が閾値電圧より高くないため
、トランジスタＱ２はオフ状態である。したがって、節
点Ｎ２の電位は引き落とされず、高レベルを保つ。

また、制御信号φ１が例レベル時、トランスファーゲー
トＴ、がオン状態、トランスファーゲートＴ２がオフ状
態であるため、節点Ｎ４゜Ｎ５は低レベルになる。よっ
て、出力信号φ３は高レベルとなって基板電位発生回路
２は活性化状態となり、基板電位を引き下げる動作を行
なう。

時刻ｔ、において、制御信号φ、を高レベルにすると、
トランジスタＱ１がオフ状態になるため、節点Ｎ２のレ
ベルは、トランジスタＱ２のオン−オフ状態によって決
定されるが、トランスファーゲートＴ１がオフ状態、ト
ランスファーゲートＴ２がオン状態になるため、節点Ｎ
５は高レベル、出力信号φ３は高レベルをそれぞれ保持
する。

時刻ｔ２において、基板電位が低下すると節点Ｎ３の電
位も低下し、トランジスタＱ２のゲートレベルと節点Ｎ
３の電位差が閾値電圧より高くなると、トランジスタＱ
２はオン状態になり、節点Ｎ２の電位は引き落とされる
。

時刻ｔ３において、信号φ、を低レベルにすると、トラ
ンジスタＱ１がオン状態になるため、節点Ｎ２に電荷が
供給されるが、トランジスタＱ２がオン状態であるため
、節点Ｎ２の電位は引き落とされ、低レベルとなる。こ
のときの節点Ｎ２のレベルは、次段のインバータ■、が
低レベルと判定する範囲になっている。また、トランス
ファーゲートＴ１はオン状態、トランスファーゲートＴ
２はオフ状態であるため、節点Ｎ４．Ｎ６は高レベルと
なり、出力信号φ８は低レベルとなる。

したがって、基板電位発生回路２を非活性化する。

時刻ｔ４において、制御信号φ１を高レベルにすると、
トランジスタＱ１はオフ状態になり、節点Ｎ２のレベル
は、トランジスタＱ２のオンーオフ状悪によって決定さ
れ、トランスファーゲートＴ、がオフ状態、トランスフ
ァーゲートＴ２がオン状態になり、節点Ｎ５は高レベル
、出力信号φ３は低レベルをそれぞれ保持するため、基
板電位発生回路２は継続して非活性化状態となる。

時刻ｔＩｉにおいて、時刻ｔ４から基板電位発生回路２
が非活性化状態となっているのに対し、ファンクション
に伴うサブリーク等により、基板に電荷が供給され、基
板電位が保持されずに浅くなると、節点Ｎ３のレベルも
浅くなり、トランジスタＱ２のゲートレベルと節点Ｎ３
の電位差が閾値電圧より低くなり、トランジスタＱ２は
オフ状態になる。

時刻ｔ６において、制御信号φ１を再び低レベルにする
と、トランジスタＱ１がオン状態になり、節点Ｎ２は、
電荷の供給を受け、このとき、トランジスタＱ２がオフ
状態のため、節点Ｎ２は再び高レベルとなり、時刻ｔ。

の動作と同様に、出力信号φ３は高レベルとなるため、
基板電位発生回路２を活性化し、基板電位を引き下げる
動作を行なう。

時刻ｔ７において、制御信号φ１を再び高レベルにした
場合にも、時刻ｔ１の動作と同様に、出力信号φ８は高
レベルを保持し、基板電位発生回路２を活性化し続け、
基板に負電荷を供給し続けることになる。

上述の動作を繰り返しながら基板）・電位を検知しつつ
、基板電位を所望の設定電圧範囲に抑えることが可能と
なる。

［発明の効果］ 以上説明したように本発明は、基板電位検知回路活性化
トランジスタ（第１の電界効果トランジスタ）を用い、
基板電位検知回路の活性化期間を限定して基板電位の′
ｍ敗的サンプリングを行なうことにより、基板電位があ
る一定レベルより低い場合に定常的に流れる貫通電流の
低減を行ない、消費電流を低減できる効果がある。

【図面の簡単な説明】

第１図は本発明の基板電位検知回路の一実施例を示す回
路図、第２図は第１図の回路の動作を示す波形図、第３
図は従来の基板電位検知回路を示す図、第４図は第３図
の回路の動作を示す波形図を示す。 Ｑｌ、Ｑ２ Ｄｌ、Ｄ２ ■１〜ｌ５ Ｔ１・Ｔ２ Ｎ、〜Ｎ５ φ　電　　、　　φ　８ 、Ｑ３−ＭＯＳ）ランジスタ、 ・・・ダイオード接続トランジスタ群、・・・インバー
タ、 ・・・トランスファーゲート、 ・・・節点１ 、φＴ・・・信号。

Claims (1)

1. 【特許請求の範囲】 １、第１の節点と第２の節点との間に接続され、ゲート
   が制御信号によって制御される第１の電界効果トランジ
   スタと、 第２の節点と第３の節点との間に接続され、ゲートが接
   地された第２の電界効果トランジスタと、 電源から第１の節点への方向が順方向となるようにダイ
   オード接続が行なわれたｍ段の電界効果トランジスタと
   、 第３の節点から基板への方向が順方向となるようにダイ
   オード接続が行なわれたｎ段の電界効果トランジスタと
   、 前記制御信号によって制御され、前記制御信号が第１の
   電界効果トランジスタをオン状態にする第１の論理レベ
   ルのとき第２の節点の電位を出力し、前記制御信号が第
   ２の論理レベルになってもその出力を保持するラッチ回
   路とを有する基板電位検知回路。