KR100514024B1 - 반도체기판용전하펌프 - Google Patents

반도체기판용전하펌프 Download PDF

Info

Publication number
KR100514024B1
KR100514024B1 KR1019970035968A KR19970035968A KR100514024B1 KR 100514024 B1 KR100514024 B1 KR 100514024B1 KR 1019970035968 A KR1019970035968 A KR 1019970035968A KR 19970035968 A KR19970035968 A KR 19970035968A KR 100514024 B1 KR100514024 B1 KR 100514024B1
Authority
KR
South Korea
Prior art keywords
voltage
terminal
coupled
transistor
current flow
Prior art date
Application number
KR1019970035968A
Other languages
English (en)
Other versions
KR980011440A (ko
Inventor
로버트 제이. 프로엡스팅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Publication of KR980011440A publication Critical patent/KR980011440A/ko
Application granted granted Critical
Publication of KR100514024B1 publication Critical patent/KR100514024B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

저전압 전류 소스는 가변 주파수 오실레이터에 전원을 공급하기 위한 저전압 시그널을 발생시킨다. 상기 저전압 시그널은 네거티브 기판 바이어스가 달성될 때까지 다소 높은 상태에 있게 된다. 상기 오실레이터는 펌핑이 필요하지 않을 때 낮은 전력을 소비하기 위해 저 주파수상태에서 동작하고 전하 펌핑이 사실상 요구되거나 전하 펌핑이 가장 필요할 것 같을 때 보다 높은 상태에서 작동한다. 상기 가변 주파수 오실레이터는 상기 전하 펌프 시스템의 전 동작을 제어하는데 사용되는 타이밍 시그널 발생시키는 타이밍 시그널 제너레이터를 제어한다.
전압 변환 회로는 저전압 전류 소스 시그널을 기판 전압을 종래 컴퍼레이터에 사용되는 레퍼런스 전압과 비교되어 지도록 네거티브 값으로부터 포지티브 값으로 기판전압을 변환시키는데 사용되는 고전압 시그널로 변환시킨다.
상기 기판 전압이 바람직한 레벨의 상측에 있을 때 컴퍼레이터는 펌프 시그널 제너레이터에 펌프 작동 시그널을 발생시키고 교대로 전하 펌프가 동작되는데 필요한 시그널을 발생시킨다.

Description

반도체 기판용 전하 펌프
본 발명은 전자 회로에 관한 것으로, 더 상세하게는 CMOS집적회로의 네거티브 기판 바이어스를 생산하는 전하 펌프에 관한 것이다.
MOS 트랜지스터는 일반적으로 DRAM과 같은 전자 회로에서 사용되어 진다. NMOS트랜지스터에서, N-형 소스 지역은 P-형 채널 지역에 의해 N-형 드레인과 분리되어 진다.
세 지역 모두 P-형 반도체 기판에서 형성된다.
상기 채널 지역이 배치된 게이트 전극에 포지티브 전압을 적용함으로써, 소스 지역과 드레인 지역사이에서 전류가 드레인 지역에서 소스 지역으로 흐르도록 전자는 채널 지역에 모이게 된다.
PMOS트랜지스터는 여러 지역에서의 도전율 형이 역전되고 네거티브 게이트 전압이 소스 지역으로부터 드레인 지역까지 전류가 흐르도록 요구된다는 것을 제외하면 동일한 구조를 지니고 있다.
NMOS트랜지스터는 NMOS(또는 CMOS회로에서 NMOS트랜지스터)의 P형 기판이 접지 회로에 대하여 네거티브로 구동시킬 때 다르게 표현하면 네거티브기판 바이어스일 때 보다 잘 작동되는 것으로 알려졌다. 이러한 네거티브기판 바이어스는 전체에 걸친 회로동작이라는 점에서 많은 이점을 제공한다.
특히 네거티브기판 바이어스는 NMOS트랜지스터 소스와 드레인 용량을 감소시키고 래치업의 가능성을 감소시키며, 노드가 접지하에서 구동될 때 PN다이오드 주사를 감소시키고 효과적으로 바디 효과를 감소시키는데 이 모든 것이 CMOS회로에서는 바람직하다.
전형적인 전하 펌프 회로는 네거티브기판 바이어스를 생성시키기 위해 사용된다. 일단 네거티브 기판 바이어스가 이루어지면 아무튼 영원히 지속되지는 않는다. 예를 들어 NMOS트랜지스터가 비교적 높은 드레인으로 소스 전압에 도전성이 있게 되면, 전자의 일부는 전자/홀 쌍을 이루기에 충분한 에너지를 가지고 소스 지역에서 드레인 지역으로 이동하면서 채널지역에서 원자와 충돌하게 된다.
포지티브 게이트 전압은 포지티브 드레인 전압이 소스로부터 드레인까지 정상적인 전자의 흐름에 단순히 더해지는 드레인으로 끌어 들이는 동안 발생된 전자를 채널의 표면으로 끌어 들이게 된다.
대조적으로 포지티브로 대전된 홀이 채널 지역으로부터 기판으로 포지티브로 대전된 게이트로 멀어져 반발하게 된다. 초과한 홀에 의해 만들어진 기판 전류는 기판을 더욱 포지티브로 대전되게 하고 이로서 네거티브 기판 바이어스는 반대로 작용하게 된다.
DRAM에서 기판 전류의 상당한 양은 많은 트랜지스터가 그 때 커지거나 꺼지면서 메모리가 읽혀지거나 쓰여질 때 발생된다. 기판 전류의 이러한 요소는 상기 회로를 걸쳐 배경(즉 스탠바이)모든 역 바이어스 P-N 다이오드의 전류누설의 크기에 따라 나열될 것이다. 그러므로 전하 펌프는 스탠바이동안 낮은 기판 전류를 제거해야 하고 높은 활동성이 있을 때 높은 기판 전류는 네거티브 기판 바이어스를 유지해야 한다.
도 1은 포지티브 파워 공급 전압(VCC)과 커패시터 C1의 제1 터미널(6) 사이의 제1 스위치 4를 포함하는 전하 펌프 2를 개념적으로 도시한 것이다. 제2 스위치 8은 접지 전위(VSS)와 커패시터 C1의 제2 터미널 10과의 사이에 연결된다. 제3 스위치 12는 (VSS)과 커패시터 C1의 터미널 (6)사이에 연결되며, 그리고 제4 스위치 14는 기판(전압(Vbb)으로 표현되는)과 커패시터(C1)의 터미널 10사이에 연결되어 진다.
작동에서 스위치 4와 8은 모두 (VCC)와 (VSS)사이의 차이와 동등한 전압으로 커패시터 C1을 충전하기 위해 폐쇄(도전성을 갖게)된다.
도 1에서,(VCC) = +5 볼트 그리고 (VSS) = 0 볼트, 이로서 커패시터 C1은 노드 10보다 5볼트의 더 많은 포지티브를 띄는 노드 (6)과 전하를 띄게 된다. 그 다음 스위치 4와 8은 개방되고 스위치 12와 14는 모두 폐쇄된다. 커패시터 C1의 포지티브 터미널 (6)은 접지 전위와 결합하고 커패시터 C1의 네거티브 터미널 10은 스위치 14를 통과하여 네거티브 5볼트로 Vbb를 구동하게 된다. 그런 다음 스위치 12와 14는 개방되고 시퀀스는 자체적으로 반복하게 된다. 오실레이터(미도시)는 전형적으로 반복적인 스위칭 시퀀스를 제어하고 디텍터(미도시)는 기판 전압을 탐지하게 되며 적당한 네거티브 전압 레벨에 기판을 유지하도록 펌핑 작동을 제어한다.
아래에서 더욱 상세하게 설명된 바와 같이 공지된 펌프는 상당한 양의 전력(더 이상 펌핑이 필요하지 않을 때에도 1밀리와트 혹은 그 이상)을 소비하고, 종종 그들이 작동하는 것처럼 포지티브 기판 전류를 더함으로서 그들 스스로가 서로 대향하여 작용하며 그리고 일반적으로 비효율적으로 작동한다.
본 발명은 매우 적은 양의 전력(더 이상 펌핑이 요구되지 않을 때 실시예에서 예시된 바와 같이 약 50 마이크로와트 혹은 그 이하)을 소비하게 된다. 본 발명에 따른 전하 펌프는 그것이 작동됨에 따라 기판 전류를 부가하지 않고 그리고 공지된 전하 펌프보다 더 효율적이다. 본 발명의 일실시예에서 집적회로상의 저전압 레귤레이터는 가변 주파수 오실레이터에 전원을 공급하기 위해 집적회로 상에서 낮은 전압을 발생시키게 되는데 그것의 노드는 접지와 일정한 저전압 공급, 예를 들면 약 1.5볼트사이에서 발진하게 된다. 저전압 레귤레이터는 네거티브 기판 바이어스가 이루어질 때, 즉 오실레이터의 적절한 스타트-업이 확실하게 될 때까지 다소 높은 전압을 제공하게 된다.
저전압 공급기는 공지된 오실레이터와 비교해서 오실레이터의 전력소비를 상당히 줄이게 된다. 오실레이터는 전하 펌핑이 필요하지 않은 때(즉 기판 전압이 바람직한 네거티브 바이어스 전압 레벨에 있거나 혹은 아래에 있을 때 그리고 회로가 스탠바이 상태에 있을 때) 저전력 소비를 위해 낮은 주파수를 사용할 때, 그리고 전하펌핑이 필요하거나 혹은 필요한 것으로 여겨질 때 상당히 높은 주파수상태에서 동작할 때 작동하게 된다.
가변 주파수 오실레이터는 전하펌프의 모든 작동을 제어하는데 사용되는 타이밍 시그널을 발생시키는 타이밍 시그널 제너레이터를 제어한다.
전압변환회로는 네거티브 기판 볼트를 포지티브 전압 시그널(예컨대,0과 5볼트사이)로 변환시킨다. 이것은 작동에 따른 기판 전류를 더함이 없이 (변환된) 기판전압을 종래 컴퍼레이터에 사용하는 포지티브 레퍼런스 전압과 비교되도록 한다. 기판 전류가 기대하는 수준이상으로 포지티브일 때 전하 펌프를 시동하는 펌프 시그널 제너레이터에 펌프 작동 시그널을 발생시킨다.
일실시예에서, 전도될 때 임계 전압을 잃지도 않고 커패시터 C1의 노드 (6)이 스위치 12에 의해 낮게 구동될 때 P-N 다이오드가 기판에 주사되지 않도록 하는 형상에서 자체적으로 NMOS트랜지스터를 사용하는 전하 펌프가 도1의 스위치14의 스위칭 기능을 수행하도록 한다.
마찬가지로 ,다른 모든 스위치 4,8그리고 14는 임계전압 강하를 나타내지 않는다. 실시예에서, 본 발명의 1단계 펌프는 레귤레이터 없이 +5.0볼트의 공급으로 작동될 때 기판을 -4.9 볼트 전압으로 펌핑시킬 수 있게 된다.
본 발명에 의한 전하 펌프회로의 성질 및 이점은 아래 도면과 상세한 설명을 참조하여 보다 상세히 설명될 것이다.
도 2는 본 발명에 따른 기판 전하 펌프 시스템 (20)의 일실시예를 나타낸 블럭도이다.
저전압 제너레이터 (24)는 가변(예컨대 이중)주파수 오실레이터 (28)과 타이밍 시그널 제너레이터 34에 전력을 공급하는 버스 32를 통하여 감소된 포텐셜 소스(전력 감소를 위한)를 제공한다.
가변 주파수 오실레이터 (28)은 타이밍 시그널 제너레이터 (34)에 대한 버스36을 통하여 고 또는 저주파수의 오실레이션 시그널을 제공한다. 고주파수는 신속한 펌핑을 위한 것이고 저주파수는 전력 감소를 위한 것이다. 응답에서 타이밍 시그널 제너레이터 (34)는 회로의 잔여 부분의 작동을 제어하는 타이밍 시그널을 제어한다. 특히 제너레이터 (34)는 로직 전압 레벨 트랜스레이터 (40), 컴퍼레이터 (56)과 버스(48)을 통하는 기판 전압 트랜지스터 (44)를 제공한다.
로직 레벨 전압 트랜스레이터 (40)은 오실레이터(28)과 타이밍 제너레이터(34)에 의해 생산되는 예컨대 0에서 +1.5 볼트까지의 저전압 시그널을 보다 높은 예컨대 0에서 5볼트까지 변환한다. 보다 높은 전압 시그널은 버스 (50)을 통하여 컴퍼레이터 (56)에 제공되어 진다.
기판 전압 트랜스레이터(44)는 기판 전압을 접지하 레벨에서 접지상 레벨로 변환시키고 버스(58)을 통하여 변환된 전압을 컴퍼레이터(56)에 제공한다. 컴퍼레이터(56)은 버스58에 전달된 변환 전압과 버스(60)에 전달된 레퍼런스 전압을 비교하고 필요시 버스(68)을 통하여 펌프 시그널 제너레이터(64)에 펌프 작동 시그널을 제공한다.
컴퍼레이터 (56)는 또한 SPUMP 시그널 라인(70)과 NSPUMP 시그널 라인(72)상에 상보형 SPUMP/NSPUMP(저속 펌프/비저속 펌프 = 저주파수/비 저주파수)를 오실레이터(28)에 제공한다.
펌프 시그널 제너레이터(64)는 전하펌프80의 작동을 제어하기 위하여 버스76상에 타이밍 시그널을 발생시킨다. 전하80는 네거티브 기판 바이어스를 만들어내고 유지한다.
전하 펌프80은 다이오드 연결된 트랜지스터에서 바람직하지 않은 임계 드롭이 일어나지 않는 특별한 회로를 사용한다.
도 3은 이중주파수 프리-러닝 오실레이터(28)의 일실시예를 나타낸 블록도이다. 오실레이터(28)은 인버터형으로 오실레이터단 84A-E의 기수로 이루어진다. 각 오실레이터단의 출력 터미널은 다음 오실레이터단의 입력터미널에 결합되어 있다. 그리고 오실레이터단 84E의 출력 터미널은 오실레이터단84A의 입력과 결합되며, 이로서 링 오실레이터를 형성한다.
링 오실레이터는 링에서 각각의 노드가 선택적으로 로직"1"과 로직"0"의 프리-러닝 오실레이팅 시그널을 발생시킨다. 각 오실레이터단 84A-E 는 소스(24)(미도시)로 뷰터 전력을 받기 위하여 버스(32)에 결합된다.
도 4는 오실레이터 84A-E로 사용하기 위해 적당한 공지된 오실레이터를 도시한 것이다. 오실레이터단은 NMOS 트랜지스터92와 결합된 PMOS 트랜지스터88로 구성된다.
트랜지스터88의 소스 터미널94은 VCC에 결합되고, 드레인 터미널96은 출력 노드98에 결합되고 그리고 게이트 터미널102는 입력 노드104와 결합된다.
노드104는 만약 이것이 단84C이면, 이전단(예컨대 단84B)의 출력 노드로부터 시그널을 받는다. NMOS트랜지스터92는 출력 노드98과 결합된 드레인 터미널106을 가지는데, 소스 터미널 108은 VSS에 결합하며, 그리고 게이트 터미널 110은 입력 노드104에 결합된다.
상기 단의 작동은 각각 VCC와 VSS에 대한 -5볼트와 접지(0볼트)의 예시적인 값을 사용하여 아래에서 설명될 것이다. PMOS트랜지스터88이 그것의 소스 전압의 아래에서 대략 0.7볼트의 임계전압 ｜VTP｜을 가지고 NMOS트랜지스터92는 그것의 소스 전압상에 대략 0.8볼트의 임계전압 VTN을 가진다.
입력 노드104가 0볼트에 있을 때, PMOS트랜지스터88은 온 상태이며, NMOS트랜지스터92는 오프 상태가 되고 출력 노드98은 +5볼트이다. 입력 노드104에 있는 전위가 +0.8볼트이상으로 올라갈때, NMOS트랜지스터98은 커지게 된다. 입력 노드104에 있는 전위가 +4.3볼트에 도달하거나 초과시 PMOS트랜지스터88은 커지게 된다. 그 이후 단지 NMOS트랜지스터92만 전도되고 출력 노드98은 0볼트에 있게 된다. 그 역은 전압이 입력 노드104에서 +5볼트에서 0볼트까지 변화하므로서 일어난다.
이 단에서의 문제점은 입력 노드104가 +0,8볼트와 +4.3볼트 사이에 있는 시간동안 PMOS트랜지스터88과 NMOS트랜지스터92가 동시에 전도된다는 것이다. 이로서 대략 100 ㎂의 정도의 상당한 양의 전류를 인출하게 된다.
본 발명에 따른 저전압 제너레이터(24)는 오실레이터(28)에 전력을 공급하기 위해서 버스(32)에 저전압 시그널을 제공한다. 저전압은 임계전압 Vtn과 Vtp의 절대크기의 합과 동일하다, 위에 언급된 바와 같이 Vtp과 Vtn값을 사용하여 본 발명에 따라 PMOS트랜지스터88의 소스 터미널94는 +5볼트 전위보다 +1.5볼트 전위에 결합하게 된다.
그러므로 입력 노드 104가 0볼트에 있을 때, PMOS트랜지스터88은 전도하고,NMOS트랜지스터 92는 오프되고 출력 노드98은 +1.5볼트에 있게 된다. 입력 노드104에서 전압이 +0.8볼트까지 상승하면, NMOS트랜지스터92는 입력 노드104에서 전압이 0과 +1.5볼트사이에서 변환되는 동안 동시에 전도되지 않으며, 공지된 인버터 단의 초과된 전력소비는 제거되다.
부가적으로 저전압에서 이러한 트랜지스터를 작동시키는 것은 게이트에 전하를 인가하거나 하지 않을 때 적은 양의 전하가 요구되어 지며, 이로서 전력 소비를 더욱 줄이게 된다. 타이밍 시그널 제너레이터(34)의 로직은 또한 전력을 저장하기 위해 저전압에서 작동된다.
도 5는 저전압 제너레이터(24)의 일실시예를 도시한 것이다. 매우 좁고, 매우 긴 채널, 그리고 이로서 약한 PMOS트랜지스터(100)은 (VCC)에 결합된 소스 터미널(102)를 가지고 있고, 드레인 터미널(104)은 노드(108)과 결합되며, 그리고 게이트 터미널 (112)는 (VSS)에 결합된다.
적당히 폭이 넓고, 짧은 채널 NMOS트랜지스터(114)는 게이트 터미널(118)을 가지고 있고 드레인 터미널(122)는 노드(108)과 결합되고 소스 터미널(126)은 노드(130)과 결합된다. 또 다른 유사한 NMOS트랜지스터(134)는 게이트 터미널 (138)을 가지고 있고 드레인 터미널(142)는 노드(130)과 함께 결합하고 소스 터미널(144)는 노드1(48)과 결합한다.
적당히 폭이 넓고 짧은 채널 PMOS트랜지스터(152)는 노드(148)과 N웰라인(168)로서 도시된)에 결합된 소스 터미널(164)를 가지고 있다. 게이트 터미널(154)와 PMOS트랜지스터(152)의 드레인 터미널(158)은 노드(162)에 결합되는데, 교대로 (VSS)에 결합된다.
작동에서, 트랜지스터(100),(114),(134)그리고 (152)는 전압 분할기를 형성한다. 트랜지스터(100)은 다이오드-연결 트랜지스터 (114),(134)그리고 (152)를 통하여 매우 작은 전류를 제공하는데, 각각은 트랜지스터의 임계전압을 약간 초과하는 전압으로 이 작은 전류를 지지하게 된다.그러므로 노드(162)에서 전압은 0볼트이고, 노드(148)에서 전압은 ｜VtP｜볼트이며, 노드(130)에서 전압은 ｜VtP｜+Vtn볼트, 그리고 노드(108)에서 전압은 ｜VtP｜+Vtn+Vtn볼트이다.
폭이 넓고, 짧은 채널 NMOS트랜지스터(170)은 노드(108)에 결합된 게이트 터미널(174)를 가지고 드레인 터미널(178)은 (Vcc)에 결합되고 소스 터미널(180)은 버스(32)에 결합된다.
트랜지스터(170)은 소스 폴로우어로서 연결되고, 그래서 버스(32)에서 전압은 노드(108)상의 전압 아래에서 하나의 NMOS임계전압이다. 이로서, 버스(32)에서 전압은 ｜VtP｜+(Vtn) 또는 상기된 값에 대한 +1.5볼트이다.
바람직한 실시예는 오실레이터(28)에 전원을 공급하기 위해 저전압 시그널을 사용하고, 만약 예를 들어 오실레이터(28)의 기능이 수월치 못하다면,NMOS트랜지스터(92)는 네거티브 임계전압을 가지고 감손 모드에 있게 된다. 이것은 단지 네거티브 기판 전압이 없는 상태: 즉 펌프가 네거티브 바이어스를 확정하기전이다. 결과적으로 도 6에 도시된 저전압 전원 공급기(24)의 타실시예는 오실레이터(28)의 적절한 작동을 확실하게 하는데 쓰여질 것이다. 도6에 도시된 회로와 도5에 도시된 회로사이의 유일한 차이점은 노드(162)와 (VSS)사이에 배치된 적당히 폭이 넓고 짧은 채널 PMOS트랜지스터(200)의 추가여부이다 이다. 도6에서 도시된 바와 같이,PMOS트랜지스터(200)은 기판(기판 전압(Vbb)에 의해 고안된)기판에 결합된 게이트 터미널(204)를 가지고 있고, 소스 터미널(208)은 노드(162)및 N웰 (라인212로 표현된)과 결합되며 그리고 드레인 터미널(216)은 VSS와 결합된다.
기판이 네거티브 바이어스를 가지기 전에,PMOS트랜지스터(200)의 게이트는 0볼트와 동일하게 되고 그리고 트랜지스터(200)을 통하는 전류는 노드 162가 하나의 PMOS임계전압VSS을 VSS이상에 있도록 한다.
노드(108)에서 전압은 버스(32)상에 ｜VtP｜+｜VtP｜+(Vtn)의 전압을 발생시키는 ｜VtP｜+｜VtP｜(Vtn)+(Vtn)이다. 이 보다 높은 전압은 심지어 NMOS트랜지스터가 약간의 네거티브 임계전압을 가지고 있더라도 오실레이터단의 적절한 작동을 확실하게 하기에 충분하다.
일단 전하 펌프가 펌핑을 시작하고 네거티브 기판 바이어스가 설치되면 버스32상의 상기 높은 전압은 더 이상 필요 없게 된다.
Vbb가 네거티브로 됨에 따라 ,소스 폴러우어 PMOS트랜지스터(200)은 노드(162)를 (VSS)로 끌어당기게 된다.
이것은 노드108에서 ｜VtP｜+(Vtn)+(Vtn)을 생성하고 초기 스타트 후에 버스(32)에서 저전압
｜VtP｜+(Vtn)를 감소시킨다.
공지된 시스템에서, 전하 펌핑은 종종 두개의 분리 전하 펌프를 사용하여 가능하게 된다. 낮은 전력을 소비하는 보다 작은 전하 펌프는 낮은 기판 전류의 기간 동안 작동되고 높은 기판전류의 기간동안에는 작은 전하 펌프와 높은 전하 펌프가 작동되어 진다.
예로서 DRAM을 사용하면 작은 전하 펌프는 메모리가 스탠바이 모드일 때 사용되며, 양 펌프는 메모리가 작동 사이클일 때(예컨대 리드 또는 라이트)는 언제나 사용된다.
두개의 분리 오실레이터 회로대신, 본 발명은 펌프에 의해 소비되는 전류는 오실레이터(28)의 주파수를 변화시킴에 의해 제어될 뿐만 아니라 그러한 두개의 펌프 전류를 기판에 사용하는 하나의 단일 전하 펌프를 사용하는 것이다.
스탠바이 동안에, 오실레이터(28)은 시스템에서 모든 구성 요소가 낮은 전력을 소비하도록 비교적 낮은(예컨대,∼200KHz) 오실레이터 시그널(도 7에 도시된)을 발생시킨다. 기판 전압은 단위 사이클당(예컨대, 도시된 각 사이클의 리딩 에지에서)레퍼런스 전압에 비유된다.
기판 전압이 바람직한 네거티브 기판 바리어스 전압이나 그 이하에 있는한, 오실레이터(28)은 이러한 저주파수에서 작동을 계속한다.
전압 비교가 펌핑이 요구된다는 것을 지시하면(예컨대 기판 전압이 바람직한 네거티브 기판 바이어스 전압보다 포지티브하면),오실레이터(28)은 아래에서 언급되는 바와 같이 SPUMP 라인 (70)과 NSPUMP 라인 (72)상에 시그널을 경유하여 더 높은 주파수(예컨대,∼20MHz)로 스위치한다. 부가적으로 포지티브 펄스를 작동하는 단일 펌프는 도1을 통하여 위에서 언급한 바와 같이 전하 펌프(80)이 단일 펌프 사이클을 수행하기 위하여 버스(68)상에 컴퍼레이터(56)에 의해 발생되어 진다. 비교기능은 각 오실레이터 시그널의 리딩 에지 상에서 일어나고 대응하는 펌프 작동 시그널은 컴퍼fp이터(56)가 펌핑이 요구되어 진다고 결정하는 각 시간에 발생되어 진다.
컴퍼레이터(56)가 더 이상 펌핑이 필요하지 않음을 결정할 때, 그것은 또한 오실레이터(28)이 로 주파수와 로 파워 모드로 복귀하도록 SPUMP라인(70)과 NSPUMP라인(72)상에 적절한 시그널을 발생시킨다. 이 실시예에서 오실레이터(28)은 또한 펌핑이 실제적으로 필요하거나 필요하지 않더라도 전형적으로 높은 기판 전류(예컨대,DRAM이 동작 사이클에 있을 때)와 연합된 모드에서 연합된 회로가 작동할 때는 언제라도 보다 높은 주파수에서 작동한다. 펌핑은 이로서 필요한 토대위에서 일어나고 오실레이터(28)의 고 주파수모드는 전하 펌프(80)가 고 기판 전류 조건에 적응되도록 허용한다.
오실레이터(28)의 이중 주파수 동작은 도4에 도시된 기본적인 오실레이터 구조에 도8에 도시된 트랜지스터(210),(214),(218),(222)를 추가함으로써 달성된다. 각 트랜지스터 (210),(214),(218),(222)는 적절히 좁고 짧은 채널PMOS트랜지스터이다.(210)은 PMOS트랜지스터 (88)(실시예에서 매우 좁고 긴 채널 트랜지스터)의 소스 터미널94와 결합되는 소스 터미널(228)을 가지고 있고, 게이트 터미널(230)은 SPUMP(SLOW PUMP) 라인(70)과 결합되고, 그리고 드레인 터미널(232)는 노드(234)에 결합된다. PMOS트랜지스터(214)는 노드 (234)와 결합된 소스 터미널(236)을 가지며, 게이트 터미널(240)은 PMOS트랜지스터 (88)의 게이트 터미널(102)와 결합되고, 드레인 터미널(244)는 노드(106)과 결합된다.
NMOS트랜지스터(218)은 노드(106)과 결합된 드레인 터미널(250)을 가지고 있고, 게이트 터미널(254)는 NMOS트랜지스터(92)(실시예에서 매우 좁고 긴 채널 트랜지스터인의 게이트 터미널(110)과 결합되고, 소스 터미널(258)은 노드 (260)과 결합된다.
마지막으로, NMOS트랜지스터(222)는 노드(260)과 결합된 드레인 터미널(264)를 가지고 있고, 게이트 터미널(268)은 NSPUMP(느리지 않는 펌프)라인(72)과 결합되며, 그리고 소스 터미널 (272)는 (VSS)와 결합된다.
라인(700과 라인(72)상에 시그널들은 상보형 시그널이고 트랜지스터(210)과 (222)가 동시적으로 온 되거나 혹은 오프된다. 트랜지스터(210)과 (222)가 오프될 때는 언제나 트랜지스터(88)과(92)의 매우 높은 저항에 의해 결정되는 낮은 주파수에서 작동되며, 그리고 트랜지스터(210)과 (222)가 온일때는 언제나 트랜지스터(88),(92),(214),(218),(210)그리고(222)의 매우 낮은 컴바인드 저항에 의해 결정되는 상당히 높은 주파수에서 작동된다.
비교적 넓고, 짧은 채널(낮은 저항) 트랜스컨덕턴스 트랜지스터(214)와 (218)이 높은 전류를 제공하고 그리고 비교적 좁고, 매우 긴 채널(높은 저항)트랜스컨덕턴스 트랜지스터(88)과 (92)보다 훨씬 빠르게 노드 (106)을 높고 낮게 끌게 되기 때문에 높은 주파수 동작이 일어난다. 높은 주파수는 대략 20MHz이고 낮은 주파수는 대략 200Hz이다.
도8을 참조하여 위에서 설명된 바와 같이, 초기에 오실레이터(28)은 낮은 주파수 모드에서 작동된다. 컴퍼레이터(56)이 기판 전압이 바람직한 네거티브 바이어스 전압 레벨상측에 있다는 것과 그리고 높은 기판 전류의 기간이라는 것을 인지하게 될 때 트랜지스터(210)과 (220)을 턴 온하기 위해 SPUMP라인(70)과 NSPUMP라인(72)상에 시그널이 제공되어 진다. 이것은 도 7(스케일이 아닌)에서 웨이브-형상의 중심 부분에 의해 보여 지듯이 매우 높은 주파수에서 일어나는데, 이것은 낮은 주파수와 높은 주파수사이의 완만한 천이를 가지고 일어난다.
펌핑이 요구되지 않고 연합회로가 전형적으로 높은 기판 전류와 연합된 모드에서 작동되지 않게 될 때, 시그널은 트랜지스터(210)과 (222)를 턴 오프시키기 위해 SPUMP라인(70)과 NSPUMP라인(72)상에 제공된다. 오실레이터(28)은 그때 다시 양 모드사이의 완만한 천이로 낮은 주파수 모드에 복귀한다.
도9는 타이밍 시그널 제너레이터(34)의 구조와 이것이 어떻게 이중 주파수 오실레이터에 결합하는 가를 도시한 것이다. 전력을 줄이기 위해, 도9에서 도시된 모든 회로는 저전압 제너레이터(24)에 의해 제공되는 감소된 전력 공급 전압으로부터 바람직하게 작동한다.
타이밍 시그널 제너레이터(34)는 오실레이터(28)에서 인버터(84A)의 출력 터미널에 결합된 입력 터미널과 인버터(304)의 입력 터미널에 결합된 출력 터미널을 가지는 인버터(300)을 포함한다. 인버터(304)의 출력 터미널은 2-입력 NAND 게이트(308)중 하나의 입력 터미널에 결합된다. NAND 게이트(308)의 다른 입력 터미널은 인버터(312)의 출력 터미널에 결합되는데, 교대로 오실레이터(28)에서 인버터84C의 출력 터미널에 결합된 입력 터미널을 가지고 있다.
유사하게, 인버터(316)은 오실레이터(28)에서 인버터84B의 출력 터미널에 결합된 입력 터미널과 인버터(320)의 입력 터미널과 결합된 출력 터미널을 자진다. 인버터(320)의 출력 터미널은 2-입력 NAND 게이트 (324)중 하나의 입력 터미널에 결합된다. NAND게이트(324)의 다른 입력 터미널은 인버터(328)의 출력 터미널과 결합되는데, 교대로 오실레이터(28)에서 인버터(84D)의 출력 터미널에 입력 터미널을 가진다.
NAND 게이트 (308)의 출력 터미널은 인버터(332)의 입력 터미널과, 2-입력 NAND 게이트 (310)중 하나의 입력 터미널, 그리고 2-입력 NAND 게이트 (356)중 하나의 입력 터미널에 결합된다. 인버터(332)의 출력 터미널은 인버터(340)의 하나의 입력 터미널에 출력 터미널을 가지는 인버터(336)의 입력 터미널과 결합된다.
인버터(340)의 출력 터미널은 인버터(348)의 입력 터미널에 결합된 출력 터미널을 가지는 인버터(344)의 입력 터미널과 결합된다. 인버터(348)의 출력 터미널은 NAND 게이트 (356)의 다른 입력 터미널과 "X" 시그널 라인 (354)와 결합된 출력 터미널을 가지는 인버터(352)의 입력 터미널과 결합된다.
NAND 게이트 (356)의 출력 터미널은 인버터(364)의 입력 터미널과 결합된 출력 터미널을 가지는 인버터(352)의 입력 터미널과 결합된다. 인버터(364)의 출력 터미널은 "Y"시그널 라인 (368)에 결합된다.
NAND 게이트 (310)의 출력 터미널은 2-입력 NAND 게이트 (370)의 하나의 입력 터미널과 인버터(374)의 입력 터미널에 결합된다. NAND 게이트(370)의 다른 입력 터미널은 NAND 게이트(324)의 출력 터미널과 결합된다. 인버터(374)의 출력 터미널은 인버터(378)의 입력 터미널과 결합하고 그리고 인버터(378)의 출력 터미널은 "Z"시그널 라인(382)에 결합된다.
NAND 게이트(370)의 출력 터미널은 NAND 게이트(310)의 다른 입력 터미널과 인버터(390)의 입력 터미널에 결합된다. 인버터(390)의 출력 터미널은 인버터(394)의 입력 터미널과 결합되고 인버터(394)의 출력 터미널은 "W"시그널 라인(398)에 결합된다.
"X"시그널 라인(354),"Y"시그널 라인(368),"Z"시그널 라인(382) 그리고 "W"시그널 라인 (398)은 버스(48)(도2)를 포함한다.
도10은 "X"시그널 라인(364),"Y"시그널 라인(368),"Z"시그널 라인(382) 그리고 "W"시그널 라인(398)의 각 각 시그널의 시퀀스를 보인 타이밍도이다. 일반적으로,"X"시그널 라인(354)와 "Y"시그널 라인 (368)상의 시그널은 상보적이고 그러나 "X"시그널 라인(354)상에 시그널과 같은 타이밍을 가지고 "Y"시그널 라인(368)상에 시그널이 로우와 역으로 진행되기 전에 하이로 진행한다. 이것은 각 라인상에 시그널이 하이 포션(+1.5볼트)와 로 포션(0볼트)을 가지고 그리고 시그널들의 로 포션은 상호간 배타적이다.
도13은 로직 전압 레벨 트랜지스터(40)의 일실시예를 도시한 것이다. "X"시그널 라인(354),"Y"시그널 라인(368),"W"시그널 라인(398) 그리고 "Z"시그널 라인(382)는 타이밍 시그널 제너레이터(34)로 부터 받는다. 로직 전압 레벨 트랜지스터는 로직 입력 시그널"X","Y","W"그리고 "Z"을 받고, 로 로직 레벨은 VSS(0볼트)이고 하이 로직 레벨은 약 1.5볼트이다. 이 목적은 VSS와 VCC사이에서 스위치하는 출력 시그널을 제공하는데 있다.
커패시터로서의 기능을 하는 NMOS트랜지스터(450)은 소스와 "X"시그널 라인(354)에 연결된 드레인 터미널을 가지고 있고 게이트 터미널(461)은 노드(488)에 연결된다.
또한 커패시터로 기능을 하는 NMOS트랜지스터(452)는 소스와 "Y"시그널 라인 (368)에 연결된 드레인 터미널을 가지고 게이트 터미널(463)은 노드(440)과 연결된다.
또한 커패시터로 기능을 하는 NMOS트랜지스터454는 소스와 "W"시그널 라인(398)에 연결된 드레인 터미널을 가지고 게이트 터미널은 노드(650)에 연결된다.
또한 커패시터로 기능을 하는 NMOS트랜지스터(456)은 소스와 "Z"시그널 라인(382)에 연결된 드레인 터미널을 가지고 게이트 터미널 (560)은 노드(652)와 연결된다.
PMOS트랜지스터460는 (VSS)와 결합된 소스 터미널(464)을 가지며, 드레인 터미널468은 커패시터(450)의 다른 하나의 터미널(461)에 결합되고 게이트 터미널(472)는 노드(490)과 결합된다.
PMOS트랜지스터(476)은 (VCC)와 결합된 소스 터미널(480)을 가지며, 드레인 터미널(484)는 노드(490)과 결합하고 게이트 터미널(482)는 노드(488)과 결합한다.NMOS트랜지스터500은 (VCC) 와 결합된 드레인 터미널(504)를 가지며, 소스 터미널(508)은 노드(488)과 결합하고 게이트 터미널(512)는 (VCC-｜VtP｜)볼트 시그널과 결합한다.
마찬가지로 NMOS트랜지스터 (520)은 (VCC)와 결합된 드레인 터미널524를 가지며, 소스 터미널(528)은 노드(490)과 결합하며, 그리고 게이트 터미널(532)은 (VCC-｜VtP｜)볼트 시그널과 결합한다.
PMOS트랜지스터660은 (VCC)와 결합된 소스 터미널(664)를 가지고, 드레인 터미널(668)은 노드(672)와 결합되며 게이트 터미널(676)은 노드(488)과 결합된다.NMOS트랜지스터680은 노드(672)와 결합된 드레인 터미널(684)을 가지고, 소스 터미널(688)은 (VCC)와 결합되며, 그리고 게이트 터미널(692)는 "X"시그널 라인(354)와 결합된다. 노드(672)는 인버터(704)의 입력 터미널과 결합된 출력 터미널을 가지는 인버터(700)의 입력 터미널과 결합된다. 인버터(704)의 출력 터미널은 기판 전압 트랜지스터(44)에 시그널을 제공하는 라인(706)과 결합된다.
마찬가지로, PMOS트랜지스터(710)은 (VCC)와 결합된 소스 터미널(714)를 가지고, 드레인 터미널(718)은 노드(720)가 결합하며, 그리고 게이트 터미널(724)는 노드(490)과 결합된다.
NMOS트랜지스터(730)은 노드(720)과 결합된 드레인 터미널(734)를 가지고, 소스 터미널(738)은 (VSS)와 결합되며, 그리고 게이트 터미널(742)는 "Y"시그널 라인(368)에 결합된다.
노드((720)은 인버터(754)의 입력 터미널에 결합된 출력 터미널을 가지는 인버터(750)의 입력 터미널과 결합된다. 인버터(754)의 출력 터미널은 기판 전압 트랜지스터(44)에 시그널을 제공하는 라인 (760)과 결합한다. 라인(650),(706),그리고 (760)은 함께 버스(50)(도2)을 포함한다.
도13의 좌측에 도시된 로직 전압 레벨 트랜지스터(40) 부분의 기능은 각각 시그널 라인(354)와(368)상에 저전압 시그널"X"와 "Y"로부터 노드(706)과 (760)상에 서 VSS와 VCC사이를 천이하는 시그널을 발생시킨다. 로직 전압 레벨 트랜지스터(40)의 리메인더의 기능은 저전압 시그널 "W"와"Z"로 부터 VCC-1.5볼트와 VCC사이를 천이하는 노드(650)상에 시그널을 발생시킨다. 도13 회로도의 좌, 우측부 모두는 동일한 방법으로 작동된다.
"X"시그널 라인(354)과 "Y"시그널 라인(368)상에 노드는 VSS(0볼트)와 1.5볼트사이를 천이하고 그리고 일반적으로 서로 상보적이다. 즉. 하나가 낮을 때 다른 하나는 높고 그리고 역으로도 성립한다. 그러나 도 9에서 상세히 도시된 도2의 타이밍 시그널 제너레이터는 도10에 도시된 바와 같이 노드"Y"가 낮게 천이되기 전에 노드"X"는 높게 천이되고 노드"X"가 천이되기 낮게 천이되기 전에 노드"Y"가 높게 천이될 것이다.
도13에 대해 다시 언급하면, 노드"Y"가 낮게 천이할 때 커패시터(NMOS트랜지스터)(452)는 PMOS트랜지스터(460)상에서 노드 (490)이 낮게 터닝되고 그리고 노드(488)을 VCC로 끌어당긴다.이 시간에 걸쳐서 노드"X"는 +1.5볼트에서 높게 되고 커패시터(450)은 3.5볼트로 충전된다. 다음으로 노드"Y"는 +1.5볼트로 높게 천이되고, 커패시터(452)는 노드(490)을 높게 하고 PMOS트랜지스터(460)을 턴 오프하며, 그러나 노드(488)은 VCC에 남게 된다. 다음으로 노드"X"는 1.5볼트에서 0볼트로 낮게 천이되고 커패시터(450)은 VCC아래로 1.5볼트까지 노드(488)을 1.5볼트 하강시키고, PMOS트랜지스터는 턴 온된다.
노드"Y"가 +1.5볼트에서 높게 있을 시간에 노드(490)을 VCC까지 노드(490)을 끌게 되어 커패시터 (452)는 3.5볼트로 충전된다. 노드"X"가 높게 천이될 때, 노드(488)은 다시 VCC로 복귀되고, PMOS트랜지스터(476)을 턴 오프하며, 그러나 노드(490)은 VCC에 남게 된다. 이것으로 하나의 완전한 사이클이 완료된다.
이로서 VCC의 하이 레벨은 노드"X"가 +1.5볼트에서 높게 있을 때 노드(488)상에서 존재하고 VCC-1.5볼트의 로 레벨은 노드 "X"가 0볼트의 로 레벨에 있을 때 노드(488)상에 존재한다. 노드"X"가 +1.5볼트에서 높게 있을 때, NMOS트랜지스터(680)은 온되고 인버터(700)의 입력을 0볼트로 끌어당긴다. 이때 노드(488)은 VCC에 있고 그래서 PMOS트랜지스터(660)는 오프되고 트랜지스터(660)과 (680)에는 아무런 전류가 흐르지 않게 된다.
노드"X"가 0볼트에서 낮게 되고 노드(488)이 VCC-1.5볼트에서 낮게 되며, PMOS트랜지스터(660)을 턴 온 하고 인버터(700)의 입력을 VCC로 끌게 된다. 이때 NMOS트랜지스터(680)는 오프되고 다시 트랜지스터(660)과 (680)은 전류가 흐르지 않게 된다.
그래서 이 회로도는 노드"X"와 "Y"상에서 로 레벨 입력으로부터 인버터(700)의 입력 상에서 VSS와 VCC사이에 풀 로직 스윙을 발생시키고, 이것은 VCC로부터 VSS까지 어떤 전류 경로를 만들지 않고 이루어진다. 논리적으로 도13의 저전압 레벨 트랜지스터의 출력(706)은 노드"X"상에 로 레벨 시그널의 하이 레벨 보수이다. 만약 대신에 노드"X"가 그 소스 전압이+5볼트인 노말 인버터로 직접 진행한다면 노드"X"가 +1.5볼트에 있을 때는 언제나 인버터는 상당한 전력을 소비한다. 동일한 방법으로 노드"Y"상에 로 레벨 시그널은 노드(760)상에 하이 레벨 시그널로서 그것의 상보이다.
NMOS트랜지스터(500)과 (520)은 전력이 최초로 공급될 때 회로를 스타트하기 위해 사용되고 그 이후에는 필요하거나 기능을 하지 않게 된다. 각각 노드(488)과 (490)상에 각 전압은 최소한 VCC-｜VtP｜-Vtn=VCC-1.5볼트이며, 각 트랜지스터(커패시터)(450)과 (452)에서 채널을 형성하기에 충분하며, 이것은 교대로 회로가 상술한 대로 기능하도록 한다.
도13의 우측 회로도는 노드"W"상에서 0에서 +1.5볼트까지 로직 레벨 변환하고 노드(650)상에서 VCC-1,5에서 VCC까지 변환시킨다. 노드(650)상에서 이들 레벨은 소스가 VCC에 있는 PMOS트랜지스터를 턴 온이나 턴 오프하게 된다. 이 회로는 이미 상술한 도13의 좌측에 있는 대응되는 회로와 동일한 방법으로 기능을 하게 된다.
공지된 기판 전압 디텍터에 대한 설명은 본 발명에 따른 전하 펌핑 시스템의 잔여 부분의 일부에서 본 발명에 관한 부분을 적절하게 하기 위한 것이다.
도11은 공지된 기판 전압 컴퍼레이터(300)의 도해적으로 나타낸 것이다. 전압 컴퍼레이터(300)은 (VCC)와 결합되고, VSS와 결합된 게이트 터미널(312), 노드(320)에 결합된 드레인 터미널(316)과 소스 터미널(308)을 가지는 매우 좁고, 긴 채널PMOS 트랜지스터를 포함한다.
트랜지스터(304)는 매우 높은 저항 또는 매우 낮은 전류 소스로서 기능을 하게 된다. NMOS트랜지스터(324)는 노드(320)에 결합된 드레인 터미널(328), 레퍼런스 전압Vref(전형적으로 접지인)에 결합된 게이트 터미널(332), 노드(340)에 결합된 소스 터미널(336)를 가진다. NMOS트랜지스터(344)는 노드(340)에 함께 결합된 드레인 터미널(348)과 게이트 터미널(352)과 그리고 노드(360)에 결합된 소스 터미널(356)을 가진다. 마지막으로, NMOS트랜지스터 (364)는 노드(360)에 함께 결합된 드레인 터미널(368)과 게이트 터미널(372)과 그리고 기판 Vbb와 결합된 소스 터미널(376)을 가진다. 모든 NMOS트랜지스터(324),(344),(364)는 비교적 넓고, 짧은 채널 트랜지스터이다.
기판 전압이 Vref(접지)아래 세 NMOS 임계 전압보다 네거티브하면, 포지티브 서플라이 VCC 와 네거티브 기판 Vbb사이에 트랜지스터(304),(324),(344)그리고 (364)를 통하여 전도될 것이다. 이 경우 트랜지스터(364)는 노드(360)이 Vbb에 하나의 NMOS임계전압을 더한 것 이상으로 높아지는 것을 막을 것이다. 그리고 트랜지스터(344)는 노드(340)가 하나의 임계전압 즉,Vbb+2(Vtn)보다 높아지는 것을 방지할 것이다.
NMOS트랜지스터(324)(Vbb+2(Vtn))의 소스 전압을 가지고 게이트 전압Vref은 하나이고 트랜지스터(324)는 노드(320)을 필수적으로 노드(340)상에 전압 즉,Vbb+2(Vtn)로 필수적으로 다운 시킨다. 접지아래의 이 전압은 펌핑이 필요 없음을 의미하는 노드(320)상에 출력을 위해 원 로직 상태이다.
만약, 또 한편으로 Vbb이 Vref아래 3NMOS 임계전압보다 낮으며, 그때 트랜지스터 (364)와 (344)에 연결된 다이오드는 노드(340)을 트랜지스터(324)를 통하여 전도를 일으킬 만큼 충분히 낮게 끌어들일 수 없게 된다. 이 경우, 회로를 통하여 아무런 전류가 통하지 않으며 PMOS트랜지스터(304)는 노드(320)을 VCC까지 끌어 내리게 된다. 노드(320)상에 이 VCC레벨은 펌핑이 필요하다는 것을 의미하는 노드(320)상에서 출력을 위한 다른 로직 상태이다.
노드(320)에서 시그널은 전하펌프에 전달된다. 전하 펌프는 노드(320)이 VCC에 있을때 기판으로 전하를 전송하기 위하여 턴 온되고 노드(320)이 Vbb+2(Vtn)에 있을 때 전하펌프는 턴 오프된다. 불행하게도 Vbb가 전하펌프를 턴 오프시키기에 충분할 만큼 낮을 때는 언제나 컴퍼레이터(300)을 통하여 전류는 기판으로 흐르게 된다. 이로서 컴퍼레이터(300)은 그 자체로서 펌핑되어 제거되어야 할 기판 전류를 야기하게 된다. 본 발명에 따른 기판 전압 비교 회로는 이러한 문제를 피하게 된다.
도12는 본 발명에 따른 기판 전압 비교 회로의 일실시예를 개념적으로 도시한 것이다.
스위치(400)은 접지(VCC)와 커패시터 C2의 터미널(404)사이에 결합된다. 스위치(408)은 기판 전압Vbb와 커패시터 C2의 터미널(412)사이에 결합된다. 스위치(414)는 전력 공급 전압 (VCC)와 커패시터 C2의 터미널(404)사이에 결합되며, 그리고 컴퍼레이터(56)의 하나의 입력 터미널(418)은 버스(58)을 경유하여 커패시터C2의 터미널(412)와 결합된다. 전술한 바와 같이, 컴퍼레이터(56)의 다른 입력 터미널은 버스(60)을 경유하여 레퍼런스 전압(Vref) 과 결합한다.
도12에서 도시된 스위치와 커패시터 회로도의 목적은 기판 전압Vbb을 컴퍼레이터(56)에 의해 비교될 수 있는 레벨로 변환된다. 초기적으로 스위치(400)과 (408)은 커패시터C2가 Vs-｜Vbb｜과 동등한 전압으로 충전되도록 스위치가 닫히게 된다. 그런 다음 스위치(400)과(408)은 열리게 된다. 스위치414는 그때 커패시터C2의 터미널(404)가 VSS로부터 VCC까지 올라가도록 한다. 이것은 바꾸어 말하면 터미널(412)에서 전압 Vbb로부터 Vbb+Vcc까지 올라가도록 하며,VSS가 0볼트임을 가정하게 된다.
만약 VCC가 +5볼트이고 Vbb가 -5볼트보다 포지티브하게 되면, 그때 버스(58)상에 전압은 컴퍼레이터(56)에 의해 용이하게 비교될 수 있도록 포지티브 전압이 된다. 버스(58)상의 전압이 컴퍼레이터(56)에 의해 비교된다면 스위치(414)는 온되고 스위치(400)은 오프된다.
커패시터C2의 터미널404는 VSS로 떨어지고 터미널(412)는 Vbb로 떨어지게 된다. 그때 스위치(408)은 오프되어 기판 내, 외부로 전하의 이동이 없게 된다. 회로는 그래서 상술한 컴퍼레이터가 문제없이 동작하게 된다.
도14는 기판 전압 트랜지스터(44)와 컴퍼레이터(56)의 일시예를 도해적으로 나타낸 것이다. 전압 레벨 트랜지스터 (44)는 도12의 스위치와 커패시터에 대응하고, 반면에 도14의 컴퍼레이터(56)는 대체로 도12의 컴퍼레이터(56)에 대응된다.
도14의 기판 전압 트랜스레이터44 부분에 대해 설명하면, 라인 (760)은 커패시터804와812로서 기능을 하는 PMOS트랜지스터의 소스 및 드레인 터미널과 결합한다. 마찬가지로, 라인(706)은 커패시터(820)로서 기능을 하는 PMOS트랜지스터의 소스 및 드레인 터미널과 결합한다. NMOS트랜지스터(830)은 커패시터(812)의 게이트 터미널(838)과 결합된 드레인 터미널(834)를 가지고 있고 소스 터미널(842)는 기판 Vbb에 결합되며, 그리고 게이트 터미널(846)은 커패시터(820)의 게이트 터미널(850)에 결합된다.
NMOS트랜지스터(854)는 커패시터(820)의 게이트 터미널(850)에 결합된 드레인 터미널(858)을 가지고 있고 소스 터미널(862)는 Vbb에 결합되며, 그리고 게이트 터미널(866)은 커패시터(812)의 게이트 터미널(838)과 결합된다. 그래서 서술된 회로는 모든 극성이 반대인 것을 제외하면 도13에 나타낸 회로와 동일하게 작동된다.
게이트 터미널(838)과 (850)상의 전압은 노드(760)과(706)이 VSS(0볼트)와 VCC사이에서 스위칭하듯이 Vbb와 Vbb+VCC 전압사이에서 스윙한다. 이것은 터미널(838)이 라인(760)상에 높은(예로 +5볼트) 시그널의 결과로서 높을 때, 라인(706)상에 시그널이 낮은 시간동안 트랜지스터(854)는 게이트 터미널(850)을 Vbb로 끌러 당기면서 턴온된다. 그런 다음 라인(760)상에 시그널은 낮게 되고 트랜지스터(854)를 턴오프한다. 그때 라인(706)상에 시그널이 높게(예로 +5볼트) 진행되고, 게이트 터미널(850)상에 전압은 Vbb+5볼트로 상승하며, 트랜지스터(830)을 턴온하고 게이트 터미널(838)을 Vbb로 끌어당긴다.
NMOS트랜지스터(880)은 커패시터(804)의 게이트 터미널(888)과 노드(885)에 결합된 드레인 터미널(884)을 가지고 있고, 소스 터미널(892)는 노드(896)에 결합되고, 게이트 터미널(900)은 커패시터(820)의 게이트 터미널(850)에 결함된다. 다른 NMOS트랜지스터(904)는 노드(896)에 결합된 드레인 터미널(908)을 가지고, 소스 터미널(912)는 Vbb와 결합되며, 그리고 게이트 터미널(916)은 커패시터(820)의 게이트 터미널(850)과 결합된다. 마지막으로, NMOS트랜지스터(930)은 VCC와 결합된 드레인 터미널(934)를 가지고 있고, 소스 터미널(938)은 노드(896)과 결합되며, 게이트 터미널(942)는 노드(885)와 결합된다.
도12의 스위치들과 커패시터는 도13과 14의 다음의 트랜지스터에 대응된다.
도12의 스위치(400)과 (414)는 각각 노드(760)을 발생시키는 도13의 인버터(754)의 NMOS트랜지스터와 PMOS트랜지스터에 대응한다. 도12의 커패시터CZ은 도 14의 커패시터(PMOS트랜지스터)(804)에 대응한다. 도12의 스위치(408)은 도14에서 기판 전압 트랜지스터44의 NMOS트랜지스터(880)과 (904)의 연속 결합에 대응한다. 도12의 버스(58)상에 변환된 기판 전압은 도14의 버스(58)상에 변환된 기판 전압에 대응한다.
전술한 바와 같이, 커패시터(PMOS트랜지스터)(812)와 (820)의 게이트 터미널 상에 전압은 Vbb와 (Vbb+VCC)사이에서 선택적으로 사용된다. 노드(706)이 높을 때 노드(760)은 낮다. 이때에 커패시터(850)의 게이트 터미널(850)은 (Vbb+VCC)이며, 트랜지스터(880)과 (904)를 턴온하고, 노드(885)를 Vbb로 끌게 된다. 노드(706)이 낮게 되고, 커패시터(820)의 게이트 터미널(850)은 Vbb로 복귀하고, 트랜지스터(880)과 (904)는 바람직하게 턴 오프된다.
마지막으로, 노드(760)은 VCC로 올라가고 노드(885)는 버스(58)상의 변환된 기판 전압이 컴퍼랭터(56)에 대한 것과 같이 (Vbb+VCC)로 구동된다. 타임 노드(885)와 컴퍼레이터(56)사이에 이(Vbb+VCC)전압의 통합성을 유지하는 것은 중요하고, 노드(885)상에 전압이 새어 나오지 않도록 하는 것이 중요하다.
그러나 NMOS트랜지스터(904)는 Vbb에서 소스를 가지고 있고 소스가 VSS에 있을때, Vbb포텐셜의 상당한 상측에 있을 때 NMOS트랜지스터가 하는 것처럼 임계전압을 올리는 백 바이어스나 바디 효과가 없게 된다.
어떠한 바디 효과가 없이 트랜지스터(904)는 차단되지 않을 것이다. 이것은 심지어 게이트 터미널이 Vbb에 있을 때도 약간의 누수 전류가 있을지도 모른다. 트랜지스터(880)과 (930)은 노드(885)에서 방전되는 것으로부터 이 문제를 방지하는 것을 포함한다. 노드(885)가 (Vbb+VCC)로 올라가고, 소스 폴로우어 NMOS트랜지스터(930)는 노드(896)을[(Vbb+VCC)-Vtn]까지 끌게 된다. Vbb의 상당한 상위에 있는 소스(892)와 Vbb에 있는 게이트(900)을 가진 트랜지스터(880)는 완전히 오프되고 완전히 누수 건류가 없게 된다. 그러므로 노드(885)가 (Vbb+VCC)로 올라가고 그 레벨은 그대로 있게 되고 기판 전류 트랜지스터(44)는 (Vbb+VCC)의 전압 레벨을 컴퍼레이터(56)에 제공하게 된다.
도14의 컴퍼레이터(56)내에 있는 버스(60)상에 레퍼런스 전압Vref은 하나의 단순한 용량성 디바이더(미도시)에 의해 발생되어 진다. 만약, 예를 들어 두개의 커패시터가 접지와 접지로부터 VCC로 스위치되는 노드사이에 연속적으로 있다면, 중간 노드(커패시터 사이에)는 커패시턴스의 비에 의존하는 VCC의 프랙션(fraction)의해 스위치될 것이다. 중간 노드는 스위칭 노드가 접지에 있을 때 접지(NMOS트랜지스터에 의해)방전되어 진다. 그래서 중간 노드에서 전압은 커패시턴스 비에 의존하는 VCC의 플랙션까지 스위치 업된다. 이 레퍼런스 전압은 기판 전압 트랜스레이터(44)에 의해 제공되는 (Vbb+VCC) 전압과 비교된다. 만약, 이 커패시터들이 동등한 값을 갖게 되면, 그때 이 중간 노드 전압은 VCC/2이다. 이 경우에 레귤레이터는 Vbb가 -(Vcc)/2보다 더 포지티브일 때는 언제나 전하 펌프를 턴온할 것이고 그렇지 않으면 턴 오프할 것이다. 즉 레귤레이터는 버스(58)상에 전압이 (Vbb+VCC)=1/2(Vcc)=Vref 또는 (Vbb)=-1/2(Vcc)일 때 기판 전압을 유지하도록 할 것이다.
버스(58)상에 변환된 기판 전압 시그널은 버스(60)에서 받게 되는 레퍼런스 전압 Vref과 비교되어 지는 컴퍼레이터(56)에 전송된다. 그 비교는 타이밍 시그널 제너레이터(34)로 부터 "W"시그널 라인(398)상에서 시그널에 의해 트리거된다. 이 실시예에서 W 시그널은 상술한 바와 같이 일회 오실레이터 사이클을 일회 오실레이터 사이클 비교되도록 제공한다. 만약 기판 전압이 레퍼런스 전압보다 포지티브하면, 그때 포지티브 펄스형태로 펌프 작동 시그널이 라인(68)상에 나타난다.
부가적으로, 차동 SPUMP/NSPUMP 시그널은 SPUMP 라인 (70)과 NSPUMP 라인 (72)에 발생되어 각각 비교되고 다음 사이클까지 타당한 것으로 남게 된다. 전술한 바와 같이 SPUMP/NSPUMP시그널은 오실레이터 주파수를 맞추기 위해 각 오실레이터단(도8)내에서 PMOS트랜지스터(210)과 NMOS트랜지스터(222)을 제어한다.
컴퍼레이터(56)의 상세한 커패시터는 도14에 도시된다. "W"시그널 라인(398)상에 "W"시그널은 비교 기능을 수행하기 위하여 NMOS트랜지스터(1004)의 게이트 터미널(1000)에 전달된다. NMOS트랜지스터(1004)는 VSS와 결합된 소스 터미널(1008)와 노드(1016)에 결합된 드레인 터미널(1012)를 가지고 있다. 노드(1016)은 교대로 NMOS트랜지스터(1024)의 소스 터미널(1028)와 NMOS트랜지스터(1032)의 소스 터미널(1028)에 결합된다. NMOS트랜지스터 (1024)의 게이트 터미널(1036)은 버스(60)상에 레퍼런스 전압 Vref(상술한 바와 같이 Vcc와 Vss사이에 결합된 커패시티브 디바이더를 경유하여 발생되는)을 받기 위해 결합되고, NMOS트랜지스터(1032)의 게이트 터미널(1040)은 버스(58)상에 변환된 기판 전압을 받기 위해 결합된다.
NMOS트랜지스터(1024)는 NMOS트랜지스터(1052)의 소스 터미널(1048)과 결합된 드레인 터미널 (1044)를 가진다. NMOS트랜지스터(1052)는 노드(1060)과 결합된 게이트 터미널(1056)과 노드 (1068)에 결합된 드레인 터미널(1064)를 가진다. 노드(1068)은 PMOS트랜지스터(1077)의 드레인 터미널(1072)와 PMOS트랜지스터(1084)의 드레인 터미널(1080)에 결합된다. PMOS트랜지스터(1076)의 게이트 터미널(1088)은 라인(650)에 결합되고 트랜지스터(1084)의 게이트 터미널(1092)는 노드(1060)에 결합된다. 트랜지스터(1076)의 소스 터미널(1096)과 트랜지스터(1084)의 소스 터미널(1100)은 모두 Vcc에 결합된다.
트랜지스터(1032)의 드레인 터미널(1104)는 NMOS트랜지스터(1112)의 소스터미널1108과 결합된다. NMOS트랜지스터(1112)는 노드(1120)(노드(1068)과 결합된)과 결합된 게이트 터미널(1116)과 노드(1128)(노드1060과 결합된)과 결합된 드레인 터미널(1124)를 가진다.
노드(1128)은 PMOS트랜지스터 (1136)의 드레인 터미널1132와 PMOS트랜지스터(1144)의 드레인 터미널(1140)에 결합된다. PMOS트랜지스터(1136)의 게이트 터미널(1148)은 노드(1120)에 결합되고, PMOS트랜지스터(1144)의 게이트 터미널(1152)는 노드(650)에 결합된다. 트랜지스터(1136)의 소스 터미널(1156)과 트랜지스터(1144)의 소스 터미널(1160)은 모두 Vcc에 결합된다. 노드(1128)은 노드(68)에 결합된 출력 터미널과 2-입력 NOR 게이트(118)의 입력 터미널을 가지는 인버터(1180)의 입력 터미널에 결합된다. 마찬가지로, 노드(1068)은 2-입력 NOR게이트(1200)의 입력 터미널에 결합된 출력 터미널을 가지는 인버터(1192)의 입력 터미널과 결합된다.
NOR게이트(1188)의 출력 터미널은 NOR게이트(1200)의 다른 입력 터미널에 결합되고, NOR게이트 (1200)의 한 출력 터미널은 NOR게이트(1188)의 다른 입력 터미널에 결합된다. NOR게이트 (1188)과 (1200)은 그래서 인버터 (1180)과(1192)의 출력 터미널에서 시그널이 다음 비교 기능까지 유지되어 지도록 래치로서 기능한다.
NOR게이트(120)의 출력 터미널은 2-입력 NOR게이트(1204)의 입력 터미널과 결합된다. NOR게이트(1204)의 다른 입력 터미널은 액티브 하이 DRAM RAS 시그널을 받기 위해 결합된다. NOR게이트(1204)의 출력 터미널은 SPUMP(슬로우 펌프)시그널 라인 70과 인버터(1208)의 입력 터미널에 결합된다. 전술한 바와 같이 도13에서 로직 전압 레벨 트랜스레이터(40)로부터 노드(650)은 로드"W"가 0볼트Vss와 +1.5볼트사이에서 스위칭 되듯이 Vcc-1.5볼트와 Vcc사이에서 스위치된다. 도14에서의 콤퍼레이터(56)을 다시 언급하겠다. 센싱 사이클 노드"W"가 낮고 NMOS트랜지스터(1004)는 오프이다. 이때 시그널(650)은 또한 낮고, PMOS트랜지스터(1076)과 (1144)는 온이며, 노드(1068)과 (1128)은 Vcc까지 충전된다. 이 기간동안 Vss로 가는 전도용 경로가 없기 때문에 유입되는 전류는 없다.
시그널"W"가 높게(+1.5볼트) 천이될 때 노드(650) 또한 높게(Vcc) 천이된다. NMOS트랜지스터(1076)과 (1144)는 턴 오프된다. NMOS트랜지스터(1004)가 턴온되므로 노드(1016)은 낮게 천이된다. 만약 버스(58)상에 변환된 기판 전압(Vbb+Vcc)이 Vref보다 높게 되면, 트랜지스터(1032)는 트랜지스터(1024) 앞에서 전도되기 시작하는데, 왜냐하면 그들의 소스 터미널은 서로 연결되기 때문이다. 트랜지스터(1032)가 전도되므로 그 드레인1104는 트랜지스터(1024)의 드레인이 접지에 대하여 방전되는 것 보다 빠르게 접지에 대하여 방전된다. 이 앞에서 노드(1068)과 (1128)(트랜지스터(1112)와 1052의 게이트 커넥션)는 각각 동일 전압상태, Vcc에 있다. 이로서 트랜지스터(1032)의 드레인 노드(1104)는 Vs를 향하여 방전되고 트랜지스터(1112)는 풀링노드(1128)을 접지에 전도되도록 한다. 이 NMOS트랜지스터(1052)의 턴 오프는 PMOS트랜지스터(1084) 노드(1068)을 Vcc에 유지시키기 위해 턴 온되는 동안 그것이 노드(1068)이 접지로 끌리는 것을 막는다. 버스(58)상에 변환된 기판 전압(Vbb+Vcc)이 레퍼런스 전압상측에 있는 이러한 조건하에서 노드(1068)이 Vcc에 남는 동안 노드(1128)는 접지로 진행하게 된다. 노드(1128)이 접지로 진행할 때, 인버터(1180)의 출력은 높게(Vcc로) 진행한다. 초기 스위칭 과도후에 노드W와 (650)은 여전히 높고, 아무런 전류 경로가 없다. PMOS트랜지스터(1136)과(1144)가 모두 오프이기 때문에 회로의 우측에는 아무런 전류가 없고 NMOS트랜지스터1052가 오프이기 때문에 좌측에도 아무 전류가 없게 된다. 노드"W"와 (650)이 높게 남는 동안은 노드(1128)이 낮게 노드(68)은 높게 남게 된다.
이로서 노드(58)이 Vref의 상측에 있는 동안 "W"상에 포지티브 펄스는 인버터(1192)의 출력이 접지에 남는 동안 노드(68)상에 포지티브 펄스를 일으킨다. 이 포지티브 펄스는 펌핑이 요구된다는 것을 나타낸다. (변환된 기판 전압은 너무 포지티브하다) 이 펄스는 두 가지 역할을 한다. 첫째, 아래에서 설명될 전하 펌프에 전달되는 노드(68)상에 하나의 단일 펌프 사이클을 제공한다. 둘째, 오실레이터가 높은 주파수에서 잘 작동되도록 하기 위해 NOR게이트(1188)과 (1200)을 구성하는 플립플롭을 적당한 상태에 있게 하는 것이다.
노드(68)에서 포지티브 펄스는 NOR게이트(1188)의 출력이 로오로 이동하도록 한다. 인버터(1192)의 밖에 로오와 결합된 이 로오는 NOR게이트 (1200)의 출력이 하이로 진행하도록 한다. 이 하이는 노드(68)상에 포지티브 펄스가 종결된 후에도 NOR게이트(1188)의 출력을 로에 유지한다. 이로서 NOR 게이트(1200)의 출력은 하이에 남게 된다(인버터(1192)가 하이 출력을 제공할 때까지).
만약, 대신에, 버스(58)상에 변환된 기판 전압(Vbb+Vcc이 레퍼런스 전압의 아래에 있으면, 아무런 펌핑이 요구되지 않는다. 이 경우, 노드(1128)이 하이로 남게 되는 동안 노드(1068)은 접지로 펄스를 발생시킨다. 노드(1128)이 하이로 남게 되어 노드(68)상에 저전압에서 아무런 변화가 일어나지 않게 되고 펌프 사이클은 실행되지 않게 된다. 동시에 인버터(1192)의 출력에서의 포지티브 펄스는 NOR게이트(1200)가 저 출력을 갖도록 한다. NOR게이트(1188)의 하이 출력은 인버터(1192)의 출력 상에 포지티브 펄스가 종결된 후에도 NOR게이트(1200)의 출력 상에서 로를 유지시킨다.
이로서, 가장 최근의 컴퍼레이터가 기판이 너무 포지티브하다고(예컨대 펌핑이 요구된다고) 결정하면 NOR게이트(1200)의 출력은 하이일 것이다. 만약 대신에 가장 최근의 컴퍼레이터가 기판이 충분히 네거티브하다고(아무런 펌핑이 요구되지 않다고) 결정하면 NOR게이트(1200)의 출력은 로일 것이다. 시그널RASD는 회로가 액티브 상태일때는 언제나 하이이다. DRAM에서 액티브 사이클동안 하이일 것이고 사이클 사이에 프리차지(precharge)일 경우 로일 것이다. 가장 최근의 컴퍼레이터가 펌핑이 요구된다고 하거나 회로가 액티브 상태(RASD)일 때 그때 NOR게이트(1204)(SPUMP)의 출력은 로이다.
SPUMP(슬로우 펌프)상에서 로 출력은 오실레이터를 느리게 오실레이트하는 것이 아니라 다소 빠르게 한다. 즉, SPUMP상에 로는 도8의 PPMOS트랜지스터(210)을 턴 온하고, 반면에 NSPUMP상에 인버터(1208)(도14)의 하이는 도8의 NMOS트랜지스터(222)를 턴 온한다.
전술한 바와 같이. 도8 오실레이터단의 트랜지스터(210)과 (222)는 턴 온되고, 오실레이터는 교대로 하이 펌핑 전류를 허용하는 하이 주파수에서 동작한다. 이들 트랜지스터가 오프될때, 오실레이터는 도13의 로직 레벨 트랜지스터(40)와 도14의 기판 전압 트랜지스터(44)와 도14의 컴퍼레이터(56)이 하는 것처럼 보다 낮은 주파수에서 동작한다.
1.5볼트의 공급으로부터 동작되는 회로의 다수가 대략 200 KHz의 로 주파수 동작에서, 펌핑이 요구되지 않을 때 펌프가 총 전류의 1 마이크로암페어보다 적게 소비되도록 허용한다. 그러나 펌핑이 요구될 때, 회로는 동적으로 하이 주파수로 스위치되고, 그리고 하이 주파수에서는 기판 밖의 1 밀리암페어이상으로 펌핑할 수 있게 된다.
도15는 펌프 시그널 제너레이터(64)의 일실시예를 도해적으로 나타낸 것이다. 버스(68)에서 받는 펌프 시그널은 인버터(1304)의 입력 터미널과 결합되는 출력 터미널을 갖는 인버터(1300)의 입력 터미널과 결합된다. 인버터(1304)의 출력 터미널은 인버터(1308)의 입력 터미널과 인버터(1312)의 입력 터미널 그리고 인버터(1316)의 입력 터미널과 결합된다.
인버터(1320)의 출력 터미널은 인버터(1328)의 입력 터미널과 결합된다. 인버터(1320)의 출력 터미널은 인버터(1328)의 입력 터미널과 인버터(1332)의 입력 터미널, 그리고 인버터(1336)의 입력 터미널과 결합된다. 인버터(1328)의 출력 터미널은 인버터(1340)의 입력 터미널과 결합한다. 인버터(1340)의 출력 터미널은 인버터(1344)의 입력 터미널과 인버터(1348)의 입력 터미널, 그리고 인버터(1352)의 입력 터미널과 결합된다. 인버터(1348)의 출력 터미널은 인버터(1356)의 입력 터미널과 결합하며, 그리고 인버터(1356)의 출력 터미널은 인버터(1360)의 입력 터미널과 결합된다. 인버터(1344)의 출력 터미널은 인버터(1364)의 입력터미널과 결합한다. 인버터(1364)의 출력 터미널은 인버터(1368)의 입력 터미널과 인버터(1372)의 입력 터미널과 결합하다. 인버터(1368)의 출력 터미널은 인버터(1376)의 입력 터미널과 결합하고, 인버터(1376)의 출력 터미널은 인버터(1380)의 입력 터미널과 결합한다.
인버터(1380)의 출력 터미널은 2-입력 NAND이트(1384)의 하나의 입력과 결합한다. NAND게이트(1384)의 다른 입력 터미널은 인버터(1312)의 출력 터미널과 결합한다. NAND게이트(1384)의 출력 터미널은 인버터(1388)의 입력 터미널과 결합하며, 그리고 인버터 (1388)의 출력 터미널은 "D"시그널 라인(1392)와 결합한다.
인버터(1316)의 출력 터미널은 2-입력 NAND게이트(1396)의 입력 터미널과 결합한다. NAND게이트(1396)의 다른 입력 터미널은 인버터(1372)의 출력 터미널과 결합한다. NAND게이트(1396)의 출력 터미널은 인버터(1400)의 입력 터미널과 결합하며, 그리고 인버터(1400)의 출력 터미널은 인버터(1404)의 입력 터미널과 결합한다. 인버터(1404)의 출력 터미널은 "A"시그널 라인(1(408))과 결합된다.
인버터(1360)의 출력 터미널은 2-입력 NAND게이트 (1412)의 입력 터미널과 결합하고, NAND게이트(1412)의 다른 입력 터미널은 인버터(1332)의 출력 터미널과 결합한다. NAND게이트 (1412)의 출력 터미널은 인버터(1416)의 입력 터미널과 결합하며, 그리고 인버터(1416)의 출력 터미널은 "B"시그널 라인 (1420)과 결합한다.
인버터(1352)의 출력 터미널은 2-NAND게이트(1424)의 입력 터미널과 결합한다. NAND게이트(1424)의 다른 입력 터미널은 인버터(1336)의 출력 터미널과 결합한다. NAND게이트(1424)의 출력 터미널은 인버터(1428)의 입력 터미널과 결합하며, 그리고 인버터(1428)의 출력 터미널은 인버터(1432)의 입력 터미널과 결합한다. 인버터(1432)의 출력 터미널은 "C"시그널 라인 (1436)과 결합한다.
조사에서 보여진 바와 같이, 노드(68)과 각 NAND게이트(1384),(1396),(1412),(1424)의 각 입력사이에는 인버터의 기수 넘버가 있다. 그러므로 이들 NAND 게이트의 각 입력은 노드(68)에서와 같이 동일한 극성이다, 즉 노드(68)이 하이이면, 이NAND게이트 출력은 모두 하이이다. 각각의 NAND게이트 뒤에 하나의 인버전을 갖는 노드"B"와"D"는 노드(68)에서 반대되는 극성을 가지고 있다. 각각의 NAND 게이트 뒤에 각 두 개의 인버전을 갖는 노드"A"와 "C"는 노드(68)에서와 같은 동일한 극성이다.
노드(68)이 하이로 진행할 때, 노드"O"는 5 로직 딜레이 후에 로로 진행한다. 즉 시퀀스에서 인버터(1300)의 출력은 로로 진행하고, (1304)는 하이로, (1312)는 로로, NAND(1384)는 하이로 진행하고 인버터(1388)은 로로 진행한다. 그러나 노드(68)이 로로 진행할 때, 노드"O" 는 13 로직 딜레이 후에 하이로 간다. 즉 인버터(1300)의 출력은 하이로 진행하고, (1304)는 로로 진행하고,(1308)은 하이로 진행하고,(1320)은 로로 진행하고, (1328)은 하이로 진행하고, (1340)은 로로 진행하고, (1344)는 하이로 진행하고, (1364)는 로로 진행하고, (1368)은 하이로 진행하고, (1376)은 로로 진행하고, (1380)은 하이로 진행하고, NAND(1384)는 로로 진행하고 그리고 마지막으로 인버터(1388)은 하이로 진행한다.
각 로직 경로에서 인버터의 여러 가지 수는 노드(68)이 하이로 천이될 때 선택되는 각 시그널 "A","B","C","D"를 발생시키고, 노드"D"는 노드"C"가 하이로 천이될 때 그리고 노드(68)이 로로 천이될 때 로로 천이되고 , 노드"C"는 노드"D"가 하이로 천이되기 전에 로로 천이된다. 도15와 도16을 본다. 노드"B"가 로로 천이되기 전에 노드"A"가 하이로 천이되고 그리고 노드"A"가 로로 천이되기 전에 노드"B"가 하이로 천이된다. 또한, 노드"D"는 노드"B"가 로로 천이되기 전에 로로 천이되고 그리고 노드"B"는 노드"D"가 하이로 천이되기 전에 하이로 천이된다.
펌핑이 요구되지 않을 때, 노드(68)은 전술한 바와 같이 로로 남게 되고 그리고 노드"A","B","C"그리고 "D"는 이동하지 않게 된다. 컴퍼레이터(56)이 펌프 사이클이 요구된다고 결정할 때 노드(68),"A","B","C"그리고 "D"는 도16에 나타내는 비교 타이밍으로 단일 펌프 사이클을 수행한다.
도17은 전하 펌프80의 일실시예를 도해적으로 나타낸 것이다. "A"시그널 라인 1(408)은 커패시터1454의 터미널(1450)에 결합되며, 그리고 "B"시그널 라인(1420)은 커패시터(1462)의 터미널(1458)에 결합된다. 커패시터(1454)와 (1462)는 각각 서로 결합된 소스와 드레인 터미널을 가진 PMOS트랜지스터를 포함한다. 커패시터(1454)의 게이트 터미널(1550)은 PMOS트랜지스터(1558)의 게이트 터미널(1554)와 결합한다. PMOS트랜지스터(1558)은 Vss에 결합된 소스 터미널(1562)를 가지고 PMOS트랜지스터(1574)의 게이트 터미널(1570)과 커패시터(1462)의 게이트 터미널(1578)에 결합된 드레인 터미널(1566)을 갖는다.
PMOS트랜지스터(1574)는 Vss에 결합된 소스 터미널(1582)와 트랜지스터(1558)의 게이트 터미널(1554)에 결합된 드레인 터미널(1586)을 가진다. "A"시그널 라인(1408)과 "B"시그널 라인1(1420)상에 시그널이 0볼트에서 5볼트까지 스윙함에 따라, 터미널(1550)과 (1578)상에 시그널은 각각 -5볼트에서 0볼트까지 스윙한다.
"D"시그널 라인(1392)는 커패시터1478의 터미널1474에 결합하며, "C"시그널 라인 1436은 커패시터1494의 터미널1490과 결합한다. 커패시터1478과 1494는 각각 소스와 드레인 터미널이 서로 결합되는 PMOS트랜지스터를 포함한다. 커패시터1478의 게이트 터미널1628은 NMOS트랜지스터1636의 게이트 터미널1652와 결합한다. NMOS트랜지스터1636은 Vbb와 결합된 소스 터미널1668과 NMOS트랜지스터1644의 게이트 터미널1652와 커패시터1494의 게이트 터미널1660가 결합된 드레인 터미널1664를 가진다.
NMOS트랜지스터1644는 Vbb와 결합된 소스 터미널1648과 커패시터1478의 게이트 터미널1628과 결합된 드레인 터미널1640을 가진다. "D"시그널 라인(1392)와 "C"시그널 라인1436상에 시그널이 0볼트에서 +5볼트까지 스윙하므로서 터미널1628과 1660상에 시그널이 각각 Vbb에서 Vbb+5볼트 스윙한다.
커패시터(1524)는 노드(1508)과 결합된 하나의 터미널1520과 노드1610과 결합된 게이트 터미널(1604)와 결합된다. 커패시터(1524)는 소스와 드레인 터미널이 서로 결합된 PMOS트랜지스터를 포함하며, 그리고 도1에서의 커패시터 C1과 같은 기능을 한다.
PMOS트랜지스터(1470)은 Vcc와 결합된 소스 터미널(1500)을 가지며, 게이트 터미널1466은 "B"시그널 라인(1420)과 결합하며, 그리고 드레인 터미널(1504)는 노드(1508)과 결합한다. PMOS트랜지스터(1470)은 도1에서 스위치4와 같이 기능한다. 이것은 "B"시그널 라인(1420)이 0볼트일때 턴 온되고 "B"시그널 라인이 +5볼트일 때 턴 오프된다. PMOS트랜지스터(1594)는 Vss에 결합된 소스 터미널(1598)을 가지고, 게이트 터미널(1590)은 커패시터(1462)의 게이트 터미널(1578)과 결합되며, 드레인 터미널(1602)는 노드(1610)과 결합한다. PMOS트랜지스터(1594)는 도1에서의 스위치 8과 같은 기능을 한다. 이것은 게이트 터미널(1590)은 -5볼트에서 턴 온되고 게이트 터미널(1590)이 0볼트일 때 턴 오프된다.
A 50 micron 와이드 NMOS 트랜지스터(1486)은 노드(1508)과 결합된 드레인 터미널(1512)를 가지고, 게이트 터미널(1482)는 "D"시그널 라인 (1392)와 결합되며, 그리고 소스 터미널(1516)은 VCC와 결합된다. NMOS트랜지스터(1486)은 도1에서의 스위치12와 같은 기능을 한다. 이것은 "D"시그널 라인(1392)가 +5볼트일 때 텀 온되고 "D"시그널 라인(1392)가 0볼트일 때 턴 오프된다.
A 350 micron 와이드 NMOS트랜지스터(1612)는 노드(1610)과 결합된 드레인 터미널(1608)을 가지며, 게이트 터미널(1620)은 커패시터(1478)의 터미널(1628)과 결합되며, 그리고 소스 터미널(1616)은 Vbb와 결합된다. NMOS트랜지스터(1612)는 도1에서 스위치14와 같은 기능을 한다. 이것은 게이트 터미널(1620)은 (Vbb+5)볼트일 때 턴 온되고 그리고 게이트 터미널(1620)이 Vbb일때 턴 오프된다.
"A"시그널 라인(1408),"B'시그널 라인(1420),"C"시그널 라인 (1436),그리고 "D"시그널 라인 (1392)상에 시그널은 도1에서 나타난 바와 같은 방법으로 트랜지스터 스위치가 오픈 그리고 클로즈된다, 이로서 기판에서 필요한 포지티브 전하가 제거된다.
전하 펌프(80)의 독창적인 특징은 커패시터(1524)의 터미널(1604)로부터 기판으로 전하의 전송이 가능하게 하기 위한 스위치14와 같이 NMOS트랜지스터(1612)의 사용이다. 설명된 방법으로 NMOS트랜지스터를 사용하는 본 발명의 특징을 완전히 이해하기 위해 전하를 기판에 전송하기 위한 공지된 스위치들의 복습은 순서대로 있다. 각 경우에서 Vcc는 +5.0볼트이고 Vss는 0.0볼트라고 가정한다. 이로서 커패시터(1524)의 터미널(1520)은 커패시터가 차지된 후에 Vss와 결합하고 터미널(1604)는 -5.0볼트로 구동된다.
또한 Vbb가 0.0볼트와 -5.0볼트사이의 어떤 전압이라고 가정한다.
도18은 스위치14의 공지된 실시예를 도해적으로 나타낸 것이다. 이 실시예에서 스위치14는 커패시터C1의 터미널(1604)와 결합된 소스 터미널(1704)를 가진 다이오드-여결 NMOS트랜지스터(1700)을 포함하고, 드레인 터미널(1708)은 기판Vbb에 결합하고, 그리고 게이트 터미널(1712)는 드레인 터미널(1708)과 결합한다. NMOS트랜지스터는 터미널(1604)상에 전압이 Vtn과 Vbb사이일 때는 언제나 전도된다. 아무튼 NMOS트랜지스터(1700)의 소스 지역은 P형 기판에 위치한 N형 지역이다. N형 소스와 P형 기판은 PN접합을 형성한다. 그러므로 터미널(1604)가 Vbb보다 네거티브하게 되고 PN접합은 바이어스의 전방이 된다. NMOS임계전압 Vtn이 매우 낮지 않으면, PN다이오드의 전방 바이어스는 상당한 전자를 P형 기판에 주입하기 위해 충분할 먼쿰 높게 된다. 이것은 CMOS디바이스의 래치업 가능성을 증가시키고 DRAM에서 메모리 노드로부터 전하의 누출을 발생시킨다. 그러므로 스위치14를 위한 NMOS트랜지스터의 사용은 일반적으로 만족스럽지 못하였다.
도19는 스위치14의 다른 공지된 실시예를 도해적으로 나타낸 것이다. 이 실시예에서 스위치14는 커패시터(1524)의 터미널(1604)와 결합된 드레인 터미널(1754)를 가지는 다이오드-연결 PMOS트랜지스터(1750)을 포함하고, 게이트 터미널(1758)은 드레인 터미널(1754)와 결합하고 그리고 소스 터미널(1762)는 Vbb와 결합한다.
그러므로, 스위치14로 NMOS형 트랜지스터를 사용하는 것은 일반적으로 바람직하지 못하다.도 19는 스위치14에 대한 기존의 다른 실시예를 나타낸 개요도이다.
상기 실시예에 있어서, 스위치14는 드레인 터미널(1754)가 커패시터(1524)의 노드(1604)에 연결되고, 게이트 터미널(1758)가 드레인 터미널(1754)에 연결되며, 소스 터미널1762가 Vbb에 연결되어 있는 다이오드 연결 구조를 갖는 PMOS형 트랜지스터(1750)를 포함한다. PMOS형 트랜지스터(1750)는 노드(1604)의 전압이 Vbb보다 낮은 ｜Vtp｜이면 턴온되며, 전자들은 전혀 기판속으로 주입되지 않는다. 그러나, 도전을 위해 노드(1604)가 Vbb 보다 낮은 ｜Vtp｜로 드라이브 되어야 한다는 사실은 비교측정기(1524)이 노드(1604)를 -5볼트로 드라이브해야 한다는 것을 의미한다. 기판전압인, Vbb는 오로지, 만약에 ｜Vtp｜가 0.8볼트라면, -4.2볼트로 드라이브된다. 따라서, 펌프는 비효율적이다. 그러나, 상기 구성형태는 광범위하게 사용된다
도 20은 상기한 문제점들을 극복하기 위하여 스위치14에 대한 가능한 실시예를 나타낸 개략도이다. 상기 실시예에 있어서, 스위치14는 첫번째 전류가 흐르는 터미널 (1784)가 커패시터(1524)의 노드(1604)에 연결되고, 두번째 전류가 흐르는 터미널(1788)이 Vbb에 연결되며, 트랜지스터의 동작을 제어하기 위하여 게이트 터미널(1792)를 가지는 PMOS형 트랜지스터(1708)를 포함한다. Vbb가 -4.9볼트라고 가정하면, 노드(1604)가 -5.0볼트일 때, 첫번째 전류가 흐르는 터미널(1784)는 드레인 터미널의 기능을 하며 두번째 전류가 흐르는 터미널(1788)은 소스 터미널의 기능을 한다.(정의에 의해, 소스는 PMOS형 트랜지스터에서 드레인에 대하여 상대적으로 포지티브이기 때문이다.) ｜Vtp｜0.8볼트라고 가정하면, PMOS형 트랜지스터 (1780)을 턴 온시키기 위해서, Vbb-0.8볼트(또는 그 이상의 네거티브)의 전압을 갖는 신호가 게이트 터미널(1792)에 인가되어야 한다. 만약, Vbb가 -4.9볼트라면, -5.7볼트(또는 그 이상의 네거티브)의 전압을 갖는 신호가 게이트 터미널 (1792)에 인가되어야 한다. 비교측정기가 재충전되고 노드(1604)가 0,0볼트에 있을 때, 첫 번째 전류가 흐르는 터미널(1784)는 소스 터미널로 기능을 하고 두 번째 전류가 흐르는 터미널(1788)은 드레인 터미널로 기능을 한다. PMOS형 트랜지스터 (1780)을 턴오프시키기 위해서, -0.8볼트(또는 그 이상의 포지티브)의 전압을 갖는 신호가 게이트 터미널(1792)에 인가되어야 한다. 따라서, 게이트 터미널(1792)로 인가되는 전압을 발생시키는 신호 발생기는 약 5볼트 또는 그 이상의 전압변동을 갖는 신호를 만들어내야 하며, 이러한 5볼트의 전원을 공급하기는 어렵다. 이러한 이유로, 상기 회로는 널리 사용되지 않는다.
도 17에서 나타낸 바와 같이, NMOS형 트랜지스터(1612)는 드레인 터미널(1608)가 캐패시터(1524)의 노드(1604)에 연결되고, 소스 터미널1616은 Vbb에 연결되며, 게이트 터미널(1620)이 캐패시터1478의 터미널 1628에 연결되어 있다. 커패시터1478의 노드1628는 NMOS형 트랜지스터(1612)를 턴오프 및 턴온시키기 위해 Vbb와 Vbb+Vcc 사이의 스윙폭을 갖는 신호를 제공한다. NMOS형 트랜지스터(1612)는 NMOS형 트랜지스터1468보다 대체로 더 넓다(예를 들어,350μ 대 50μ).
노드(1392)상의 신호 "D"가 0볼트 에서 Vcc 전압까지 천이하면, NMOS형 트랜지스터(1486)가 턴온된다. 동시에, 커패시터1478가 NMOS형 트랜지스터(1612)의 게이트 터미널(1620)를 기판전압 Vbb이상으로 구동시켜, 트랜지스터(1612)를 턴온시킨다. 커패시터1478의 커패시터는 트랜지스터(1612)의 게이트 커패시터보다 훨씬 더 크다. 그러므로, 어떤 주어진 시점에서 "D" 노드의 포지티브 스위칭 천이 동안, 트랜지스터(1612)의 게이트는 트랜지스터(1486)의 게이트인 "D" 노드가 트랜지스터(1486)의 소스인 Vss 이상인 것 못지않게 트랜지스터 소스(1612)인 Vbb 이상이다. 트랜지스터(1486)의 임계전압은 본체효과에 의해 증가된다(즉, 소스 전압(0V)이 기판전압인 Vbb 이상이라는 사실에 따른 것.). 트랜지스터(1612)의 임계전압은 그것의 소스가 모든 NMOS형 트랜지스터들의 공통 기판인 Vbb에 연결되어 있기 때문에 바디효과에 의해 증가되지 않는다. 따라서, 트랜지스터(1486)의 임계전압은 트랜지스터(1612)의 임계전압보다 더 크다. 노드 "D"가 증가함에 따라, 트랜지스터(1612)는 보다 낮은 임계전압(커패시터1478가 충분히 크다고 가정하면) 때문에 트랜지스터(1486)가 턴온되기 시작하기 전에 턴온되기 시작한다.
어떤 임의의 시간에, 노드 "D"가 증가함에 따라(Vcc의 최종전압을 포함하는)트랜지스터(1486)은 게이트 전압에 포화전류 보다 작은 전류를 전도한다. 트랜지스터(1486)의 포화전류는 노드(1508)를 0볼트로 끌어내리고, 커패시터(1524)를 통해 변위전류를 제공하며, 노드(1610)를 기판전압 Vbb 이하로 드라이브 한다. 이때, 트랜지스터(1612)는 트랜지스터(1486)와 마찬가지로 같은 게이트-소스 전압으로 닫혀있다. 무엇보다 중요한 것은, 예를들어, 트랜지스터(1612)는 트랜지스터(1486)보다 7배 더 넓다(350μ 대 50μ).
트랜지스터(1612)는, 그것의 게이트 폭을 매우 넓게 함으로써, 저저항을 갖도록 도안된다. 상기 트랜지스터(1612)의 저항은 트랜지스터(1486)를 통해 흐르는 포화전류(그리고 커패시터(1524)를 통해 흐르는 포화전류)가 트랜지스터(1612)를 가로질러 약 0.3볼트의 전압을 만들어 낼 수 있도록 충분히 낮다. 따라서, 노드(1610)는 기판전압 Vbb 이하에서 결코 0.3볼트 이상으로 구동되지 않는다. 비록 NMOS형 트랜지스터(1612)의 첫 번째 전류가 흐르는 터미널 (1608)가 기판, 순방향 바이어스 P-N 다이오드에 대하여 네거티브로 구동된다 하더라도, 투입전류는 전체적으로 무시해도 좋다. 그것은 실리콘 P-N 다이오드를 통해 흐르는 실제의 전류를 얻기 위해 약 0.7볼트의 순방향 바이어스를 필요로 한다. 순방향 바이어스가 60mV씩 감소할 때 마다 1/10씩 전류가 감소된다. 0.3V, 0.4볼트, 0.7볼트 이하의 순방향 바이어스에서, 전류는 0.7볼트에서 순방향 바이어스에 있는 것 보다 작은 백만배 이상이다.
따라서, 트랜지스터(1486)의 폭보다 훨씬 더 큰 폭을 갖는 트랜지스터(1612)를 도안하고 트랜지스터(1612)의 게이트 커패시터보다 훨씬 더 큰 커패시터를 갖는 커패시터1478를 도안함으로써 순방향 바이어스 투입전류는 완전히 무시해도 좋게 만든다. 그러나, 이것은 트랜지스터(1612)의 게이트와 소스 터미널에 걸리는 임계전압의 강하 없이 Vbb에서 Vbb+Vcc 까지 스위칭하는 (1612)의 천이에 의해 게이트 터미널(1620)에 의해 이루어진다. 문턱전압 강하의 부족은 주어진 기판 펌프 전류를 얻기 위해 Vcc 보다 낮은 전류를 사용하고, 주어진 커패시터(1524)의 사이즈를 위해 보다 큰 펌프 전류를 획득함으로써, 펌프 80을 실제 종래의 펌프보다도 더 효율적으로 만든다.
본체 효과가 없기 때문에, NMOS형 트랜지스터(1612)는 게이트 전압이 소스 전압 Vbb와 같더라도 완전히 턴오프되지 않는다. 그러므로, 스탠바이 상태에서, 펌핑이 이루어지고 있지 않을 때, 노드 "D"는 트랜지스터(1612)가 턴온되도록 "하이"이다. 이때, 노드 "B"는 "하이", PMOS형 트랜지스터(1594)는 PMOS형 트랜지스터(1470)에서와 같이, 무시해도 좋은 누설전류에 의해 턴오프 상태이다. 즉, 스탠바이 상태는 도16의 시작 또는 끝에서 보여주고 있다. 기판은 그림 16의 노드 "D"가 증가한 후에 실제로 네거티브로 펌프된다. 트랜지스터(1612)를 통해 흐르는 누설전류는 시변 커패시터가 충전되어, 도 16의 노드 "D"가 "로우" 상태로 있는 펌프 사이클 펄스 동안 남아있다. 펄스폭에 의해 증가되는 상기 누설전류는 펌프 사이클 당 누설전하를 발생한다. 누설되는 전류가 적고, 펄스폭이 작기 때문에(약, 20ns) 사이클 당 누설전하는 매우 적어, 사이클 당 펌프전하와 비교하여 무시할 수 있다. 노드 "D"가 "로우"로 되는 것과 함께 펌프가 정지하고, 트랜지스터(1612)가 턴오프, 하지만 어느 정도는 턴온되고 PMOS형 트랜지스터(1594)가 정확히 턴온 된다면, 실제 기판에서 접지까지 누수 패스가 형성될 수 있다.
마지막으로, 노드(1604)가 Vbb 이하로 드라이브될 때, 첫 번째 전류가 흐르는 터미널 (1608)은 소스 터미널로 기능하고 두 번째 전류가 흐르는 터미널(1616)은 드레인 터미널로 기능한다(정의에 의해, 드레인은 NMOS형 트랜지스터에 있어서, 소스 대하여 상대적으로 포지티브이기 때문이다.).Vtn=0.8볼트, Vbb=-4.9볼트라 가정해보라. NMOS형 트랜지스터(1612)를 턴온시키기 위해, -4.1볼트(또는 그 이상의 포지티브)의 전압을 갖는 신호가 게이트 터미널(1620)에 인가되어야 한다. 노드(1604)가 0.0볼트에 있을 때 첫 번째 전류가 흐르는 터미널(1608)은 드레인 터미널로 기능하고 두 번째 전류가 흐르는 터미널(1616)는 소스 터미널로 기능한다. NMOS형 트랜지스터(1612)를 턴오프시키기 위하여, Vbb+0.8볼트(또는 그 이상의 네거티브)의 전압을 갖는 신호가 게이트 터미널(1620)로 인가되어야 한다. 즉, -4.1볼트보다 더 네거티브인 전압이 상기 NMOS형 트랜지스터(1612)를 턴오프시키는 동안 -4.1볼트 전압보다 더 포지티브한 전압은 상기 트랜지스터(1612)를 턴온시킨다. 따라서, 전압은 NMOS형 트랜지스터(1612)의 일을 하는 PMOS형 트랜지스터에 대해 요구되어지는 것과 같이 상기에 가까운 양에 의해 스위치될 필요가 없다. 대신, Vcc 이하의 전압 차지로 충분하다.
결론적으로, 많은 서로 독립적인 개선점들은 여기에 나타낸 많은 잇점들을 제공한다. 상기 개선점들을 상호 이용함으로써, 매우 낮은 스탠바이 전력을 소모하는 펌프를 제공하고, 높은 전류를 펌핑할 수 있으며, 한 번의 펌프에 의해, Vcc가 그라운드 이상인 것과 같이, 그라운드 이하의 기판전압을 획득할 수 있다.
여기에 나타낸 여러 가지의 개선된 회로기술들은 파워를 절약하기 위하여 감소된 전원전압으로부터 펌프 발진기를 동작시키고, 기판이 네거티브가 아니라면, 이러한 감소된 전원전압 레벨을 증가시키고, 파워를 절약하기 위해 펌핑이 필요하지 않을 때는 낮은 주파수에서 펌프 발진기를 동작시키며, 높은 펌프 전류를 얻기 위해 펌핑이 필요할 때는 높은 주파수에서 펌프 발진기를 동작시키고, 전력을 소모하는 직접적인 전류 패스 없이 저전압 스윙 로직 노드를 고전압 스윙 노드로 변형시키고, Vbb 전압을 펌핑이 필요한지 여부를 결정하기 위한 기준전압과 쉽게 비교할 수 있도록 커패시터와 스위치를 가진 Vbb+Vcc로 바꾸어주고, 도 1의 스위치14 대신에 도17의 NMOS형 트랜지스터(1612)를 사용하고, ;P-N 다이오드로 주입되는 전류를 무시할 수 있는 받아들일 수 있는 레벨로 상기 NMOS형 트랜지스터(1612)를 가로질러 발생되는 전압을 한정시키고, 도17의 트랜지스터(1612)는 존재할 수 있는 턴오프 누설전류가 기판을 높은 전위로 끌어올리기 위해 한정된 시간을 가질 수 있도록 가능한 긴 주기 동안 펌프 사이클 사이에 남아 있도록 하는 기능들을 포함한다.
이상은 본 발명에 대한 한 실시예에 대하여 완전히 기술하였지만, 여러가지로 변경을 하여 사용될 수 있다. 예를들어, 동작원리를 벗어나지 않은 상태에서 가정된 전압과 여러 트랜지스터들의 사이즈는 변경할 수 있다. 결론적으로, 발명의 범위는 클레임에 기재된 것을 제외하고는 한정되어서는 안된다.
두개의 분리 오실레이터 회로대신, 본 발명은 펌프에 의해 소비되는 전류는 오실레이터28의 주파수를 변화시킴에 의해 제어될 뿐만 아니라 그러한 두개의 펌프 전류를 기판에 사용하는 하나의 단일 전하 펌프를 사용하는 것이다.
도 1은 종래 전하 펌프의 개념도.
도 2는 본 발명에 다른 전하 펌프 시스템의 일실시예를 나타낸 블록도.
도 3은 도 2에서 나타낸 가변 주파수 오실레이터의 일실시예를 나타낸 블록도.
도 4는 공지된 오실레이터의 회로도.
도 5는 도 2에서 나타낸 저전압 제너레이터의 일실시예의 회로도.
도 6은 도 5에서 나타낸 저전압 제너레이터의 다른 실시예를 나타낸 회로도.
도 8은 도 3에서 나타낸 가변 주파수 오실레이터의 일실시예를 나타낸 회로도.
도 7은 도 3에서 나타낸 이중 주파수 오실레이터의 작동을 도시한 그래프.
도 9는 도 2에서 나타낸 타이밍 시그널 제너레이터의 회로도.
도 10은 도 9에서 나타낸 타이밍 시그널 제너레이터에 의해 발생되는 시그널의 타이밍을 예시한 타이밍 도.
도 11은 공지된 기판 전압 컴퍼레이터의 회로도.
도 12는 본 발명에 따른 기판 전압 검전기의 일실시예를 도시한 개념도.
도 13은 도 2에서 나타낸 로직 전압 레벨 트랜스레이터의 일실시예를 도시한 회로도.
도 14는 도 2에서 나타낸 기판 전압 트랜스레이터와 컴퍼레이터의 일실시예를 도시한 회로도.
도 15는 도 2에서 나타낸 펌프 시그널 제너레이터의 일실시예를 도시한 회로도.
도 16은 도 15에서 나타낸 입력 시그널과 펌프 시그널 제너레이터에 의해 발생되는 시그널의 타이밍을 예시한 타이밍도.
도 17은 도 2에서 나타낸 전하 펌프의 일실시예를 도시한 회로도.
도 18은 다이오드 연결된 NMOS 트랜지스터를 구성하는 공지된 기판 전하스위치를 도시한 회로도.
도 19는 다이오드 연결된 PMOS 트랜지스터를 구성하는 공지된 기판 전하 스위치를 도시한 회로도.
도 20은 직렬 연결된 PMOS 트랜지스터를 구성하는 기판 전하 스위치의 일 실시예를 도시한 회로도.

Claims (73)

  1. 전원 전압으로부터 전원 전압보다 낮은 전압의 저전압 시그널을 출력하는 전원회로와 ;
    상기 전원 회로와 연결되고 저전압 시그널에 반응하여 선택된 주파수에서 오실레이터 시그널을 발생시키는 오실레이터 회로와;
    상기 오실레이터 회로에 결합되고 상기 오실레이터 시그널에 반응하여 기판에 전하를 전송하며 출력을 기판에 제공하는 펌프회로
    를 포함하는 것을 특징으로 하는 전하를 기판으로 전송하기 위한 전하펌프.
  2. 제1 항에 있어서, 상기 저전압 시그널은
    PMOS트랜지스터 임계전압의 절대값과 NMOS트랜지스터의 임계전압의 합과 일치하는 전하 펌프,
  3. 제1 항에 있어서, 상기 저전압 시그널은
    제1 동작모드에서 제1값을 갖고, 제2 동작 모드에서 제1값보다 큰 제2값을 갖는 전하 펌프.
  4. 제1 항에 있어서, 상기 오실레이터 회로는
    로 펌프 전류 모드에서 제1 주파수로 동작하고 하이 펌프 전류 모드에서 상기 제1 주파수보다 높은 제2 주파수에서 동작하는 전하펌프.
  5. 제1 임계전압값과 제2 임계전압값의 합과 대등한 전압의 전원 전압 시그널을 발생시키기 위한 전원 회로와;
    제1 전압값과 제2 전압값 사이에서 변하는 제어 시그널을 수용하기 위한 제어 시그널 수용수단과;
    상기 전원 회로와 상기 제어 시그널 수용수단에 결합되어 상기 제어 시그널이 상기 제1 임계전압 차이로 전원 전압 시그널과 다를 때 전류를 전도하는 제1 스위치와 전원 회로와 제어 시그널 수용 수단에 결합되어 제어 시그널이 상기 제2 임계전압 차이로 상기 전원 전압 시그널과 다를 때 전류를 전도하는 제2 스위치를 포함하고 상기 제어 시그널이 상기 제1 전압값으로부터 상기 제2 전압값까지 변화할 때 상호 배타적인 방법으로 제1 또는 제2 스위치가 전류를 전도시키는 오실레이터 회로; 및
    오실레이터 시그널에 반응하여 기판에 전하를 전송하기 위한, 상기 오실레이터 회로와 결합된 펌프 회로
    를 포함하는 기판에 전하를 전송하기 위한 전하 펌프.
  6. 제5 항에 있어서,
    상기 제1스위치는 제1 전류 유동 터미널과 제2 전류 유동 터미널과 제어터미널을 가지는 제1 트랜지스터를 포함하고,
    상기 제2 스위치는 제1 전류 유동 터미널과 제2 전류 유동 터미널과 제어 터미널을 가지는 제2 트랜지스터를 포함하고;
    상기 제1 트랜지스터의 제1 전류 유동 터미널은 상기 전원 회로와 결합되고;
    상기 제1 트랜지스터의 제2 전류 유동 터미널은 상기 제2 트랜지스터의 제1 전류 유동 터미널과 결합되고;
    상기 제1 트랜지스터의 제어 터미널은 제어 시그널 수용 수단에 결합되고;
    상기 제2 트랜지스터의 제어 터미널은 제어 시그널 수단과 결합되고;
    상기 제2 트랜지스터의 제2 전류 운동 터미널은 접지 전위에 결합되는 것을 특징으로 하는 전하 펌프.
  7. 제6 항에 있어서,
    상기 제1 스위치는 PMOS트랜지스터를 포함하고 상기 제2 스위치는 NMOS트랜지스터를 포함하되, 상기 PMOS 트랜지스터는 상기 전원 회로에 결합된 소스 터미널과 상기 제어 시그널 수용 수단에 결합된 게이트 터미널과 드레인 터미널을 구비하고, 상기 NMOS 트랜지스터는 접지 전위에 결합된 소스 터미널, 상기 PMOS 트랜지스터의 드레인 터미널, 상기 PMOS트랜지스터의 게이트 터미널과 결합된 게이트 터미널을 구비하는 것을 특징으로 하는 전하 펌프.
  8. 제1 임계전압의 크기와 제2 임계전압의 크기의 합과 동등한 크기의 전압을 가지는 공급 전압 시그널을 발생시키기 위한 전력 공급 회로와;
    선택된 주파수에서 오실레이터 시그널을 발생시키기 위한 다수의 기수 오실레이터단을 포함하는 오실레이터 회로와;
    상기 오실레이터 회로에 연결되고 상기 오실레이터 시그널에 응답하여 기층으로 전하를 제공하는 펌프회로를 구비하되, 상기 각각의 오실레이터 단은
    제1 및 제2 전압값 사이에서 변화하는 제어 시그널을 수용하기 위한 입력 노드와; 상기 전력 공급 회로와 상기 입력 노드에 결합되어 상기 제어 시그널이 상기 공급 전압 시그널과 상기 제1 임계전압 만큼 다를 때 전류를 전도하는 제1 스위치와; 상기 전력 공급 회로와 상기 입력 노드에 결합되어 상기 제어 시그널이 상기 공급 전압 시그널과 상기 제2 임계전압 만큼 다를 때 전류를 전도하는 제2 스위치와 를 구비하되
    상기 제1 및 제2 스위치는 상기 제어 시그널이 제1 전압값에서부터 제2 전압값까지 변화할 때 상호 배타적인 방법으로 전류를 전도하는 것을 특징으로 하는 기판으로 전하를 전송하기 위한 전하 펌프.
  9. 제8항에 있어서,
    상기 제1 스위치는 제1 전류 유동 터미널과 제2 전류 유동 터미널과 제어 터미널을 가지는 제1 트랜지스터를 포함하고;
    상기 제2 스위치는 제1 전류 유동 터미널과 제2 전류 유동 터미널과 제어 터미널을 가지는 제2 트랜지스터를 포함하되,
    상기 제1 트랜지스터의 제1 전류 유동 터미널은 상기 전력 공급 회로에 결합되고; 상기 제1 트랜지스터의 제2 전류 유동 터미널은 출력 노드에서 상기 제2 트랜지스터의 제1 전류 유동 터미널과 결합하고; 상기 제1 트랜지스터의 제어 터미널은 상기 입력 노드에 결합하고; 상기 제2 트랜지스터의 제어 터미널은 상기 입력 노드에 결합되며; 상기 제2 트랜지스터의 제2 전류 유동 터미널은 접지 전위와 결합하는 것을 특징으로 하는 전하 펌프,
  10. 제9항에 있어서, 상기 각 오실레이터단의 출력 노드는
    다수의 오실레이터단이 연속적으로 연결되도록 계속되는 오실레이터단이 입력 노드와 결합되는 것을 특징으로 하는 전하 펌프.
  11. 제10항에 있어서,
    상기 제1 스위치는 PMOS트랜지스터를 포함하고 제2스위치는 NMOS트랜지스터를 포함하되, 상기 PMOS트랜지스터는 상기 전력 공급 회로와 결합된 소스 터미널과 상기 입력 노드에 결합된 게이트 터미널 그리고 드레인 터미널을 포함하고; 상기 NMOS트랜지스터는 접지 전위와 결합된 소스 터미널과 상기 PMOS트랜지스터의 드레인 터미널에 결합된 드레인 터미널과 상기 입력 노드에 결합된 게이트 터미널을 가지는 것을 특징으로 하는 전하 펌프.
  12. 전하 펌프에 제1 전압을 발생시키기 위한 제1 전압 수단과;
    상기 전하펌프에 상기 제1 전압보다 낮은 제2 전압을 발생시키기 위한 제2 전압 수단과;
    선택된 기판 전압을 탐지하기 위한 기판 전압 탐지 수단과;
    상기 제1 전압 수단, 상기 제2 전압 수단 및 상기 기판 전압 탐지수단에 연결되고, 상기 기판 전압이 선택된 값의 상측에 있을 때 상기 전하 펌프에 상기 제1 전압을 공급하고 상기 기판 전압이 선택된 값의 하측에 있을 때 상기 전하 펌프에 상기 제2 전압을 공급하는 전압 제어 수단을 포함하는 기판에 전하를 전송하는 전하 펌프를 위한 전력 공급원.
  13. 제12항에 있어서, 상기 제1 전압이 상기 제2 전압보다 높은 것을 특징으로 하는 전력 공급원.
  14. 제13항에 있어서, 상기 제2 전압 수단은
    전류 소스와 전류 싱크사이에 결합되고 상기 제2 전압을 공급하기 위한 노드가 구비된 전압 분할기를 포함하는 것을 특징으로 하는 전력 공급원,
  15. 제14항에 있어서,
    상기 제1 전압 수단은 저항을 포함하고,
    상기 전압 제어 수단은 상기 저항 및 상기 전압 분할기와 결합되어, 기판 전압이 선택된 값의 상측에 있을 때 상기 노드가 더 높은 전압을 제공하도록 기판 전압이 선택된 값의 상측에 있을 때 저항을 전압 분할기에 연속적으로 결합하는 저항 스위치 수단을 포함하는 것을 특징으로 하는 전력 공급원.
  16. 제15항에 있어서, 상기 저항과 상기 저항 스위칭 수단과 기판 전압 탐지 수단은
    각각 상기 전압 분할기에 결합된 제1 전류 유동 터미널을 가지는 제1 트랜지스터와 전류 싱크에 결합된 제2 전류 유동 터미널과 상기 기판에 결합된 제어 터미널을 포함하는 전력 공급원.
  17. 제16항에 있어서, 상기 전압 분할기는
    상기 제1 트랜지스터의 상기 제1 전류 유동 터미널과 상기 노드사이에서 연속적으로 결합된 다수의 제2 트랜지스터를 포함하는 것을 특징으로 하는 전력 공급원,
  18. 제17항에 있어서, 상기 전력 공급원은
    전류 소스에 결합된 제1 전류 유동 터미널과, 상기 노드에 결합된 제어 터미널과 동작 전압을 공급하기 위해 상기 전하 펌프에 결합된 제2 전류 유동 터미널을 가지는 제3 트랜지스터를 포함하는 전력 공급원.
  19. 전압 공급 노드에서 제1 전압을 발생시키기 위한 제1 전압 수단과,
    전압 공급 노드에서 제2 전압을 발생시키기 위한 제2 전압 수단과,
    선택된 기판 전압을 탐지하기 위한 기판 전압 탐지 수단과,
    상기 제1 전압 수단과 상기 제2 전압 수단과 상기 기판 전압 탐지 수단에 결합되어 기판 전압이 선택된 값의 상측에 있을 때 상기 전압 공급 노드에 상기 제1 전압을 공급하고 기판 전압이 선택된 값의 하측에 있을 때 상기 전압 공급 노드에 상기 제2 전압을 공급하는 전압 제어 수단
    을 포함하는 전력 공급원; 및
    선택된 주파수에서 오실레이터 시그널을 발생시키기 위한 홀수개의 오실레이터단
    을 포함하되, 상기 각 오실레이터단은
    제1 및 제2 전압값의 사이에서 변하는 제어 시그널을 수용하기 위한 입력 노드,
    상기 전압 공급 노드와 상기 입력 노드에 결합되어 상기 제어 시그널이 상기 공급 전압 시그널과 제1 임계전압만큼 다를 때 전류를 전도하는 제1 스위치, 및
    상기 전압 공급 노드와 상기 입력 노드에 결합되어 상기 제어 시그널이 상기 공급 전압 시그널과 제2 임계전압만큼 다를 때 전류를 전도하는 제2 스위치
    를 포함하고 상기 제어 시그널이 상기 제1 전압값에서 상기 제2 전압값까지 변화함에 따라 상기 제1 과 제2 스위치는 상호 배타적인 방법으로 전류를 전도하는 것을 특징으로 하는 반도체 장치의 제어를 위한 오실레이터.
  20. 제19항에 있어서,
    상기 제1 스위치는 제1 전류 유동 터미널과 제2 전류 유동 터미널과 제어 터미널을 가지는 제1 트랜지스터를 포함하고;
    상기 제2 스위치는 제1 전류 유동 터미널과 제2 전류 유동 터미널과 제어 터미널을 가지는 제2트랜지스터를 포함하되;
    상기 제1 트랜지스터의 상기 제1 전류 유동 터미널은 상기 전압 공급 노드에 결합되고, 상기 제1 트랜지스터의 상기 제2 전류 유동 터미널은 출력 노드에서 상기 제2 트랜지스터의 제1 전류 유동 터미널에 결합되고, 상기 제1 트랜지스터의 상기 제어 터미널은 상기 입력 노드에 결합되고, 상기 제2 트랜지스터의 상기 제어 터미널은 상기 입력 노드에 결합되고, 상기 제2 트랜지스터의 상기 제2 전류 유동 터미널은 접지 전위에 결합되는 것을 특징으로 하는 오실레이터.
  21. 제20항에 있어서,
    상기 각 오실레이터단의 출력 노드는 다수의 오실레이터단들이 연속적으로 연결되도록 상기 계속되는 오실레이터단의 입력 노드와 결합되는 것을 특징으로 하는 오실레이터.
  22. 제21항에 있어서, 상기 제2 전압 수단은
    전류 소스와 전류 싱크 사이에 결합된 전압 분할기를 포함하는 것을 특징으로 하는 오실레이터.
  23. 제21항에 있어서,
    상기 제1 전압 수단은 저항을 구비하고, 상기 전압 제어 수단은 상기 저항과 상기 전압 분할기에 결합되어 기판 전압이 상기 선택된 값의 상측에 있을 때 상기 전압 공급 노드가 보다 높은 전압을 제공하도록 상기 기판 전압이 선택된 값의 상측에 있을 때 상기 저항을 상기 전압 분할기에 직렬로 결합하는 저항 스위치 수단을 포함하는 것을 특징으로 하는 오실레이터.
  24. 제23항에 있어서,
    상기 저항과, 상기 저항 스위치 수단과, 상기 기판 전압 탐지 수단은 모두 상기 전압 분할기에 결합된 제1 전류 유동 터미널, 상기 전류 싱크에 결합된 제2 전류 유동 터미널, 및 상기 기판에 결합된 제어 터미널을 구비한 제3 트랜지스터를 포함하는 것을 특징으로 하는 오실레이터.
  25. 제24항에 있어서, 상기 전압 분할기는
    상기 제3 트랜지스터의 상기 제1 전류 유동 터미널과 상기 전압 공급 노드사이에 결합된 다수의 직렬 연결된 제4 트랜지스터를 포함하는 것을 특징으로 하는 오실레이터.
  26. 제25항에 있어서, 상기 전압 공급원은
    상기 전류 소스에 결합된 제1 전류 유동 터미널과 상기 전압 공급 노드에 결합된 제어 터미널과 상기 오실레이터에 동작 전압을 공급하기 위해 상기 오실레이터에 결합된 제2 전류 유동 터미널을 가지는 제5 트랜지스터를 포함하는 것을 특징으로 하는 오실레이터.
  27. 제26항에 있어서, 상기 제1 스위치는 PMOS트랜지스터를 포함하고, 상기 제2 스위치는 NMOS트랜지스터를 포함하되, 상기 PMOS트랜지스터는 상기 제5 트랜지스터의 제2 전류 유동 터미널에 결합된 소스터미널을 가지고 상기 입력 터미널에 결합된 게이트 터미널과 드레인 터미널을 포함하고, 상기 NMOS 트랜지스터는 접지 전위에 결합된 소스 터미널과 상기 PMOS트랜지스터의 드레인 터미널에 결합된 드레인 터미널과 상기 입력 노드에 결합된 게이트 터미널을 가지는 것을 특징으로 하는 오실레이터.
  28. 홀수개의 오실레이터단을 포함하되, 상기 각 오실레이터단은
    전압 소스에 결합된 제1 전류 유동 터미널과 제1 과 제2 전압값 사이에서 변하는 입력 시그널을 받는 입력 노드에 결합된 제어 터미널과 제2 전류 유동 터미널을 갖는 제1 트랜지스터;
    입력 노드에서 상기 제1 트랜지스터의 상기 제2전류 유동 터미널에 결합된 제1 전류 유동 터미널과 접지 전위에 결합된 제2 전류 유동 터미널과 상기 입력 노드에 결합된 제어 터미널을 가지는 제2 트랜지스터;
    주파수 선택 시그널을 수용하기 위한 주파수 선택 수단; 및
    상기 출력 노드와 상기 주파수 선택 수단에 결합되고 상기 주파수 선택 시그널에 반응하여 상기 출력 노드에서 상기 제3 과 제4 전압값 사이에서의 상기 시그널의 변화비를 증가시키는 시그널 비 증가수단
    을 포함하되, 상기 제1 과 제2 트랜지스터는 입력 시그널이 상기 제1 전압값으로부터 상기 제2 전압값까지 변화하는 경우 상기 출력 노드에서의 신호는 제3 과 제4 전압값에서 변화하도록 상호 배타적인 방법으로 전류를 전도하고, 상기 각 오실레이터단의 상기 출력노드는 상기 다수의 오실레이터단이 연속적으로 연결되도록 계속되는 오실레이터단의 상기 입력 노드에 결합되는 것을 특징으로 하는 가변 주파수 오실레이터.
  29. 제28항에 있어서, 상기 시그널 비 증가수단은
    상기 전압 시그널에 결합된 제1 전류 유동 터미널과 상기 입력 노드에 결합된 제어 터미널과 상기 출력 노드에 결합된 제2 전류 유동 터미널을 가지는 제3 트랜지스터와;
    상기 출력 노드에 결합된 제1 전류 유동 터미널과 상기 입력 노드에 결합된 제어 터미널과 상기 접지 전위에 결합된 제2 전류 유동 터미널을 가지는 제4 트랜지스터
    를 포함하되,
    상기 제3 과 제4 트랜지스터는 상기 제1과 제2 트랜지스터보다 더 전도성이 있으며; 상기 제1 트랜지스터가 전도될 때 상기 제3 트랜지스터가 전도되고 상기 제2 트랜지스터가 전도될 때 제4 트랜지스터가 전도되도록 상기 제어 시그널이 상기 제1 전압값으로부터 상기 제2 전압값까지 변화함에 따라 상호 배타적인 방법으로 전류가 전도되도록 하며; 상기 주파수 선택 시그널에 반응하여 상기 제3과 제4 트랜지스터의 동작이 가능하도록 상기 제3 과 제4 트랜지스터와 상기 주파수 선택 수단에 결합된 트랜지스터 제어 수단
    을 포함하는 것을 특징으로 하는 오실레이터.
  30. 제29항에 있어서, 상기 트랜지스터 제어 수단은
    상기 전압 소스에 결합된 제1 전류 유동 터미널과 상기 제3 트랜지스터의 제1 전류 유동 터미널에 결합된 제2 전류 유동 터미널과 상기 주파수 선택 시그널을 수용하기 위해 결합된 제어 터미널을 가지는 제5 트랜지스터와;
    상기 제4 트랜지스터의 제2 전류 유동 터미널에 결합된 제1 전류 유동 터미널과 상기 접지 전위에 결합된 제2 전류 유동 터미널과 상기 주파수 선택 시그널을 수용하기 위해 결합된 제어 터미널을 가지는 제6 트랜지스터를 포함하되,
    상기 제3 과 제4 트랜지스터가 상기 입력 시그널에 반응하여 전류를 전도하도록 상기 주파수 선택 시그널에 반응하여 상기 제5 와 제6 트랜지스터가 동시에 전류를 전도하도록 활성화되는 것을 특징으로 하는 오실레이터.
  31. 다수의 오실레이터단을 포함하고 제1 주파수에서 오실레이터 시그널을 발생시키기 위한 오실레이터 회로;
    상기 제1 주파수에서 기판 전압을 샘플링하기 위해 상기 오실레이터 회로에 결합된 전압 샘플링 수단; 및
    상기 전압 샘플링 수단에 결합되고 상기 기판 전압이 선택된 레벨과 선택된 크기만큼 다를 때 펌프 시그널을 발생시키는 펌프 지시 수단
    을 포함하되,
    상기 오실레이터 회로는 상기 펌프 시그널에 반응하여 제2 주파수에서 상기 오실레이터 시그널을 발생시키기 위해 상기 펌프 지시 수단에 결합된 주파수 제어 수단과 상기 펌프 시그널에 반응하여 제2 주파수에서 상기 기판에 전하를 전송하기 위해 상기오실레이터 회로와 상기 펌프 지시 시그널에 결합된 펌프 회로를 포함하고,
    상기 각 오실레이터단은
    전압 소스에 결합된 제1 전류 유동 터미널과 제1과 제2 전압값 사이에서 변하는 입력 시그널을 받는 입력 노드에 결합된 제어 터미널과 제2 전류 유동 터미널을 가지는 제1 트랜지스터; 및
    출력 노드에서 상기 제1 트랜지스터의 제2 전류 유동 터미널에 결합된 제1 전류 유동 터미널과 접지 전위에 결합된 제2 전류 유동 터미널과 상기 입력 노드에 결합된 제어 터미널을 가지는 제2 트랜지스터를 포함하고,
    상기 제1 및 제2 트랜지스터는 상기 입력 시그널이 상기 제1 전압값에서 상기 제2 전압값까지 변화할 때 상호 배타적인 방법으로 전류를 전도하고, 상기 각 오실레이터단의 상기 출력 노드는 후속하는 오실레이터단의 입력 노드와 결합되는 것을 특징으로 하는 기판에 전하를 전송하기 위한 전하 펌프.
  32. 제31항에 있어서, 상기 펌프 지시 수단은
    상기 기판 전압이 선택된 레벨로부터 상기 선택된 양만큼 다르지 않게 될 때 노펌프 시그널을 발생시키는 것을 특징으로 하는 전하 펌프.
  33. 제32항에 있어서, 상기 주파수 제어 수단은
    상기 노펌프 시그널에 응답하여 상기 제1 주파수의 상기 오실레이터 주파수를 발생시키는 것을 특징으로 하는 전하 펌프.
  34. 제33항에 있어서, 상기 제1 주파수는 상기 제2 주파수보다 낮은 것을 특징으로 하는 전하 펌프.
  35. 제33항에 있어서, 상기 제1 주파수는 상기 제2 주파수보다 낮은 것을 특징으로 하는 전하 펌프.
  36. 제35항에 있어서, 상기 주파수 제어 수단은
    상기 전압 소스에 결합된 제1 전류 유동 터미널과 상기 입력 노드에 결합된 제어 터미널과 상기 출력 노드에 결합된 제2 전류 유동 터미널을 가지는 제3 트랜지스터;
    상기 출력 노드에 결합된 제1 전류 유동 터미널과 상기 입력 노드에 결합된 제어터미널과 상기 접지 전위에 결합된 제2 전류 유동 터미널을 가지는 제4 트랜지스터; 및
    상기 펌프 시그널에 반응하여 제3 과 제4 트랜지스터의 동작을 가능하도록 제3 과 제4 트랜지스터와 상기 펌프 지시 수단에 결합된 트랜지스터 제어수단
    을 포함하되,
    상기 제3 과 제4트랜지스터는 상기 제1과 제2 트랜지스터보다 더욱 전도성이 있으며;
    상기 제2 트랜지스터가 전도될 때 상기 제4 트랜지스터가 전도되고 상기 제1 트랜지스터가 전도될 때 제3 트랜지스터가 전도되도록 상기 제어 시그널이 상기 제1 전압값으로부터 상기 제2 전압값까지 변화함에 따라 상호 배타적인 방법으로 전류가 전도되도록 하는 것을 특징으로 하는 전하 펌프.
  37. 제36항에 있어서, 상기 트랜지스터 제어수단은
    상기 전압 소스에 결합된 제1 전류 유동 터미널과 상기 제3 트랜지스터의 제1 전류 유동 터미널에 결합된 제2 전류 유동 터미널과 상기 펌핑 시그널을 수용하기 위한 제어 터미널을 가지는 제5 트랜지스터; 및
    상기 제4 트랜지스터의 제2 전류 유동 터미널에 결합된 제1 전류 유동 터미널과 상기 접지 전위에 결합된 제2 전류 유동 터미널과 펌프 시그널을 수용하기 위한 제어 터미널을 가지는 제6트랜지스터
    를 구비하되, 상기 제3과 제4트랜지스터는 상기 입력 시그널에 반응하여 전류를 전도할 수 있도록 상기 펌프 시그널에 반응하여 활성화되는 것을 특징으로 하는 전하 펌프,
  38. 제1 입력 터미널 및 제2 입력 터미널을 구비한 커패시터와;
    제1 전압과 상기 제1 및 제2 입력 터미널 중 어느 하나의 사이에 결합된 제1 스위치와;
    기판 전압과 상기 제1 및 제2 입력 터미널 중 어느 하나의 사이에 결합된 제2 스위치와;
    상기 제1 및 제2 스위치에 연결되고 상기 제1 전압과 상기 기판 전압의 차이와 상기 커패시터 양단의 전압이 대등하도록 충전하기 위하여 상기 제1 및 제2 스위치를 폐쇄하고 상기 커패시터가 상기 전압차를 충전한 후에 상기 제1 및 제2 스위치를 개방하는 스위치 제어수단과;
    상기 제2 전압과 상기 제1 및 제2 입력 터미널 중 어느 하나의 사이에 결합된 제3 스위치를 포함하되,
    상기 스위치 제어 수단은 상기 제3 스위치에 결합되고 상기 커패시터가 상기 제2 전압과 결합된 상기 제1 또는 제2 입력 터미널 중 한 터미널에서의 전압이 제2 레퍼런스 전압과 대등하고 나머지 터미널에서의 전압이 제1 전압과 상기 제2 전압의 차이에 대등한 전압을 가지도록 충전한 후에 상기 제3 스위치를 닫도록 하는 기판 전압 전송용 장치.
  39. 제38항에 있어서, 상기 제1 스위치는 상기 제1 입력 터미널에 결합하고, 상기 제2 스위치는 상기 제2 입력 터미널에 결합하고, 상기 제3 스위치는 상기 제1 입력 터미널에 결합하는 것을 특징으로 하는 기판 전압 전송용 장치.
  40. 제39항에 있어서, 상기 제2 전압은 상기 제1 전압에 비교하여 포지티브 전압인 것을 특징으로 하는 기판 전압 전송용 장치.
  41. 제40항에 있어서, 상기 제1 전압과 상기 제2 전압의 차이는 상기 제1 전압과 상기 기판 전압의 차이보다 큰 것을 특징으로 하는 기판 전압 전송용 장치.
  42. 제41항에 있어서, 상기 기판 전압은 상기 제1 전압에 비교하여 네거티브 전압인 것을 특징으로 하는 기판 전압 전송용 장치.
  43. 제42항에 있어서, 상기 제1 전압은 접지 전위인 것을 특징으로 하는 기판 전압 전송용 장치.
  44. 기판 전압으로부터 변환된 전압을 발생시키기 위해 상기 기판에 결합되는 전압 변환 수단을 구비하되, 상기 전압 변환 수단은
    제1 입력 터미널과 제2 입력 터미널을 가지는 커패시터와;
    제1 전압과 상기 제1 및 제2 입력 터미널 중 어느 하나의 사이에 결합된 제1 스위치와;
    기판 전압과 상기 제1 및 제2 입력 터미널 중 다른 하나의 사이에 결합된 제2 스위치와;
    상기 제2 전압과 상기 제1 및 제2 입력 터미널 중 어느 하나의 사이에 결합된 제3 스위치와;
    제1 및 제2 스위치에 결합되어 상기 커패시터의 상기 제1 및 제2 입력 터미널 사이의 전압차가 상기 제1 전압과 상기 기판 전압사이의 전압차와 대응하게 충전되도록 상기 제1 및 제2 스위치를 폐쇄하고 상기 커패시터가 상기 전압차와 대등하게 충전되면 상기 제1 및 제2 스위치를 개방하며, 상기 제3 스위치에 결합되어 상기 제2 전압과 결합된 상기 제1 또는 제2 입력 터미널 중 한 터미널에서의 전압은 상기 제2 전압과 대등하도록 하고 상기 제1 또는 제2 입력 터미널 중 다른 터미널(변환 전압 터미널이라고 약칭함)에서의 전압은 상기 비교 전압을 생성하기 위하여 상기 제1 전압과 상기 제2 전압의 차이에 대등한 정도로 변하도록 상기 커패시터가 상기 전압차로 충전된 후에 상기 제3 스위치를 폐쇄하는 스위치 제어수단과;
    상기 변환 전압 터미널에 결합된 제1 입력 터미널과 상기 변환 전압이 레퍼런스 전압과 소정의 전압만큼 다를 때 펌프 시그널을 발생시키는 레퍼런스 전압에 결합된 제2 입력 터미널을 가지는 컴퍼레이터와;
    상기 컴퍼레이터와 상기 기판에 결합되어 상기 펌프 시그널에 반응하여 상기 기판에 전하를 전송하는 펌프 회로를 포함하는 전하 펌프,
  45. 제44항에 있어서, 상기 제1 스위치는 상기 제1 입력 터미널에 결합되고 상기 제2 스위치는 상기 제2 입력 터미널과 결합하고 상기 제3 스위치는 상기 제1 입력 터미널에 결합되는 것을 특징으로 하는 전하 펌프.
  46. 제44항에 있어서, 상기 제2 전압은 상기 제1 전압에 비교하여 포지티브 전압인 것을 특징으로 하는 전하 펌프.
  47. 제46항에 있어서, 상기 제1 전압과 상기 제2 전압사이의 차는 상기 제1 전압과 상기 기판 전압과의 차보다 더 큰 것을 특징으로 하는 전하 펌프.
  48. 제4 7항에 있어서, 상기 기판 전압은 상기 제1 전압에 비교하여 네거티브 전압인 것을 특징으로 하는 전하 펌프.
  49. 제48항에 있어서, 상기 제1 전압은 접지 전위인 것을 특징으로 하는 전하 펌프.
  50. 제1 과 제2 의 상호 배타적인 저전압 제어 시그널을 발생시키기 위한 제어 시그널 수단과;
    상기 제1 제어 시그널을 수용하기 위해 결합된 제1 터미널을 가지는 제1 커패시터와;
    상기 제2 제어 시그널을 수용하기 위해 결합된 제1 터미널을 가지는 제2 커패시터와;
    상기 고전압 전류 소스에 결합된 제1전류 유동 터미널과 상기 제1 커패시터의 제2 터미널에 결합된 제2 전류 유동 터미널과 상기 제2 커패시터의 상기 제2 터미널에 결합된 제어 터미널을 가지는 제1 트랜지스터와;
    상기 고전압 전류 소스에 결합된 제1전류 유동 터미널과 상기 제2 커패시터의 제2 터미널에 결합된 제2 전류 유동 터미널과 상기 제1 커패시터의 상기 제2 터미널에 결합된 제어 터미널을 가지는 제2 트랜지스터와;
    상기 제2 트랜지스터는 상기 제1 제어 시그널이 상기 제1 커패시터에 의해 수용될 때 전류를 전도하고;
    상기 제1 트랜지스터는 상기 제2 제어 시그널이 상기 제2 커패시터에 의해 수용될 때 전류를 전도하는 것을 특징으로 하는 전압 변환용 장치.
  51. 제50항에 있어서,
    상기 고전압 전류 소스에 결합된 제1 전류 유동 터미널과 상기 제1 커패시터의 제2 터미널에 결합된 제어 터미널과 제2 전류 유동 터미널을 가지는 제3 트랜지스터와;
    상기 제3 트랜지스터의 제2 전류 유동 터미널에 결합된 제1 전류 유동 터미널과 접지 전위에 결합된 제2 전류 유동 터미널과 상기 제1 커패시터의 제1 터미널에 결합된 제어 터미널을 가지는 제4 트랜지스터와;
    상기 제1 시그널이 상기 제1 커패시터에 의해 수용될 때 전도되는 상기 제3 또는 제4 트랜지스터중 하나와;
    상기 제2 시그널이 상기 제2 커패시터에 의해 수용될 때 전도되는 상기 제3 또는 제4 트랜지스터 중 다른 하나를 포함하는 전압 변환용 장치.
  52. 제51항에 있어서, 상기 제1 제어 시그널은 로 부분과 하이 부분을 포함하고 상기 제2 제어 시그널은 로 부분과 하이 부분을 포함하고 상기 제1 제어 시그널의 로 부분은 상기 제2 제어 시그널의 로 부분과 상호 배타적인 것을 특징으로 하는 전압 변환용 장치.
  53. 제52항에 있어서, 상기 제1 과 제2 제어 시그널의 로 부분은 각각 약 0볼트이며, 상기 제1 과 제2 제어 시그널의 하이 부분은 각각 1.5볼트인 것을 특징으로 하는 전압 변환용 장치.
  54. 제53항에 있어서, 상기 제1 과 제2 트랜지스터는 각각 PMOS트랜지스터를 포함하는 것을 특징으로 하는 전압 변환용 장치.
  55. 제54항에 있어서, 상기 제3 트랜지스터는 PMOS트랜지스터를 포함하고 상기 제4 트랜지스터는 NMOS트랜지스터를 포함하는 것을 특징으로 하는 전압 변환용 장치.
  56. 제55항에 있어서,
    상기 고전압 전류 소스는 약 5볼트인 것을 특징으로 하는 전압 변환용 장치.
  57. 제1 과 제2 의 상호 배타적인 저전압 제어 시그널을 발생시키기 위한 제어 시그널 수단과;
    상기 제1 제어 시그널을 수용하기 위해 결합된 제1 터미널을 가지는 제1 커패시터와;
    상기 제2 제어 시그널을 수용하기 위해 결합된 제1 터미널을 가지는 제2 커패시터와;
    고전압 전류 소스에 결합된 제1 전류 유동 터미널과 제1 커패시터의 제2 터미널에 결합된 제2 전류 유동 터미널과 상기 제2 커패시터의 제2 터미널에 결합된 제어 터미널을 가지는 제1 트랜지스터와;
    고전압 전류 소스에 결합된 제1 전류 유동 터미널과 제2 커패시터의 제2 터미널에 결합된 제2 전류 유동 터미널과 상기 제1 커패시터의 제2 터미널에 결합된 제어 터미널을 가지는 제2 트랜지스터와;
    상기 제1 제어 시그널이 상기 제1 커패시터에 의해 수용될 때 전류를 전도하는 상기 제2 트랜지스터와;
    상기 제2 제어 시그널이 상기 제2 커패시터에 의해 수용될 때 전류를 전도하는 상기 제1 트랜지스터와;
    상기 고전압 전류 소스와 결합된 제1 전류 유동 터미널과 상기 제1 커패시터의 제2 터미널에 결합된 제어 터미널과 제2 전류 유동 터미널을 가지는 제3 트랜지스터와;
    제1 노드에서 상기 제3 트랜지스터의 제2 전류 유동 터미널에 결합된 제1 전류 유동 터미널과 접지 전위에 결합된 제2 전류 유동 터미널과 상기 제1 커패시터의 제1 터미널에 결합된 제어 터미널을 가지는 제4 트랜지스터와;
    상기 제1 제어 시그널이 상기 제1 커패시터에 의해 수용될 때 전도되는 제3 또는 제4 트랜지스터의 어느 하나와;
    상기 제2 제어 시그널이 상기 제2 커패시터에 의해 수용될 때 전도되는 제3 또는 제4 트랜지스터의 다른 하나와;
    상기 고전압 전류 소스와 결합된 제1 전류 유동 터미널과 상기 제2 커패시터의 제2 터미널에 결합된 제어 터미널과 제2 전류 유동 터미널을 가지는 제5 트랜지스터와;
    제2 노드에서 상기 제5 트랜지스터의 제2 전류 유동 터미널에 결합된 제1 전류 유동 터미널과 접지 전위에 결합된 제2 전류 유동 터미널과 상기 제2 커패시터의 제1 터미널에 결합된 제어 터미널을 가지는 제6 트랜지스터와;
    상기 제1 제어 시그널이 상기 제1 커패시터에 의해 수용될 때 전도되는 제5 또는 제6 트랜지스터의 어느 하나와;
    상기 제2 제어 시그널이 상기 제2 커패시터예 의해 수용될 때 전도되는 제5 또는 제6 트랜지스터의 다른 하나와;
    상기 제1 노드에 결합된 제1 입력 터미널을 가지는 제3 커패시터와;
    상기 제2 노드에 결합된 제1 입력 터미널을 가지는 제4 커패시터와;
    상기 제3 커패시터의 제2 입력 터미널에 결합된 제1 전류 유동 터미널과 상기 기판에 결합된 제2 전류 유동 터미널과 상기 제4 커패시터의 제2 터미널에 결합된 제어 터미널을 가지는 제7 트랜지스터와;
    상기 제4 커패시터의 제2 입력 터미널에 결합된 제1 전류 유동 터미널과 상기 기판에 결합된 제2 전류 유동 터미널과 상기 제3 커패시터의 제2 터미널에 결합된 제어 터미널을 가지는 제8 트랜지스터와;
    상기 제7 트랜지스터는 상기 제5 트랜지스터가 전도될 때 전류가 전도되고;
    상기 제8 트랜지스터는 상기 제3 트랜지스터가 전도될 때 전류가 전도되고;
    상기 제4 커패시터의 제2 입력 터미널에서 전압은 상기 제8 트랜지스터가 전도될 때 기판 전압과 거의 동등하며;
    상기 제4 커패시터의 제2 입력 터미널에서 전압은 상기 기판 전압과 상기 고전압 전류 소스의 전압과의 합과 거의 동등한 것을 특징으로 하는 장치.
  58. 제57항에 있어서,
    상기 제4 커패시터의 제1 입력 터미널에 결합된 제1 입력 터미널과;
    출력 노드에서 상기 제5 커패시터의 제2 입력 터미널에 결합된 제1 전류 유동 터미널과 상기 기판에 결합된 제2 전류 유동 터미널과 상기 제8 트랜지스터의 제어 터미널에 결합된 제어 터미널을 가지는 제9 트랜지스터와;
    상기 제3 트랜지스터가 상기 출력 노드가 상기 기판 전압에 있도록 하기 위해 전류를 전도할 때 상기 제9 트랜지스터가 전류를 전도하는 것을 특징으로 하는 장치.
  59. 제58항에 있어서,
    상기 제5 커패시터의 제2 입력 터미널에 결합된 제1 전류 유동 터미널과 제9 트랜지스터의 제1 전류 유동 터미널에 결합된 제2 전류유동 터미널과 상기 제9 트랜지스터의 제어 터미널에 결합된 제어 터미널을 가지는 제10 트랜지스터와;
    상기 고전압 전류 소스에 결합된 제1 전류 유동 터미널과 제9 트랜지스터의 제1 전류 유동 터미널에 결합된 제2 전류 유동 터미널과 제10 커패시터의 제2 입력 터미널에 결합된 제어 터미널을 가지는 제11 트랜지스터를 포함하는 것을 특징으로 하는 장치.
  60. 제59항에 있어서,
    상기 제1 제어 시그널은 로 부분과 하이 부분을 포함하고 상기 제2제어 시그널은 로 부분과 하이 부분을 포함하고 상기 제1 제어 시그널의 로 부분은 상기 제2 시그널의 로 부분과 상호 배타적인 것을 특징으로 하는 장치.
  61. 제60항에 있어서,
    상기 제1 및 제2 트랜지스터는 각각 PMOS트랜지스터를 포함하는 것을 특징으로 하는 장치.
  62. 제61항에 있어서,
    상기 제3 및 제5 트랜지스터는 각각 PMOS트랜지스터를 포함하고 상기 제4 및 제6 트랜지스터는 각각 NMOS트랜지스터를 포함하는 것을 특징으로 하는 장치.
  63. 제62항에 있어서,
    상기 제7, 8, 9, 10, 11 트랜지스터는 각각 NMOS트랜지스터를 포함하는 것을 특징으로 하는 장치.
  64. 제63항에 있어서, 상기 제1 및 제2 제어 시그널의 로 부분은 각각 약 0볼트이며 상기 제1 및 제2 제어 시그널의 하이 부분은 각각 약 1.5볼트인 것을 특징으로 하는 장치.
  65. 제64항에 있어서, 상기 고전압 전류 소스는 약 5볼트인 것을 특징으로 하는 장치.
  66. 제1 임계 전압값과 제2 임계 전압값의 합과 동등하며 전원 전압보다 낮은 공급 전압 시그널을 발생시키기 위한 전압 공급 회로; 및
    선택된 주파수에서 오실레이터 시그널을 발생시키기 위해 다수의 기수 오실레이터단
    을 포함하되, 상기 각 오실레이터단은
    제1 및 제2 전압값 사이에 선택적으로 사용되는 제어 시그널을 수용하기 위한 하나의 입력 노드와;
    상기 전압 공급 회로와 상기 입력 노드에 상기 제어 시그널이 상기 공급 전압 시그널과 상기 제1 임계 전압값만큼 다를 때 전류를 전도하기 위해 결합된 제1 스위치와;
    상기 전압 공급 회로와 상기 입력 노드에 상기 제어 시그널이 상기 공급 전압 시그널과 상기 제2 임계 전압값만큼 다를 때 전류를 전도하기 위해 결합된 제2 스위치와;
    상기 제1 과 제2 스위치는 상기 제어 시그널이 상기 제1 전압값으로부터 상기 제2 전압값까지 변화되면서 상호 배타적인 방법으로 전류를 전도하는 것을 특징으로 하는 오실레이터.
  67. 제66항에 있어서,
    상기 제1 스위치는 제1 전류 유동 터미널과 제2 전류 운동 터미널과 제어 터미널을 가지는 제1 트랜지스터를 포함하고;
    상기 제2 스위치는 제1 전류 유동 터미널과 제2 전류 유동 터미널과 제어 터미널을 가지는 제2 트랜지스터를 포함하고;
    상기 제1 트랜지스터의 제1 전류 유동 터미널은 상기 전압 공급 회로와 결합하고;
    상기 제1 트랜지스터의 제2 전류 유동 터미널은 출력 노드에서 상기 제2 트랜지스터의 전류 유동 터미널과 결합되고; 상기 제1 트랜지스터의 제어 터미널은 상기 입력 노드에 결합되며;
    상기 제2 트랜지스터의 제어 터미널은 상기 입력 노드에 결합되며 상기 제2 트랜지스터의 제2 전류 유동 터미널은 접지 전위에 결합되는 것을 특징으로 하는 오실레이터.
  68. 제67항에 있어서,
    상기 각 오실레이터단의 출력 노드는 다수의 오실레이터단이 연속적으로 연결되도록 계속되는 오실레이터단의 상기 입력 노드에 결합되는 것을 특징으로 하는 오실레이터.
  69. 제68항에 있어서,
    상기 제1 스위치는 PMOS트랜지스터를 포함하고, 상기 제2 스위치는 NMOS트랜지스터를 포함하되,
    상기 PMOS트랜지스터는 상기 전압 공급 회로에 결합된 하나의 소스 터미널과 상기 입력 노드와 드레인 터미널에 결합된 하나의 게이트 터미널을 가지고, 상기 NMOS트랜지스터는 상기 접지 전위에 결합된 소스 터미널과 상기 PMOS트랜지스터의 드레인 터미널에 결합된 드레인 터미널과 상기 입력 노드에 결합된 게이트 터미널을 가지는 것을 특징으로 하는 오실레이터.
  70. 제1 입력 터미널과 제2 입력 터미널을 가지는 커패시터와;
    제1 전압과 상기 제1 입력 터미널사이에 결합된 제1 스위치와;
    제2 전압과 상기 제2 입력 터미널사이에 결합된 제2 스위치와;
    상기 제1 전압은 상기 제2 전압에 비하여 포지티브 전압이고
    상기 제2 전압과 상기 제1 입력 터미널 사이에 결합된 제3 스위치와;
    상기 제2 입력 터미널과 상기 기판 사이에 결합된 제4 스위치와;
    상기 커패시터는 상기 제1 과 제2 입력 터미널사이에 전압차를 상기 제1 과 제2 전압사이의 차이와 동등하게 충전되도록 상기 제1 과 제2 스위치를 닫기 위하여 상기 제1 ,제2 ,제3 및 제4 스위치와 결합된 스위치 제어수단을 포함하되,
    상기 스위치 제어수단은 상기 커패시터가 상기 전압차를 충전한 후에 상기 제1 및 제2 스위치를 개방하고, 상기 제1 입력 터미널이 상기 제2 전압과 동등한 전압을 가지며 상기 제2 입력 터미널이 상기 제1 전압과 상기 제2 전압사이의 차와 대등하도록 상기 제1 및 제2 스위치가 개방된 후 상기 제3 및 제4 스위치를 닫게 되며;
    상기 제4 스위치는 상기 제2 입력 터미널과 결합된 제1 전류 유동 터미널과 상기 기판에 결합된 제2 전류 유동 터미널을 가지는 NMOS트랜지스터를 포함하는 것을 특징으로 하는 기판에 전하를 전송하기 위한 전하 펌프.
  71. 제70항에 있어서,
    상기 제1 전압과 상기 제2 전압사이의 차는 상기 제2 전압과 기판 전압과의 차보다 크게 되는 것을 특징으로 하는 전하 펌프.
  72. 제71항에 있어서,
    상기 기판 전압은 상기 제2 전압에 비교하여 네거티브 전압인 것을 특징으로 하는 전하 펌프.
  73. 제72항에 있어서,
    상기 제2 레퍼런스 전압은 접지 전위인 것을 특징으로 하는 전하펌프.
KR1019970035968A 1996-07-29 1997-07-29 반도체기판용전하펌프 KR100514024B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US2272496P 1996-07-29 1996-07-29
US60/022,724 1996-07-29
US08/882,564 US6064250A (en) 1996-07-29 1997-07-03 Various embodiments for a low power adaptive charge pump circuit
US???? 2001-11-30

Publications (2)

Publication Number Publication Date
KR980011440A KR980011440A (ko) 1998-04-30
KR100514024B1 true KR100514024B1 (ko) 2005-12-28

Family

ID=26696306

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970035968A KR100514024B1 (ko) 1996-07-29 1997-07-29 반도체기판용전하펌프

Country Status (4)

Country Link
US (5) US6064250A (ko)
EP (1) EP0822477B1 (ko)
KR (1) KR100514024B1 (ko)
DE (2) DE69719097T2 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773012B1 (fr) 1997-12-24 2001-02-02 Sgs Thomson Microelectronics Dispositif a pompe de charges negatives
FR2772941B1 (fr) * 1998-05-28 2002-10-11 Sgs Thomson Microelectronics Circuit de regulation d'une pompe de charges negatives
US6278317B1 (en) * 1999-10-29 2001-08-21 International Business Machines Corporation Charge pump system having multiple charging rates and corresponding method
AU2319600A (en) * 2000-01-27 2001-08-07 Hitachi Limited Semiconductor device
JP4212791B2 (ja) * 2000-08-09 2009-01-21 シャープ株式会社 液晶表示装置ならびに携帯電子機器
US6300839B1 (en) * 2000-08-22 2001-10-09 Xilinx, Inc. Frequency controlled system for positive voltage regulation
US6677784B2 (en) * 2000-12-28 2004-01-13 International Business Machines Corporation Low voltage bipolar logic and gate device
US6486727B1 (en) 2001-10-11 2002-11-26 Pericom Semiconductor Corp. Low-power substrate bias generator disabled by comparators for supply over-voltage protection and bias target voltage
US7493149B1 (en) * 2002-03-26 2009-02-17 National Semiconductor Corporation Method and system for minimizing power consumption in mobile devices using cooperative adaptive voltage and threshold scaling
US7333378B2 (en) * 2002-09-18 2008-02-19 Samsung Electronics Co., Ltd Memory device that recycles a signal charge
US7403573B2 (en) * 2003-01-15 2008-07-22 Andrew Corporation Uncorrelated adaptive predistorter
US6864718B2 (en) * 2003-02-20 2005-03-08 Taiwan Semiconductor Manufacturing Company Charge pump level converter (CPLC) for dual voltage system in very low power application
US7729668B2 (en) 2003-04-03 2010-06-01 Andrew Llc Independence between paths that predistort for memory and memory-less distortion in power amplifiers
US7259630B2 (en) * 2003-07-23 2007-08-21 Andrew Corporation Elimination of peak clipping and improved efficiency for RF power amplifiers with a predistorter
US6963242B2 (en) * 2003-07-31 2005-11-08 Andrew Corporation Predistorter for phase modulated signals with low peak to average ratios
US6992517B2 (en) * 2003-08-11 2006-01-31 Atmel Corporation Self-limiting pulse width modulation regulator
US7023273B2 (en) * 2003-10-06 2006-04-04 Andrew Corporation Architecture and implementation methods of digital predistortion circuitry
KR100641949B1 (ko) * 2003-12-26 2006-11-02 주식회사 하이닉스반도체 Ｃｍｏｓ 인버터를 이용한 구동 장치
KR100586545B1 (ko) * 2004-02-04 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
FR2874467B1 (fr) * 2004-08-17 2006-11-17 Atmel Corp Circuit pour un generateur d'eeprom haute tension
US7132878B2 (en) * 2004-11-18 2006-11-07 Chartered Semiconductor Manufacturing Ltd. Charge pump current source
FR2881869A1 (fr) * 2005-02-04 2006-08-11 St Microelectronics Sa Memoire dynamique pour terminal cellulaire
KR100696958B1 (ko) * 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부 전압 발생 회로
US7430133B1 (en) 2005-05-31 2008-09-30 National Semiconductor Corporation Apparatus and method for switch connected as a diode in a charge pump
KR100733407B1 (ko) * 2005-06-30 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
US7279961B2 (en) * 2005-11-21 2007-10-09 Atmel Corporation Charge pump for intermediate voltage
KR100748459B1 (ko) * 2006-02-27 2007-08-13 주식회사 하이닉스반도체 반도체 메모리의 벌크 전압 레벨 감지 장치
US7321241B1 (en) * 2006-06-15 2008-01-22 California Micro Devices Bidirectional buffer with slew rate control and method of bidirectionally transmitting signals with slew rate control
US7446565B2 (en) * 2006-06-15 2008-11-04 California Micro Devices Apparatus and method that provides active pull-up and logic translation from one signal mode to another signal mode
JP2008136047A (ja) * 2006-11-29 2008-06-12 Sony Corp 固体撮像装置及び撮像装置
US7479915B1 (en) * 2007-12-19 2009-01-20 Texas Instruments Incorporated Comparator architecture
US7429850B1 (en) 2008-03-31 2008-09-30 International Business Machines Corporation Bias voltage converter
US7963515B2 (en) * 2009-02-06 2011-06-21 Goss International Americas, Inc. Adjustable delivery web conversion apparatus and method
US20110063012A1 (en) * 2009-09-11 2011-03-17 Kok Lim Chan Circuit arrangement
CN101702575B (zh) * 2009-11-16 2012-01-18 北京东微世纪科技有限公司 应用于负电压电荷泵的逻辑控制接口电路
US8847911B2 (en) 2011-04-05 2014-09-30 Cypress Semiconductor Corporation Circuit to provide signal to sense array
US9571092B2 (en) * 2012-02-03 2017-02-14 Longitude Semiconductor S.A.R.L. Cascaded high voltage switch architecture
US8384467B1 (en) 2012-03-22 2013-02-26 Cypress Semiconductor Corporation Reconfigurable charge pump
US9195255B1 (en) 2012-03-22 2015-11-24 Parade Technologies, Ltd. Reconfigurable charge pump
US8810283B2 (en) * 2012-05-22 2014-08-19 Analog Devices, Inc. CMOS transistor linearization method
US9306553B2 (en) * 2013-03-06 2016-04-05 Qualcomm Incorporated Voltage level shifter with a low-latency voltage boost circuit
EP2843818B1 (en) * 2013-08-27 2020-04-22 EM Microelectronic-Marin SA Regulation circuit for a charge pump and method of regulation
US9197198B2 (en) * 2013-10-29 2015-11-24 Qualcomm Incorporated Latch comparator circuits and methods
TWI557528B (zh) * 2014-10-03 2016-11-11 円星科技股份有限公司 電壓產生電路
JP2017073742A (ja) 2015-10-09 2017-04-13 株式会社東芝 レベルシフト回路、半導体装置および電池監視装置
FR3050308A1 (fr) * 2016-04-18 2017-10-20 Stmicroelectronics Rousset Procede et dispositif de commande d'au moins un circuit de pompe de charge
US10193560B2 (en) 2016-12-28 2019-01-29 Analog Bits Inc. Method and circuits for charge pump devices of phase-locked loops
US10236895B1 (en) 2017-12-19 2019-03-19 Analog Bits Inc. Method and circuits for fine-controlled phase/frequency offsets in phase-locked loops
IT201800003622A1 (it) * 2018-03-15 2019-09-15 St Microelectronics Srl Circuito traslatore di livello con migliorata efficienza e capacita' di traslazione di livello in due domini, in particolare per l'utilizzo in un dispositivo di memoria
US10503196B2 (en) * 2018-04-20 2019-12-10 Qualcomm Incorporated Bias generation and distribution for a large array of sensors
CN108922573B (zh) * 2018-05-30 2020-10-02 上海华力集成电路制造有限公司 Sram的字组线偏压产生器及方法
US10903822B2 (en) * 2019-03-05 2021-01-26 Arm Limited Integrated oscillator
CN112448577B (zh) * 2019-08-28 2021-12-07 圣邦微电子（北京）股份有限公司 一种电阻分压电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4585954A (en) * 1983-07-08 1986-04-29 Texas Instruments Incorporated Substrate bias generator for dynamic RAM having variable pump current level
EP0576008A2 (en) * 1992-06-24 1993-12-29 Nec Corporation Boost voltage generating circuit
JPH0620471A (ja) * 1992-06-30 1994-01-28 Hitachi Ltd ダイナミック型ｒａｍ
KR940016235A (ko) * 1992-12-02 1994-07-22 김광호 반도체 메모리장치
KR960025708A (ko) * 1994-12-29 1996-07-20 김주용 챠지 펌프회로의 출력전압 조절회로

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4336466A (en) * 1980-06-30 1982-06-22 Inmos Corporation Substrate bias generator
US4733108A (en) 1982-06-28 1988-03-22 Xerox Corporation On-chip bias generator
US4455493A (en) * 1982-06-30 1984-06-19 Motorola, Inc. Substrate bias pump
JPS6159688A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
NL8402764A (nl) * 1984-09-11 1986-04-01 Philips Nv Schakeling voor het opwekken van een substraatvoorspanning.
US4710647A (en) * 1986-02-18 1987-12-01 Intel Corporation Substrate bias generator including multivibrator having frequency independent of supply voltage
US4754168A (en) * 1987-01-28 1988-06-28 National Semiconductor Corporation Charge pump circuit for substrate-bias generator
KR890005159B1 (ko) 1987-04-30 1989-12-14 삼성전자 주식회사 백 바이어스 전압 발생기
US4883976A (en) * 1987-12-02 1989-11-28 Xicor, Inc. Low power dual-mode CMOS bias voltage generator
KR0133933B1 (ko) * 1988-11-09 1998-04-25 고스기 노부미쓰 기판바이어스 발생회로
KR910004737B1 (ko) * 1988-12-19 1991-07-10 삼성전자 주식회사 백바이어스전압 발생회로
US5003197A (en) * 1989-01-19 1991-03-26 Xicor, Inc. Substrate bias voltage generating and regulating apparatus
JPH0783254B2 (ja) * 1989-03-22 1995-09-06 株式会社東芝 半導体集積回路
JPH02309661A (ja) * 1989-05-24 1990-12-25 Toshiba Corp 半導体集積回路
US5038325A (en) * 1990-03-26 1991-08-06 Micron Technology Inc. High efficiency charge pump circuit
JP2557271B2 (ja) * 1990-04-06 1996-11-27 三菱電機株式会社 内部降圧電源電圧を有する半導体装置における基板電圧発生回路
JP2805991B2 (ja) * 1990-06-25 1998-09-30 ソニー株式会社 基板バイアス発生回路
JPH04129264A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体集積回路
US5111375A (en) * 1990-12-20 1992-05-05 Texas Instruments Incorporated Charge pump
US5121014A (en) * 1991-03-05 1992-06-09 Vlsi Technology, Inc. CMOS delay circuit with controllable delay
JP2902804B2 (ja) * 1991-04-08 1999-06-07 株式会社東芝 基板バイアス電圧発生回路
KR940003153B1 (ko) 1991-04-12 1994-04-15 금성일렉트론 주식회사 백바이어스 발생회로
US5126590A (en) * 1991-06-17 1992-06-30 Micron Technology, Inc. High efficiency charge pump
JP2820331B2 (ja) * 1991-06-21 1998-11-05 シャープ株式会社 チャージポンプ回路
KR940005691B1 (ko) * 1991-10-25 1994-06-22 삼성전자 주식회사 기판전압 발생 장치의 차아지 펌프회로
US5329168A (en) * 1991-12-27 1994-07-12 Nec Corporation Semiconductor integrated circuit device equipped with substrate biasing system selectively powered from internal and external power sources
DE69328743T2 (de) * 1992-03-30 2000-09-07 Mitsubishi Electric Corp Halbleiteranordnung
KR950002726B1 (ko) * 1992-03-30 1995-03-24 삼성전자주식회사 기판전압 발생기의 전하 펌프 회로
US5347171A (en) * 1992-10-15 1994-09-13 United Memories, Inc. Efficient negative charge pump
US5483152A (en) * 1993-01-12 1996-01-09 United Memories, Inc. Wide range power supply for integrated circuits
JP2560983B2 (ja) * 1993-06-30 1996-12-04 日本電気株式会社 半導体装置
DE4324855C1 (de) * 1993-07-23 1994-09-22 Siemens Ag Ladungspumpe
US5422586A (en) * 1993-09-10 1995-06-06 Intel Corporation Apparatus for a two phase bootstrap charge pump
US5394027A (en) * 1993-11-01 1995-02-28 Motorola, Inc. High voltage charge pump and related circuitry
JP2982591B2 (ja) * 1993-12-17 1999-11-22 日本電気株式会社 基板電位検知回路
DE69424764T2 (de) * 1994-01-28 2000-11-16 St Microelectronics Srl Ladungspumpenschaltung
JP3155879B2 (ja) * 1994-02-25 2001-04-16 株式会社東芝 半導体集積回路装置
KR0123849B1 (ko) * 1994-04-08 1997-11-25 문정환 반도체 디바이스의 내부 전압발생기
US5537072A (en) * 1994-06-30 1996-07-16 Sgs-Thomson Microelectronics, Inc. Charge pump switch circuits
US5592120A (en) * 1994-09-07 1997-01-07 Analog Devices, Inc. Charge pump system
KR0158478B1 (ko) * 1994-12-21 1999-02-01 김광호 반도체 메모리장치의 기판전압 조절회로
JP3523718B2 (ja) * 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
US5670907A (en) * 1995-03-14 1997-09-23 Lattice Semiconductor Corporation VBB reference for pumped substrates
JPH09205153A (ja) * 1996-01-26 1997-08-05 Toshiba Corp 基板電位検出回路
US5721509A (en) * 1996-02-05 1998-02-24 Motorola, Inc. Charge pump having reduced threshold voltage losses
KR100223770B1 (ko) * 1996-06-29 1999-10-15 김영환 반도체 장치의 문턱전압 제어회로
US5790393A (en) * 1997-01-22 1998-08-04 Exar Corporation Voltage multiplier with adjustable output level
US6023187A (en) * 1997-12-23 2000-02-08 Mitsubishi Semiconductor America, Inc. Voltage pump for integrated circuit and operating method thereof
US6016072A (en) * 1998-03-23 2000-01-18 Vanguard International Semiconductor Corporation Regulator system for an on-chip supply voltage generator

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4585954A (en) * 1983-07-08 1986-04-29 Texas Instruments Incorporated Substrate bias generator for dynamic RAM having variable pump current level
EP0576008A2 (en) * 1992-06-24 1993-12-29 Nec Corporation Boost voltage generating circuit
JPH0620471A (ja) * 1992-06-30 1994-01-28 Hitachi Ltd ダイナミック型ｒａｍ
KR940016235A (ko) * 1992-12-02 1994-07-22 김광호 반도체 메모리장치
KR960000837B1 (ko) * 1992-12-02 1996-01-13 삼성전자주식회사 반도체 메모리장치
KR960025708A (ko) * 1994-12-29 1996-07-20 김주용 챠지 펌프회로의 출력전압 조절회로

Also Published As

Publication number Publication date
KR980011440A (ko) 1998-04-30
EP0822477A2 (en) 1998-02-04
US6137335A (en) 2000-10-24
US6326839B2 (en) 2001-12-04
US6323721B1 (en) 2001-11-27
DE69725078T2 (de) 2004-06-09
DE69719097T2 (de) 2003-11-27
US20010001230A1 (en) 2001-05-17
DE69725078D1 (de) 2003-10-30
US6064250A (en) 2000-05-16
EP0822477A3 (en) 1998-04-01
DE69719097D1 (de) 2003-03-20
US6323722B1 (en) 2001-11-27
EP0822477B1 (en) 2003-09-24

Similar Documents

Publication Publication Date Title
KR100514024B1 (ko) 반도체기판용전하펌프
US5444396A (en) Level shifting circuit
US6400206B2 (en) Dual-level voltage shifters for low leakage power
US7304530B2 (en) Utilization of device types having different threshold voltages
US7199641B2 (en) Selectably boosted control signal based on supply voltage
US5694072A (en) Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control
JPH04273160A (ja) 低電流基板バイアス発生回路
JPH0810822B2 (ja) 特にマイクロプロセツサの周辺装置用の、ｍｏｓ技術の論理回路のためのパワ−オンリセツテイング回路
JP2815293B2 (ja) 高効率ｎチャネルチャージポンプ
US5892670A (en) Charge pump architecture
US20020067201A1 (en) Driver timing and circuit technique for a low noise charge pump circuit
KR20030095323A (ko) 신호의 논리레벨을 변환하는 레벨변환회로
US6566850B2 (en) Low-voltage, low-power bandgap reference circuit with bootstrap current
JP4842992B2 (ja) 半導体基板用のチャージポンプ
US6046617A (en) CMOS level detection circuit with hysteresis having disable/enable function and method
JP3652793B2 (ja) 半導体装置の電圧変換回路
US6563351B2 (en) Semiconductor integrated circuit having output buffer
US5999425A (en) Charge pump architecture for integrated circuit
EP1028363B1 (en) Charge pump for a semiconductor substrate
JPH02137254A (ja) 基板電位検知回路
KR100363768B1 (ko) 반도체 집적회로 장치
JP2003259626A (ja) 昇圧回路
JPH10160768A (ja) 電圧レベル検出装置
JPH0536934A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 12

EXPY Expiration of term