KR940016235A - 반도체 메모리장치 - Google Patents

반도체 메모리장치 Download PDF

Info

Publication number
KR940016235A
KR940016235A KR1019920023132A KR920023132A KR940016235A KR 940016235 A KR940016235 A KR 940016235A KR 1019920023132 A KR1019920023132 A KR 1019920023132A KR 920023132 A KR920023132 A KR 920023132A KR 940016235 A KR940016235 A KR 940016235A
Authority
KR
South Korea
Prior art keywords
pumping
signal
outputting
oscillator
voltage
Prior art date
Application number
KR1019920023132A
Other languages
English (en)
Other versions
KR960000837B1 (ko
Inventor
유승문
이승훈
하크 애자즈울
최윤호
조수인
진대제
강남수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920023132A priority Critical patent/KR960000837B1/ko
Priority to US08/068,547 priority patent/US5446697A/en
Publication of KR940016235A publication Critical patent/KR940016235A/ko
Priority to US08/511,812 priority patent/US5889719A/en
Priority to US08/511,815 priority patent/US5610869A/en
Application granted granted Critical
Publication of KR960000837B1 publication Critical patent/KR960000837B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리장치, 특히 넓은 전압범위에서 안정적으로 동작하는 반도체 메모리장치에 관한 것으로, 외부에서 인가되는 전원전압의 크기에 대응하여, 외부에서 인가되는 전원전압의 크기를 미리 설정된 다수개의 레벨에 따른 검출신호를 출력하는 전압레벨 디텍터와, 상기 전압레벨 검출신호에 제어되어 발진주기가 조절되는 오실레이터를 구비하고, 상기 오실레이터의 발진신호에 따라 리프레시 주기가 조절되도록 하고, 내부승압회로(또는 기판전압발생회로)의 승압(또는 강압)비율이 조절되어 안정된 승압전압(또는 기판전압)을 발생되며, 그에 따라 안정적으로 동작하며 효율적인 전원소비를 갖는 반도체 메모리 장치를 제공한다.

Description

반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 내부승압회로의 일실시예, 제2도는 본 발명에 따른 전원전압레벨 검출회로의 일실시예.

Claims (31)

  1. 반도체 메모리장치에 있어서, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 대수개의 검출신호를 출력하는 전압레벨 디텍터(12)를 구비함을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 전압레벨 디텍터(12)가, 전원전압을 입력하여 소정크기의 기준전압을 출력하는 기준전압발생부(21)와, 상기 기준전압을 인가받아 검출하고자 하는 크기의 비교전압을 발생시키는 비교전압 발생부(22)와, 상기 기준전압과 비교전압을 비교하여 그 결과를 검출신호로 출력하는 전압비교부(23)로 구성됨을 특징으로 하는 반도체 메모리 장치.
  3. 반도체 메모리장치에 있어서 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 상기 검출신호에 대응되어 발진신호의 주파수가 조절되는 오실레이터(10)를 구비함을 특징으로 하는 반도체 메모리 장치.
  4. 제3항에 있어서, 상기 오실레이터(10)가, 일련의 펄스열을 출력하는 기준오실레이터(11)와, 상기 검출신호에 제어되어서 상기 펄스열을 일정주기의 주파수를 가지는 펌핑구동신호로 변환시키는 주파수 콘트롤수단(13)으로 이루어짐을 특징으로 하는 반도체 메모리장치.
  5. 제4항에 있어서, 상기 주파수 콘트롤수단(13)이, 상기 펄스열을 입력하여 다수개의 2분주펄스열을 출력하는 직렬접속된 다수개의 카운터(310)로 이루어진 다단 카운터와, 상기 다단카운터의 각 펄수열과 상기 전압레벨 디텍터(12)의 검출신호를 일대일 입력하는 다수개의 제1난드게이트(311)와, 상기 제1난드게이트(311)들의 출력을 입력하여서 상기 전원전압의 크기에 따라 주파수가 가변되는 단일 펄스열을 출력하는 제2난드게이트(312)로 구성됨을 특징으로 하는 반도체 메모리장치.
  6. 반도체 메모리장치에 있어서, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 상기 검출신호에 대응하여 주파수가 가변되는 펌핑신호를 출력하는오실레이터와, 상기 펌핑신호에 대응동작하는 펌프캐패시터를 통하여 그 출력단에서 승압전압을 출력하는 펌핑회로를 구비하는 내부승압회로를 가지며, 전원전압의 변동에 따라 상기 오실레이터의 주기가 가변되어 승압배수가 달라짐을 특징으로 하는 반도체 메모리장치.
  7. 제6항에 있어서, 상기 오실레이터가, 일련의 기준펄스열을 출력하는 기준 오실레이터(11)와, 상기 검출신호에 제어되어 상기 기준 펄스열의 주파수를 가변시켜 펌핑신호로 변환시키는 주파수 콘트롤수단(13)으로 이루어짐을 특징으로 하는 반도체 메모리 장치.
  8. 제7항에 있어서, 상기 주파수 콘트롤수단(13)이, 상기 기준펄스열을 입력하여 다수개의 2분주펄스열을 출력하는 직렬접속된 다수개의 카운터(310)와, 상기 각 카운터의 출력 펄스열과 상기 전압레벨 디텍터(12)의 각 검출신호를 일대일 입력하는 다수개의 제1난드게이트(311)와, 상기 제1난드게이트(311)들의 출력을 입력하여서 상기 전원전압의 크기에 따라 주파수가 가변되는 펌핑신호를 출력하는 제2난드게이트(312)를 구비하여, 상기 검출신호에 따라 펌핑신호의 주파수가 가변됨을 특징으로 하는 반도체 메모리장치.
  9. 반도체 메모리장치에 있어서, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 일련의 기준펄스열을 출력하는 오실레이터와, 상기 기준펄스열에 대응하여 펌핑신호를 출력하는 펌핑구동단과, 상기 펌핑신호에 대응동작하는 다수개의 펌프캐패시터를 통하여 그 출력단에서 승압전압을 출력하는 펌핑회로와, 상기 검출신호에 따라 상기 펌프캐패시터의 동작을 제어하여 펌핑이 일어나는 캐패시터를 제한하여 승압배수를 조절하는 펌핑용량 콘트롤수단으로 구성되는 내부승압회로를 구비함을 특징으로 하는 반도체 메모리장치.
  10. 제9항에 있어서, 상기 펌핑용량 콘트롤수단이, 상기 검출신호를 일대일 입력하고 상기 펌핑신호를 공통입력하며 상기 펌프캐패시터 각각에 일대일로 구동신호를 공급하는 다수개의 논리게이트로 구성되어, 상기 펌핑신호가 인가되더라도 상기 검출신호에 따라 펌프캐패시터의 구동이 결정됨을 특징으로 하는 반도체 메모리장치.
  11. 제9항 또는 제10항에 있어서, 전원전압의 낮은 레벨에 대응하는 검출신호에 제어되는 펌프캐패시터의 펌핑용량이 그 반대의 펌프캐패시터의 펌핑용량보다 더 큼을 특징으로 하는 반도체 메모리장치.
  12. 제9항 또는 제10항에 있어서, 상기 검출신호는 전원전압이 미리 설정된 레벨이상이면 발생되며, 그에 따라 전원전압이 낮아질수록 더 많은 펌프캐패시터에서 펌핑동작이 일어나도록 함을 특징으로 하는 반도체 메모리장치.
  13. 반도체 메모리장치에 있어서, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터(12)와, 상기 검출신호에 대응되어 발진주기가 조절되는 오실레이터(10)와, 상기 오실레이터(10)의 발진신호에 대응동작하여 펌핑신호를 출력하는 펌핑구동단(14)과, 상기 펌핑구동신호에 대응동작하는 펌프캐패시터를 통하여 그 출력단에서 승압전압을 출력하는 펌핑회로(16)와, 상기 검출신호에 제어되어 펌핑이 일어나는 캐패시터를 제한하여 승압배수를 조절하는 펌핑용량 콘트롤수단(15)과, 상기 승압전압의 레벨을 검출하여 그 레벨이 미리 설정된 레벨에 도달하면 상기 오실레이터의 동작을 차단하는 승압레벨 디텍터(17)로 이루어지는 내부승압회로를 구비하여, 상기 전원전압의 변동시에 오실레이터의 주파수 및 펌핑회로의 펌핑용량을 조절하여 승압전압을 발생시킴을 특징으로 하는 반도체 메모리장치.
  14. 제14항에 있어서, 상기 오실레이터(10)가; 구동신호에 응답하여 일련의 펄스열을 출력하는 기준오실레이터(11)와, 상기 기준오실레이터(11)로부터 펄스열을 인가받고 상기 전압레벨 검출신호에 제어되어 상기 펄스열을 일정주기의 주파수를 가지는 펌핑구동신호로 발생시키는 주파수 콘트롤수단(13)으로 이루어짐을 특징으로 하는 반도체 메모리장치.
  15. 제15항에 있어서, 상기 주파수 콘트롤수단(13)이; 상기 펄스열을 입력하여 다수개의 2분주펄스열을 출력하는 직렬접속된 다수개의 카운터(310)로 이루어진 다단카운터와, 상기 다단카운터의 각 펄스열과 상기 전압레벨 디텍터(12)의 각 검출신호를 일대일 입력하는 다수개의 제1난드게이트(311)와, 상기 제1난드게이트(311)들의 출력을 입력하여서 상기 전원전압의 크기에 따라 주파수가 가변되는 펌핑신호를 출력하는 제2난드게이트(312)로 구성됨을 특징으로 하는 반도체 메모리장치.
  16. 13항 내지 제15항중 어느 한항에 있어서, 상기 펌핑용량 콘트롤수단이 상기 검출신호를 일대일 입력하고 상기 펌핑신호를 공통입력하며 상기 펌프캐패시터 각각에 일대일로 구동신호를 공급하는 다수개의 논리게이트로 구성되어, 상기 펌핑신호가 인가되더라도 상기 검출신호에 따라 펌프캐패시터의 구동이 결정됨을 특징으로 하는 반도체 메모리장치.
  17. 반도체 메모리장치에 있어서, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 상기 검출신호에 대응동작하여 주파수가 가변되는 소정의 펌핑신호를 출력하는 오실레이터와, 상기 펌핑신호에 대응동작하는 펌프캐패시터를 통하여 그출력단에서 기판음전압을 출력하는 펌핑회로와, 상기 기판음전압의 레벨을 검출하여 그 레벨이 미리 설정된 레벨에 도달하면 상기 오실레이터의 동작을 차단하는 기판전압레벨 디텍터로 구성되는 기판전압 발생회로를 구비함을 특징으로 하는 반도체 메모리 장치.
  18. 제17항에 있어서, 상기 오실레이터가, 일련의 기준펄스열을 출력하는 기준오실레이터(11)와, 상기 기준펄스열을 입력하며 상기 검출신호에 제어되어서 상기 기준 펄스열의 주파수를 가변시켜 펌핑신호로 출력하는 주파수 콘트롤수단(13)을 이루어짐을 특징으로 하는 반도체 메모리장치.
  19. 제18항에 있어서, 상기 주파수 콘트롤수단(13)이, 상기 기준펄스열을 입력하여 다수개의 2분주펄스열을 출력하는 직렬접속된 다수개의 카운터(310)로 이루어진 다단카운터와, 상기 다단카운터의 각 펄스열과 상기 전압레벨 디텍터(12)의 각 검출신호를 일대일 입력하는 다수개의 제1난드케이트(311)와, 상기 제1난드게이트(311)들의 출력을 입력하여서 상기 전원전압의 크기에 따라 주파수가 가변되는 펌핑신호를 출력하는 제2난드게이트(312)로 구성됨을 특징으로 하는 반도체 메모리장치.
  20. 반도체 메모리장치에 있어서, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 일련의 기준펄스열을 출력하는 오실레이터와, 상기 기준펄스열에 대응동작하여 펌핑신호를 출력하는 펌핑구동단과, 상기 펌핑신호에 대응동작하는 다수개의 펌프캐패시터를 통하여 그 출력단의 전위를 기판음전압을 강하시키는 펌핑회로와, 상기 검출신호에 따라 상기 펌프캐패시터의 동작을 제어하여 펌핑이 일어나는 캐패시터를 제한하여 강하배수를 조절하는 펌핑용량 콘트롤수단과, 상기 기판음전압의 레벨을 검출하여 그 레벨이 미리 설정된 레벨에 도달하면 상기 오실레이터의 동작을 차단하는 기판전압레벨 디텍터(17)로 구성되는 기판전압 발생회로를 구비함을 특징으로 하는 반도체 메모리장치.
  21. 제20항에 있어서, 상기 펌핑용량 콘트롤수단이, 상기 검출신호를 일대일 입력하고상기 펌핑회로를 공통입력하며 상기 펌프캐패시터 각각에 일대일로 구동신호를 공급하는 다수개의 논리게이트로 구성되어, 상기 펌핑신호가 인가되더라도 상기 검출신호에 따라 펌프캐패시터의 구동이 결정됨을 특징으로 하는 반도체 메모리장치.
  22. 제20항 또는 제21항에 있어서, 전원전압의 낮은 레벨에 대응하는 검출신호에 제어되는 펌프캐패시터의 펌핑용량이 그 반대의 펌프캐패시터의 펌핑용량보다 더 큼을 특징으로 하는 반도체 메모리장치.
  23. 제20항 또는 제21항에 있어서, 상기 검출신호는 전원전압이 미리 설정된 레벨이상이면 발생되며, 그에 따라 전원전압이 낮아질수록 더 많은 펌프캐패시터에서 펌핑동작이 일어나도록 함을 특징으로 하는 반도체 메모리장치.
  24. 반도체 메모리장치에 있어서, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 상기 검출신호에 대응되어 발진주기가 조절되는 오실레이터와, 상기 오실레이터의 발진신호에 대응동작하여 펌핑신호를 출력하는 펌핑구동단과, 상기 펌핑구동신호에 대응동작하는 펌프캐패시터를 통하여 그 출력단에서 기판음전압을 출력하는 펌핑회로와, 상기 검출신호에 제어되어 펌핑이 일어나는 캐패시터를 제한하여 강하배수를 조절하는 펌핑용량 콘트롤수단과, 상기 기판음전압의 레벨을 검출하여 그 레벨이 미리 설정된 레벨에 도달하면 상기 오실레이터의 동작을 차단하는 기판전압레벨 디텍터로 구성되는 기판전압 발생회로를 구비함을 특징으로 하는 반도체 메모리장치.
  25. 제24항에 있어서, 상기 오실레이터가; 일련의 기준펄스열을 출력하는 기준오실레이터와, 상기 기준 펄스열을 입력하며 상기 검출신호에 제어되어서 상기 기준펄스열의 주파수를 가변시켜 출력하는 주파수 콘트롤수단(13)으로이루어짐을 특징으로 하는 반도체 메모리장치.
  26. 제25항에 있어서, 상기 주파수 콘트롤수단이; 상기 펄스열을 입력하여 다수개의 2분주펄스열을 출력하는 직렬접속된 다수개의 카운터로 이루어진 다단카운터와, 상기 다단카운터의 각 펄스열과 상기 전압레벨디텍터의 각 검출신호를 일대일 입력하는 다수개의 제1난드게이트와, 상기 제1난드게이트들의 출력을 입력하여서 상기 전원전압의 크기에 따라 주파수가 가변되는 펌핑신호를 출력하는 제2난드게이트로 구성됨을 특징으로 하는 반도체 메모리장치.
  27. 24항 내지 제26항중 어느 한 항에 있어서, 상기 펌핑용량 콘트롤수단이, 상기 검출신호를 일대일 입력하고 상기 펌핑신호를 공통입력하며 상기 펌프캐패시터 각각에 일대일로 구동신호를 공급하는 다수개의 논리게이트로 구성되어, 상기 펌핑신호가 인가되더라도 상기 검출신호에 따라 펌프캐패시터의 구동이 결정됨을 특징으로 하는 반도체 메모리장치.
  28. 반도체 메모리장치에 있어서, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 상기 검출신호에 대응되어 발진신호의 주파수가 조절되는 오실레이터와, 상기 오실레이터의 발진신호에 대응하여 리프레시 주기가 조절되는 리프레시 제어회로를 구비하여, 전원전압의 변동에 연동하여 리프레시 주기가 달라짐을 특징으로 하는 반도체 메모리장치.
  29. 제28항에 있어서, 상기 오실레이터가, 일련의 기준펄스열을 출력하는 기준오실레이터와, 상기 기준펄스열을 입력하며 상기 검출신호에 제어되어서 상기 기준펄스열의 주파수를 가변시켜 펌핑신호로 출력하는 주파수 콘트롤수단으로 이루어짐을 특징으로 하는 반도체 메모리장치.
  30. 제29항에 있어서, 상기 주파수 콘트롤수단이, 상기 기준펄스열을 입력하여 다수개의 2분주펄스열을 출력하는 직렬접속된 다수개의 카운터로이루어진 다단카운터와, 상기 다단카운터의 각 펄스열과 상기 전압레벨 디텍터의 각 검출신호를 일대일 입력하는 다수개의 제1난드게이트와, 상기 제1난드게이트들의 출력을 입력하여서 상기 전원전압의 크기에 따라 주파수가 가변되는 펌핑신호를 출력하는 제2난드게이트로 구성됨을 특징으로 하는 반도체 메모리장치.
  31. 제28항 내지 제30항 중 어느 한 항에 있어서, 상기 오실레이터는 전원전압이 낮아짐에 따라 더 큰 주파수의 발진신호를 출력하여 리프레시 주기가 짧아짐을 특징으로 하는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920023132A 1992-12-02 1992-12-02 반도체 메모리장치 KR960000837B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019920023132A KR960000837B1 (ko) 1992-12-02 1992-12-02 반도체 메모리장치
US08/068,547 US5446697A (en) 1992-12-02 1993-05-28 Semiconductor memory device
US08/511,812 US5889719A (en) 1992-12-02 1995-08-07 Semiconductor memory device
US08/511,815 US5610869A (en) 1992-12-02 1995-08-07 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920023132A KR960000837B1 (ko) 1992-12-02 1992-12-02 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR940016235A true KR940016235A (ko) 1994-07-22
KR960000837B1 KR960000837B1 (ko) 1996-01-13

Family

ID=19344587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023132A KR960000837B1 (ko) 1992-12-02 1992-12-02 반도체 메모리장치

Country Status (2)

Country Link
US (3) US5446697A (ko)
KR (1) KR960000837B1 (ko)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100436128B1 (ko) * 2002-07-16 2004-06-14 주식회사 하이닉스반도체 전압 발생기 제어 장치
KR100451991B1 (ko) * 2002-07-12 2004-10-08 주식회사 하이닉스반도체 내부 전원전압 발생 회로
KR100465248B1 (ko) * 2000-08-14 2005-01-13 미쓰비시 덴끼 엔지니어링 가부시키가이샤 기판 바이어스 전압 발생 회로
KR100475036B1 (ko) * 1998-06-26 2005-05-27 삼성전자주식회사 반도체 장치를 위한 전원 전압 발생장치 및 그 방법
KR100481824B1 (ko) * 1997-05-07 2005-07-08 삼성전자주식회사 리플레쉬용발진회로를갖는반도체메모리장치
KR100520138B1 (ko) * 2002-11-28 2005-10-10 주식회사 하이닉스반도체 펌핑전압 발생장치
KR100514024B1 (ko) * 1996-07-29 2005-12-28 주식회사 하이닉스반도체 반도체기판용전하펌프
KR100787940B1 (ko) * 2006-07-07 2007-12-24 삼성전자주식회사 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치
KR100813549B1 (ko) * 2006-11-13 2008-03-17 주식회사 하이닉스반도체 내부 전압 생성 회로
US7449965B2 (en) 2004-12-30 2008-11-11 Hynix Semiconductor Inc. Self refresh oscillator and oscillation signal generation method of the same
US7477097B2 (en) 2005-09-29 2009-01-13 Hynix Semiconductor Inc. Internal voltage generating circuit
KR100893578B1 (ko) * 2007-11-05 2009-04-17 주식회사 하이닉스반도체 내부전압 생성장치
KR100905711B1 (ko) * 2006-09-29 2009-07-01 삼성전자주식회사 레귤레이터 및 레귤레이팅 방법
KR100927402B1 (ko) * 2007-11-05 2009-11-19 주식회사 하이닉스반도체 반도체 메모리 소자

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960000837B1 (ko) * 1992-12-02 1996-01-13 삼성전자주식회사 반도체 메모리장치
DE4324853C1 (de) * 1993-07-23 1994-09-22 Siemens Ag Spannungserzeugungsschaltung
JP3569310B2 (ja) 1993-10-14 2004-09-22 株式会社ルネサステクノロジ 半導体記憶装置
KR0157334B1 (ko) * 1993-11-17 1998-10-15 김광호 반도체 메모리 장치의 전압 승압회로
JP3380823B2 (ja) * 1994-06-23 2003-02-24 三菱電機エンジニアリング株式会社 半導体記憶装置
US5594697A (en) * 1994-06-28 1997-01-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device
EP0750314B1 (en) * 1995-06-19 2000-01-26 STMicroelectronics S.r.l. Negative word line voltage regulation circuit for electrically erasable semiconductor memory devices
JPH0935474A (ja) * 1995-07-19 1997-02-07 Fujitsu Ltd 半導体記憶装置
US5596532A (en) * 1995-10-18 1997-01-21 Sandisk Corporation Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range
KR0179551B1 (ko) * 1995-11-01 1999-04-15 김주용 고전위 발생기
US5646894A (en) * 1995-11-21 1997-07-08 Texas Instruments Incorporated Smart boost circuit for low voltage flash EPROM
EP0800259B1 (en) * 1996-03-29 2001-10-17 STMicroelectronics S.r.l. Standby voltage boosting stage and method for a memory device
KR100228766B1 (ko) * 1996-06-29 1999-11-01 김영환 내부 전위 발생장치
US5822246A (en) * 1996-09-30 1998-10-13 Intel Corporation Method and apparatus for detecting the voltage on the VCC pin
US5712825A (en) * 1996-10-09 1998-01-27 International Business Machines Corporation Maintaining data integrity in DRAM while varying operating voltages
US5812004A (en) * 1996-10-23 1998-09-22 Dallas Semiconductor Corporation Current compensated clock for a microcircuit
US5715199A (en) * 1996-12-23 1998-02-03 Hyundai Electronics Industries Co., Ltd. Back bias voltage generating circuit
JP2002501654A (ja) * 1997-05-30 2002-01-15 ミクロン テクノロジー，インコーポレイテッド ２５６Ｍｅｇダイナミックランダムアクセスメモリ
US5956289A (en) * 1997-06-17 1999-09-21 Micron Technology, Inc. Clock signal from an adjustable oscillator for an integrated circuit
US6122185A (en) * 1997-07-22 2000-09-19 Seiko Instruments R&D Center Inc. Electronic apparatus
FR2768274B1 (fr) * 1997-09-10 1999-11-05 Sgs Thomson Microelectronics Circuit de generation d'une haute tension de programmation ou d'effacement d'une memoire
FR2770325B1 (fr) * 1997-10-29 2001-10-05 Sgs Thomson Microelectronics Circuit generateur de tension pour programmer ou effacer une memoire qui utilise des transistors a grille flottante
US6002630A (en) * 1997-11-21 1999-12-14 Macronix International Co., Ltd. On chip voltage generation for low power integrated circuits
US5894549A (en) * 1997-12-12 1999-04-13 Scenix Semiconductor, Inc. System and method for fault detection in microcontroller program memory
JPH11312393A (ja) * 1998-02-19 1999-11-09 Sanyo Electric Co Ltd 半導体メモリ装置の書き込み回路
EP0939408A1 (en) * 1998-02-26 1999-09-01 STMicroelectronics S.r.l. Operating voltage selection circuit for non-volatile semiconductor memories
KR100378690B1 (ko) 1998-07-21 2003-06-12 주식회사 하이닉스반도체 대기전류를감소시킨반도체메모리용고전원발생장치
US6215708B1 (en) * 1998-09-30 2001-04-10 Integrated Device Technology, Inc. Charge pump for improving memory cell low VCC performance without increasing gate oxide thickness
TW504887B (en) * 1998-10-20 2002-10-01 Hitachi Eng Co Ltd Voltage booster circuit apparatus and control method therefor
JP2000173266A (ja) * 1998-12-07 2000-06-23 Mitsubishi Electric Corp 昇圧回路
JP3727191B2 (ja) * 1999-02-18 2005-12-14 松下電器産業株式会社 半導体記憶装置
US6201751B1 (en) * 1999-03-08 2001-03-13 Micron Technology, Inc. Integrated circuit power-up controllers, integrated circuit power-up circuits, and integrated circuit power-up methods
US6515932B1 (en) * 1999-04-13 2003-02-04 Seiko Instruments Inc. Memory circuit
JP2000339958A (ja) * 1999-05-25 2000-12-08 Toshiba Corp 半導体集積回路
JP2000348488A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体記憶装置
KR100351931B1 (ko) * 2000-05-30 2002-09-12 삼성전자 주식회사 반도체 메모리 장치의 전압 감지 회로
US6486727B1 (en) 2001-10-11 2002-11-26 Pericom Semiconductor Corp. Low-power substrate bias generator disabled by comparators for supply over-voltage protection and bias target voltage
KR100452326B1 (ko) * 2002-07-04 2004-10-12 삼성전자주식회사 반도체 메모리장치의 동작전압 모드 선택 방법
US6996730B2 (en) 2002-11-25 2006-02-07 Texas Instruments Incorporated Adjusting voltage supplied to a processor in response to clock frequency
DE10302292B3 (de) * 2003-01-22 2004-04-29 Infineon Technologies Ag Verfahren und Regelschaltung zum Auffrischen von dynamischen Speicherzellen
JP3768202B2 (ja) * 2003-05-13 2006-04-19 松下電器産業株式会社 半導体集積回路
US20050083766A1 (en) * 2003-10-21 2005-04-21 Infineon Technologies North America Corp. Random access memory having self-adjusting off-chip driver
US8350616B1 (en) * 2003-11-12 2013-01-08 Intellectual Ventures Funding Llc Variable output charge pump circuit
US7573777B2 (en) * 2006-10-02 2009-08-11 Hynix Semiconductor Inc. Over driver control signal generator in semiconductor memory device
KR100803363B1 (ko) * 2006-11-13 2008-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로
KR100834404B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 리프레쉬신호 생성수단을 포함하는 반도체메모리소자와그의 구동방법
KR100849853B1 (ko) * 2007-01-15 2008-08-01 삼성전자주식회사 고전압 발생회로 및 이를 포함하는 반도체 메모리 장치
KR100900785B1 (ko) * 2007-05-14 2009-06-02 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기 및 발생방법
US8072256B2 (en) * 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
JP2010136573A (ja) * 2008-12-08 2010-06-17 Elpida Memory Inc 昇圧電圧発生回路、負電圧発生回路および降圧電圧発生回路
US9225240B2 (en) * 2009-11-13 2015-12-29 Macronix International Co., Ltd. Charge pump utilizing external clock signal
KR101094917B1 (ko) * 2009-11-30 2011-12-15 주식회사 하이닉스반도체 전원 회로 및 이를 이용한 반도체 메모리 회로
KR102031661B1 (ko) * 2012-10-23 2019-10-14 삼성전자주식회사 데이터 저장 장치 및 컨트롤러, 그리고 데이터 저장 장치의 동작 방법
JP5905547B1 (ja) * 2014-09-05 2016-04-20 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US9623667B2 (en) * 2014-09-12 2017-04-18 Funai Electric Co., Ltd. Printhead and fluid interconnection
US10365833B2 (en) 2016-01-22 2019-07-30 Micron Technology, Inc. Apparatuses and methods for encoding and decoding of signal lines for multi-level communication architectures
US10283187B2 (en) 2017-07-19 2019-05-07 Micron Technology, Inc. Apparatuses and methods for providing additional drive to multilevel signals representing data
US10320430B2 (en) * 2017-09-29 2019-06-11 Intel Corporation Transmitter with power supply rejection
US11355173B2 (en) 2019-12-30 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Power supply generator assist

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03254497A (ja) * 1990-03-05 1991-11-13 Mitsubishi Electric Corp マイクロコンピュータ
US5267201A (en) * 1990-04-06 1993-11-30 Mosaid, Inc. High voltage boosted word line supply charge pump regulator for DRAM
JP3037377B2 (ja) * 1990-08-27 2000-04-24 沖電気工業株式会社 半導体記憶装置
JP2781651B2 (ja) * 1990-10-15 1998-07-30 日本電気アイシーマイコンシステム株式会社 Ｉｃメモリ回路
JPH04252489A (ja) * 1991-01-28 1992-09-08 Mitsubishi Electric Corp 半導体記憶装置
US5262998A (en) * 1991-08-14 1993-11-16 Micron Technology, Inc. Dynamic random access memory with operational sleep mode
KR940008147B1 (ko) * 1991-11-25 1994-09-03 삼성전자 주식회사 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
US5329168A (en) * 1991-12-27 1994-07-12 Nec Corporation Semiconductor integrated circuit device equipped with substrate biasing system selectively powered from internal and external power sources
KR960000837B1 (ko) * 1992-12-02 1996-01-13 삼성전자주식회사 반도체 메모리장치

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100514024B1 (ko) * 1996-07-29 2005-12-28 주식회사 하이닉스반도체 반도체기판용전하펌프
KR100481824B1 (ko) * 1997-05-07 2005-07-08 삼성전자주식회사 리플레쉬용발진회로를갖는반도체메모리장치
KR100475036B1 (ko) * 1998-06-26 2005-05-27 삼성전자주식회사 반도체 장치를 위한 전원 전압 발생장치 및 그 방법
KR100465248B1 (ko) * 2000-08-14 2005-01-13 미쓰비시 덴끼 엔지니어링 가부시키가이샤 기판 바이어스 전압 발생 회로
KR100451991B1 (ko) * 2002-07-12 2004-10-08 주식회사 하이닉스반도체 내부 전원전압 발생 회로
KR100436128B1 (ko) * 2002-07-16 2004-06-14 주식회사 하이닉스반도체 전압 발생기 제어 장치
KR100520138B1 (ko) * 2002-11-28 2005-10-10 주식회사 하이닉스반도체 펌핑전압 발생장치
US7859347B2 (en) 2004-12-30 2010-12-28 Hynix Semiconductor Inc. Self refresh oscillator and oscillation signal generation method of the same
US7449965B2 (en) 2004-12-30 2008-11-11 Hynix Semiconductor Inc. Self refresh oscillator and oscillation signal generation method of the same
US7477097B2 (en) 2005-09-29 2009-01-13 Hynix Semiconductor Inc. Internal voltage generating circuit
KR100787940B1 (ko) * 2006-07-07 2007-12-24 삼성전자주식회사 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치
KR100905711B1 (ko) * 2006-09-29 2009-07-01 삼성전자주식회사 레귤레이터 및 레귤레이팅 방법
KR100813549B1 (ko) * 2006-11-13 2008-03-17 주식회사 하이닉스반도체 내부 전압 생성 회로
KR100893578B1 (ko) * 2007-11-05 2009-04-17 주식회사 하이닉스반도체 내부전압 생성장치
KR100927402B1 (ko) * 2007-11-05 2009-11-19 주식회사 하이닉스반도체 반도체 메모리 소자
US7751257B2 (en) 2007-11-05 2010-07-06 Hynix Semiconductor Inc. Semiconductor memory device

Also Published As

Publication number Publication date
US5889719A (en) 1999-03-30
US5446697A (en) 1995-08-29
US5610869A (en) 1997-03-11
KR960000837B1 (ko) 1996-01-13

Similar Documents

Publication Publication Date Title
KR940016235A (ko) 반도체 메모리장치
KR100390154B1 (ko) 반도체 메모리장치의 차지 펌프회로
US5694308A (en) Method and apparatus for regulated low voltage charge pump
KR940010513A (ko) 승압 신호를 클램프하는 회로및 방법
CN1538453B (zh) 升压电源电路
US20120001551A1 (en) Semiconductor apparatus and method of controlling operation thereof
CN106160462B (zh) 一种驱动能力稳定的电荷泵系统
US11374579B2 (en) Charge pump with load driven clock frequency management
US6828848B2 (en) Integrated circuit device capable of optimizing operating performance according to consumed power
CN109286313B (zh) 倍压电路的控制方法及装置、存储介质
KR940003017A (ko) 반도체 집적 회로
US7843255B2 (en) Charge pump regulator and circuit structure
KR20080100539A (ko) 반도체 소자의 내부전압 발생기 및 발생방법
US8139424B2 (en) Semiconductor apparatus
KR100264206B1 (ko) 내부전압 발생장치
CN205811849U (zh) 驱动能力稳定的电荷泵系统
KR100526344B1 (ko) 승압 전압 제어장치 및 방법
US7102423B2 (en) Voltage boosting circuit and method of generating boosting voltage, capable of alleviating effects of high voltage stress
CN109245523A (zh) 电荷泵及存储设备
KR100721899B1 (ko) 승압 전압 발생회로 및 승압 전압 발생방법
KR20120078857A (ko) 전압 생성 방법 및 장치
KR960019299A (ko) 승압 전위 발생 기능을 갖는 반도체 기억장치
KR20170104787A (ko) 차지 펌프 회로 및 이를 포함하는 내부 전압 생성 회로
KR20080079496A (ko) 반도체 메모리 장치
KR100475896B1 (ko) 고전압레귤레이션회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110103

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee