KR100905711B1 - 레귤레이터 및 레귤레이팅 방법 - Google Patents

레귤레이터 및 레귤레이팅 방법 Download PDF

Info

Publication number
KR100905711B1
KR100905711B1 KR1020060096131A KR20060096131A KR100905711B1 KR 100905711 B1 KR100905711 B1 KR 100905711B1 KR 1020060096131 A KR1020060096131 A KR 1020060096131A KR 20060096131 A KR20060096131 A KR 20060096131A KR 100905711 B1 KR100905711 B1 KR 100905711B1
Authority
KR
South Korea
Prior art keywords
voltage
pumping
sensing
unit
input
Prior art date
Application number
KR1020060096131A
Other languages
English (en)
Other versions
KR20080029537A (ko
Inventor
강용훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060096131A priority Critical patent/KR100905711B1/ko
Priority to US11/863,527 priority patent/US7750613B2/en
Publication of KR20080029537A publication Critical patent/KR20080029537A/ko
Application granted granted Critical
Publication of KR100905711B1 publication Critical patent/KR100905711B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Abstract

레귤레이터 및 레귤레이팅 방법이 개시된다. 본 발명의 실시예에 따른 레귤레이터는 감지부, 바이패스부, 및 비교부를 구비한다. 감지부는 입력전압을 감지하여 감지전압을 출력한다. 바이패스부는 상기 입력전압을 바이패스 시켜 상기 감지전압에 커플링 시킨다. 비교부는 상기 커플링 된 감지전압과 기준전압을 비교하여 비교결과를 출력한다. 본 발명의 실시예에 따른 레귤레이터는 입력전압을 바이패스 시켜 감지전압에 커플링 시킴으로써 레귤레이터에 의해 전압이 유지되는 신호의 전압에서 리플을 감소시킬 수 있으며, 이에 따라 레귤레이터에 의해 전압이 유지되는 신호의 전압을 일정하게 유지시킬 수 있는 장점이 있다.

Description

레귤레이터 및 레귤레이팅 방법{Regulator and regulating method}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 차지 펌프 회로의 블록도이다.
도 2는 목표 고전압 주위에서의 펌핑전압을 나타내는 타이밍도이다.
도 3은 본 발명의 실시예에 따른 차지펌프회로의 블록도이다.
도 4a는 클럭의 활성화된 펄스에 응답하여 펌핑동작이 수행될 때, 도 3의 입력전압을 나타낸 다이어그램이다.
도 4b는 클럭의 활성화된 펄스에 응답하여 펌핑동작이 수행될 때, 도 3의 감지전압을 나타낸 다이어그램이다.
도 5는 본 발명의 실시예에 따른 차지펌프회로의 동작을 설명하기 위한 그래프이다.
도 6a는 도 1의 차지펌프회로에서의 제어된 클럭의 다이어그램이다.
도 6b는 도 3의 차지펌프회로에서의 제어된 클럭의 다이어그램이다.
도 7은 본 발명의 다른 실시예에 따른 차지펌프회로의 블록도이다.
본 발명은 반도체 장치에 관한 것으로서, 특히 반도체 집적회로에 사용되는 차지 펌프의 출력전압을 레귤레이팅하는 레귤레이터 및 레귤레이팅 방법에 관한 것이다.
반도체 장치의 동작을 위해서는 다양한 레벨을 갖는 전압들이 사용된다. 특히 전기적으로 소거와 프로그램이 가능한 불휘발성 메모리 장치와 같은 반도체 장치에서는 소거와 프로그램 시 반도체 장치에 제공되는 전원전압보다 높은 고전압이 사용된다. 일반적으로 전원전압보다 높은 고전압은 발생시키기 위해서 차지 펌프 회로가 적용되는 승압전압 발생회로가 이용된다.
승압전압 발생회로는 일정한 레벨의 고전압을 발생시켜야 하기 때문에, 승압전압 발생회로에 적용되는 차지 펌프 회로에는 입력되는 전압의 레벨을 높이기 위한 펌핑부와 차지 펌프의 출력을 일정한 레벨의 고전압으로 유지시키기 위한 레귤레이터가 함께 사용된다.
도 1은 차지 펌프 회로의 블록도이다. 차지 펌프 회로(100)는 레귤레이터(110), 펌핑부(130), 및 클록 제어부(150)를 구비한다.
레귤레이터(110)는 펌핑부(110)에서 출력되는 펌핑전압(VREG)을 감지하여 펌핑전압(VREG)이 목표 고전압으로 일정하게 유지되도록 한다. 즉 레귤레이터(110)는 펌핑전압(VREG)을 감지하여 감지전압(VSENSE)을 발생한 후, 감지전압(VSENSE)이 기준전압(VREF)보다 작은 경우 펌핑부(130)가 동작하도록 하고 감지전압(VSENSE)이 기준전압(VREF)보다 작지 않은 경우 펌핑부(130)가 동작하지 않도록 한다.
클록 제어부(150)는 레귤레이터(110)의 출력에 응답하여 제어된 클럭신호(CLK_CTRL)를 출력한다. 즉 감지전압(VSENSE)이 기준전압(VREF)보다 작은 경우 클록 제어부(150)는 클록신호(CLK)가 펌핑부(130)로 입력되도록 하고, 감지전압(VSENSE)이 기준전압(VREF)보다 작지 않은 경우 클록신호(CLK)가 펌핑부(130)로 입력되지 않도록 한다. 따라서 제어된 클록신호(CLK_CTRL)는 감지전압(VSENSE)에 따라 클록신호(CLK)를 온/오프 시킨 신호이다.
펌핑부(130)는 클록 제어부(150)로부터 출력되는 제어된 클록신호(CLK_CTRL)에 응답하여 펌핑전압(VREG)을 출력한다. 펌핑부(130)는 펌핑동작을 수행하여 전원전압(VDD)보다 높은 전압을 출력하는데, 출력되는 펌핑전압(VREG)에 따라 펌핑동작을 수행하거나 또는 중단하는 방법으로 목표 고전압을 갖는 펌핑전압(VREG)이 출력되도록 한다.
즉 펌핑전압(VREG)이 목표 고전압보다 작은 경우 감지전압(VSENSE)이 기준전압(VREF)보다 작게 되므로 온 된 클록신호에 응답하여 펌핑동작이 계속해서 수행된다. 반면, 펌핑전압(VREG)이 목표 고전압보다 작지 않은 경우 감지전압(VSENSE)이 기준전압(VREF)보다 작지 않게 되므로 오프 된 클록신호에 응답하여 펌핑동작은 중단된다.
상술한 바와 같이, 레귤레이터(110)는 펌핑전압(VREG)을 감지하여 감지전압(VSENSE)을 발생하고 감지전압(VSENSE)과 기준전압(VREF)을 비교하여 펌핑부(130)가 동작하도록 할 것인지 여부를 결정한다. 따라서 레귤레이터(110)가 펌핑전압(VREG)를 감지하여 기준전압(VREF)과 비교하는 시점과 펌핑부(130)가 펌핑동작 을 중단하는 시점 사이에 지연이 존재하게 된다. 이러한 지연은 레귤레이터(110) 내부의 RC(resistor-capacitor) 지연이 주 원인이다.
도 1을 참조하면, 펌핑전압(VREG)은 감지부(111)에 의해 감지되어 감지전압(VSENSE)로서 출력된다. 이 때, 감지부(111)는 간단한 전압분배회로로 구현되며, 일반적으로 전압분배회로로 사용되는 저항들(RA, RB) 중 저항(RA)의 저항 값은 저항(RB)의 저항 값보다 훨씬 큰 값을 갖는다. 즉 펌핑전압(VREG)이 감지되어 감지전압(VSENSE)으로서 비교기(113)로 입력되는 경우, 비교기로 입력되는 감지전압(VSENSE)은 큰 저항 값을 갖는 저항(RA)과 내부 커패시턴스에 기인하는 긴 RC 지연을 거치게 된다.
도 2는 목표 고전압 주위에서의 펌핑전압을 나타내는 타이밍도이다. 도 2에 도시된 바와 같이, 목표 고전압(VTARGET) 주위에서 리플이 발생한다. 이는 펌핑부(130)의 높은 펌프용량과 레귤레이터(110) 내부에서의 지연(특히 레귤레이터(110) 내부의 RC 지연)에 기인한다.
좀 더 설명하면, 일반적으로 펌핑부(130)에서 펌핑동작이 시작될 때 펌핑전압(VREG)을 목표 고전압(VTARGET)으로 빠르게 상승시키기 위해서 펌핑부(130)는 높은 펌프용량을 갖는다. 한편 레귤레이터(110) 회로 내부의 RC 지연에 기인하여 펌핑전압(VREG)이 목표 고전압에 도달한 이후에도 RC 지연 동안 펌핑부(130)는 높은 펌프용량으로 계속해서 펌핑동작을 수행한다. 따라서 RC 지연 동안의 펌프동작에 의해 리플(ripple)이 발생하며, 특히 목표 고전압(VTARGET)을 오버슈트하는 리플이 발생한다.
따라서 펌핑전압에서 발생하는 리플을 감소시키기 위해서 레귤레이터 내부에서의 긴 RC 지연을 거치지 않고 레귤레이팅 동작이 수행하도록 할 필요가 있다.
본 발명이 이루고자하는 기술적 과제는 입력전압을 바이패스 시켜 감지전압에 커플링 시킴으로써 레귤레이터 회로 내부에서의 지연을 감소시킬 수 있는 레귤레이터를 제공하는데 있다.
본 발명이 이루고자하는 기술적 과제는 입력전압을 바이패스 시켜 감지전압에 커플링 시킴으로써 레귤레이터 회로 내부에서의 지연을 감소시킬 수 있는 레귤레이팅 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 레귤레이터는 감지부, 바이패스부, 및 비교부를 구비한다. 감지부는 입력전압을 감지하여 감지전압을 출력한다. 바이패스부는 상기 입력전압을 바이패스 시켜 상기 감지전압에 커플링 시킨다. 비교부는 상기 커플링 된 감지전압과 기준전압을 비교하여 비교결과를 출력한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 레귤레이터는 감지부, 바이패스부, 바이어싱부, 믹싱부, 및 비교부를 구비한다. 감지부는 입력전압을 감지하여 제 1 감지전압을 출력한다. 바이패스부는 상기 입력전압을 바이패스 시킨다. 바이어싱부는 상기 바이패스 된 입력신호를 바이어싱 하여 제 2 감지전압으로서 출력한다. 믹싱부는 상기 제 1 감지전압과 상기 제 2 감지전압을 믹 싱하여 믹싱 된 감지전압을 출력한다. 비교부는 상기 믹싱 된 감지전압과 기준전압을 비교하여 비교결과를 출력한다.
이 때 상기 믹싱부는 커패시터인 것이 바람직하다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 레귤레이터는 입력전압이 입력되는 입력노드, 입력전압이 감지된 감지전압이 출력되는 감지노드, 바이패스부, 및 비교부를 구비한다. 바이패스부는 상기 입력전압을 바이패스 시켜 상기 감지전압에 커플링 시킨다. 비교부는 상기 커플링 된 감지전압과 기준전압을 비교하여 비교결과를 출력한다.
한편, 본 발명의 실시예에서 바이어싱부는 커패시터인 것이 바람직하다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 차지펌프회로는 본 발명의 실시예에 따른 레귤레어터 회로를 포함하며, 클록 제어부 및 펌핑부를 더 구비한다. 클록 제어부는 상기 비교결과에 응답하여 클록신호를 전달하는 방식으로 제어된 클럭신호를 출력한다. 펌핑부는 상기 제어된 클록신호에 응답하여 펌핑동작을 수행함으로써 펌핑전압을 발생한다. 이 때 상기 입력전압은 상기 펌핑전압이다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 레귤레이터팅 방법은 입력전압을 감지하여 감지전압을 출력하는 단계, 상기 입력전압을 바이패스 시켜 상기 감지전압에 커플링 시키는 단계, 및 상기 커플링 된 감지전압과 기준전압을 비교하여 비교결과를 출력하는 단계를 구비한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 레귤 레이팅 방법은 입력전압을 감지하여 제 1 감지전압을 출력하는 단계, 상기 입력전압을 바이패스 시키는 단계, 상기 바이패스 된 입력신호를 바이어싱 하여 제 2 감지전압으로서 출력하는 단계, 상기 제 1 감지전압과 상기 제 2 감지전압을 믹싱하여 믹싱 된 감지전압을 출력하는 단계, 및 상기 믹싱 된 감지전압과 기준전압을 비교하여 비교결과를 출력하는 단계를 구비한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 차지펌핑 방법은 본 발명의 실시예에 따른 레귤레이팅 방법을 구비하며, 상기 비교결과에 응답하여 클록신호를 전달하는 방식으로 제어된 클럭신호를 출력하는 단계, 및 상기 제어된 클록신호에 응답하여 펌핑동작을 수행함으로써 펌핑전압을 발생하는 단계를 더 구비한다. 이 때 상기 입력전압은 상기 펌핑전압이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 실시예에 따른 차지펌프회로의 블록도이다. 일반적인 차지펌프회로와 마찬가지로, 차지펌프회로(300)는 클록 제어부(150), 펌핑부(130)를 구비한다. 그러나 차지펌프회로(300)는 일반적인 레귤레이터와는 다른 구성을 갖는 레귤레이터(310)를 구비한다. 레귤레이터(310)의 구성 및 동작에 대해서는 후술한 다.
클록 제어부(150)와 펌핑부(130)는 일반적인 차지펌프회로에서와 동일하게 동작한다. 즉 클록 제어부(150)는 레귤레이터(310)로부터 출력되는 신호, 즉 펌핑전압(VREG)이 감지된 감지전압(VSENSE)이 소정의 기준전압(VREF)보다 작은지 또는 큰지에 따라 클록신호(CLK)를 펌핑부(130)로 전달하거나 또는 전달하지 않는 방식으로 제어된 클록신호(CLK_CTRL)를 출력한다. 펌핑부(130)는 제어된 클록신호(CLK_CTRL)에 응답하여 펌핑동작을 수행함으로써 펌핑전압(VREG)을 발생한다.
예를 들어, 감지전압(VSENSE)이 기준전압(VREF)보다 작은 경우는 펌핑전압(VREG)이 원하는 목표 고전압보다 작은 경우이다. 이 경우에 펌핑부(130)는 펌핑전압(VREG)이 목표 고전압에 도달하도록 계속해서 펌핑동작을 수행하여야 한다. 따라서 클록 제어부(150)는 레귤레이터(310)의 출력에 응답하여 클록(CLK)을 펌핑부(130)로 전달한다. 한편 펌핑부(130)는 활성화되는 클록의 펄스 마다 펌핑동작을 수행한다. 한편 본 발명의 실시예에 이용되는 펌핑부(130)는 펌핑동작을 수행할 수 있는 종래의 어떤 구성을 이용하여서도 구현될 수 있다.
한편 감지전압(VSENSE)이 기준전압(VREF)보다 큰 경우는 펌핑전압(VREG)이 원하는 목표 고전압보다 큰 경우이다. 이 경우에 펌핑부(130)는 펌핑전압(VREG)이 펌핑동작을 수행할 필요가 없다. 따라서 클록 제어부(150)는 레귤레이터(310)의 출력에 응답하여 클록(CLK)을 펌핑부(130)로 전달하지 않으며, 이에 따라 펌핑부(130)는 펌핑동작을 수행하지 않는다.
이 때, 기준전압(VREF)은 목표 고전압, 레귤레이터 내부 회로의 구성 등에 따라 경험적, 실험적인 방법 등을 이용하여 결정되는 값이다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 실험적, 경험적인 방법 등을 이용하여 기준전압(VREF)을 결정할 수 있을 것이다.
이하에서는 도 3 내지 도 5를 참조하여 레귤레이터(310)의 구성 및 동작에 대해 설명한다.
레귤레이터(310)는 감지부(111), 바이패스부(315), 및 비교부(113)를 구비한다. 감지부(111)는 입력전압(VREG)을 감지하여 감지전압(VSENSE)을 출력한다. 이 때 레귤레이터(310)의 입력전압(VREG)은 펌핑부(130)에서 펌핑된 펌핑전압(VREG)이다. 한편 감지부(111)는 전압분배회로로 구현될 수 있으며, 이 경우 감지부(111)는 제 1 분배저항(RA)과 제 2 분배저항(RB)을 구비한다. 본 발명의 실시예에서 제 1 분배저항(RA)의 저항 값은 제 2 분배저항(RB)의 저항 값보다 상대적으로 훨씬 큰 값을 갖는다. 예를 들어, 목표 고전압이 25 V 일 때 기준전압(VREF)을 1 V 로 설정하고자 하는 경우, 제 1 분배저항은 1.7 ㏁이고 제 2 분배저항은 71 ㏀ 일 수 있다.
바이패스부(315)는 입력전압(VREG)을 바이패스 시켜 감지전압(VSENSE)에 커플링 시킨다. 바이패스부(315)는 입력노드(A)로 입력된 입력신호를 감지노드(B)로 바이패스 시키므로, 전압을 바이패스 시킬 수 있는 어떠한 구성을 이용하여 구현될 수 있을 것이다. 본 발명의 실시예에서는 도 3에 도시된 바와 같이 바이패스부(315)가 커플링 커패시터(CCOUPLE)인 것이 바람직하다. 바이패스부(315)와 관련된 동작에 대해서는 후술한다.
비교부(113)는 커플링 된 감지전압(SENSE)과 기준전압(VREF)을 비교하여 비교결과를 출력한다. 본 발명의 실시예에서 비교부(113)는 종래에 사용되는 임의의 구성을 이용하여 구현될 수 있으며, 도 3 실시예에서 비교부(113)는 감지전압(VSENSE)과 기준전압(VREF)을 차동증폭하여 출력하는 차동증폭기로 구현되었다. 비교부(113)를 구성하는 차동증폭기에서 VDD는 전원전압이고 VB는 임의의 바이어스 전압이다.
한편, 본 발명의 실시예에서 비교결과는 감지전압(VSENSE)이 더 클 경우 제 1 레벨이고 그렇지 않은 경우 제 2 레벨일 수 있다. 이에 따라 클록 제어부(150)는 제 2 레벨의 비교결과에 응답하여 클록(CLK)을 펌핑부(130)로 전달하고, 제 1 레벨의 비교결과에 응답하여 클록(CLK)을 펌핑부(130)로 전달하지 않을 것이다.
도 1에서 설명한 바와 같이 도 1의 레귤레이터(110)에서는, 감지전압(VSENSE)은 큰 저항 값을 갖는 제 1 감지전압(VA)와 내부의 커패시턴스에 의한 긴 RC 지연을 거친다. 따라서 도 1의 레귤레이터(110)에서 입력전압(VREG)의 변화는 긴 RC 지연을 거친 후 감지전압(VSENSE)에 반영되어 결국 펌핑전압(VREG)에 큰 리플을 발생시킨다.
본 발명에서는 입력전압(VREG)의 변화가 긴 RC 지연을 거치지 않고 감지전압(VSENSE)에 반영되도록 하기 위해서, 입력전압(VREG)을 바이패스 시키는 방법을 이용한다. 이를 위해서 본 발명에서는 커플링 커패시터(CCOUPLE)를 이용하여 입력전압(VREG)을 바이패스 시킨다. 즉 도 3을 참조하면 바이패스부(315)는 입력노드(A)로 입력되는 입력전압(VREG)을 바이패스 시켜 감지노드(B)의 감지전압(VSENSE)와 커플링 시킨다. 이렇게 함으로써 감지전압(VREG)은 제 2 감지저항(RB)에 걸리는 전압 값을 가지며, 입력전압(VREG)의 변화는 긴 RC 지연 없이 감지전압(VREG)에 반영된다.
펌핑부(130)의 펌핑동작에 의해 펌핑전압(VREG)이 목표 고전압보다 커지는 경우, 긴 RC 지연 없이 감지전압(VSENSE) 또한 기준전압(VREF) 보다 커지게 되고 클록 제어부(150)는 제 2 레벨의 비교결과에 응답하여 클록(CLK)을 펌핑부(130)로 전달하지 않게 되어, 결국 펌핑부(130)는 펌핑동작을 중단하게 된다. 따라서 도 1의 전하펌프회로(100)에서와 달리 도 3의 전하펌프회로(300)에서는 펌핑전압(VREG)에 나타나는 오버슈트 리플이 현저히 감소하게 된다.
이하 도 4 내지 도 6을 참조하여 본 발명의 실시예에 따른 레귤레이터 회로의 동작에 대해 더욱 상세히 설명한다. 도 4a는 클럭의 활성화된 펄스에 응답하여 펌핑동작이 수행될 때, 도 3의 입력전압을 나타낸 다이어그램이고, 도 4b는 클럭의 활성화된 펄스에 응답하여 펌핑동작이 수행될 때, 도 3의 감지전압을 나타낸 다이어그램이다. 도 4a 및 도 4b는 펌핑부(130)가 펌핑동작을 수행하는 경우의 다이어그램이며, 도 4a 및 도 4b에서 DC 는 펌핑동작에 의해 증가되는 변화량을 나타내기 위해 정한 임의의 DC 레벨이다.
한편 펌핑전압(VREG)의 증가량과 감지전압(VSENSE)의 증가량은 다음의 수학식과 같은 관계를 갖는다.
Figure 112006071713582-pat00001
여기서 ΔVSense는 감지전압(VSENSE)의 증가량이고, ΔVREG는 펌핑전압(VREG)의 증가량이고, CCOUPLE는 바이패스부(315)의 커플링 커패시터의 커패시턴스이고, CTotal은 레귤레이터(310)의 전체 커패시턴스이고, S(Pump Slope)는 펌핑동작에 의해 펌핑전압(VREG)이 증가하는 기울기이고, 그리고 η는 레귤레이터의 구조, RC 지연 등에 따라 결정되는 값이다. 여기서 비례상수 α를 구하는 방법은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 널리 알려져 있으므로, 이에 대한 구체적인 설명은 생략한다.
도 4a 및 도 4b에서는, 펌핑부(130)의 한 주기의 클럭 펄스에 응답하여 0.27 V 만큼 입력전압(VREG)을 증가시키고, 0.27 V 만큼의 입력전압(VREG)의 증가에 따라 감지전압(VSENSE)이 56 ㎷ 만큼 증가하는 것으로 가정한다.
도 4a에 도시된 바와 같이, 펌핑부(130)가 펌핑동작을 수행하는 동안 펌핑전압(VREG)은 클럭의 한 주기 마다 0.27 V 씩 증가할 것이다. 한편 도 4a에 도시된 바와 같이 펌핑동작은 클럭의 한 주기 동안 내내 수행되는 것이 아니라 클럭의 한 주기의 일정 구간동안 수행되며, 이에 따라 일정 구간동안에만 펌핑전압(VREG)이 증가하고 그 이후 다음 클럭 주기에서 펌핑동작이 이루어지기 전까지는 증가된 값을 유지한다.
한편, 펌핑전압(VREG)이 0.27 V 씩 증가할 때 마다 감지전압(VSENSE) 또한 56 ㎷ 씩 증가하게 되는데, 본 발명의 실시예에서는 감지노드(B)로부터 제 2 감지저항(RB)를 거쳐 접지전압까지 전류패스가 형성되어 있고, 제 2 감지저항(RB)이 상대적으로 작은 저항 값을 가지므로 감지노드(B)로부터 접지전압까지의 전류패스의 RC 지연은 짧은 값을 갖는다.
따라서 펌핑전압(VREG)이 0.27 V 증가한 후 일정한 값을 유지하는 동안, 감지노드(B)의 전류는 접지전압까지의 전류패스를 통해 전류가 빠져나가게 되며 이에 따라 감지전압(VSENSE)은 감소하여 결국 펌핑동작이 이루어지기 이전의 DC 값으로 떨어지게 된다. 이러한 감지전압(VSENSE)의 변화는 펌핑동작이 이루어지는 펄스 마다 반복되며, 따라서 감지전압(VSENSE)은 도 4와 같은 모양을 갖는다. 이 때, 감지전압의 DC 레벨은 펌핑전압(VREG)이 증가하는 것에 비례하여 증가할 것이다.
도 5는 본 발명의 실시예에 따른 차지펌프회로의 동작을 설명하기 위한 그래프이다. 차지펌프회로(300)의 동작은 펌핑전압(VREG)의 값이 목표 고전압에 도달하였는지 여부에 따라 3개의 구간으로 나누어 설명될 수 있다.
먼저, 펌핑전압(VREG)이 목표 고전압에 도달하지 않은 경우(구간 Ⅰ), 감지전압(VSENSE) 또한 기준전압(VREF)보다 작을 것이다. 따라서 이 경우 클록 제어부(150)는 제 1 레벨의 비교결과에 응답하여 펌핑부(130)로 클록(CLK)을 전달하고, 펌핑부(130)는 클록의 각 펄스에 응답하여 펌핑동작을 수행하게 되어 펌핑전압(VREG)은 계속해서 증가하게 된다.
또한 펌핑전압(VREG)이 계속해서 증가하므로, 감지전압(VSENSE)의 DC 레벨 또한 계속해서 증가하게 된다. 다만 감지전압(VSENSE)의 DC 레벨이 증가하는 경우 에도, 감지전압(VSENSE)의 포락선(envelop)은 도 5에 도시된 바와 같이 펌핑전압(VREG)이 증가하는 동안 증가하고 펌핑전압이 증가된 전압을 유지하는 동안 감소하는 모양을 갖는다.
다음으로, 펌핑전압(VREG)이 목표 고전압에 근접하는 경우(영역 Ⅱ), 감지전압(VSENSE)은 기준전압(VREF)을 넘어섰다가 기준전압(VREF) 이하로 떨어지는 동작을 반복하게 된다.
한편, 펌핑전압(VREG)이 목표 고전압에 도달하는 경우(영역 Ⅲ), 감지전압(VSENSE)은 기준전압(VREF)을 DC 레벨로 하여 펌핑전압(VREG)이 증가하는 동안 증가하고 펌핑전압이 증가된 전압을 유지하는 동안 감소하는 모양을 갖는다.
한편 영역 Ⅱ와 Ⅲ 모두에서, 감지전압(VSENSE)이 기준전압(VREF)보다 커진 후 감소하여 다시 기준전압(VREF)과 같아지는 경우가 발생하게 된다. 감지전압(VSENSE)이 기준전압(VREF)보다 큰 경우에는 펌핑부(130)가 동작을 중단하여야 하고, 감지전압(VREF)이 기준전압(VREF)보다 작은 경우에는 펌핑부(130)가 다시 동작하여야 한다.
따라서 레귤레이터(310)는 감지전압(VSENSE)이 기준전압보다 큰 경우 제 2 레벨의 비교결과를 출력하여 펌핑부(130)의 동작이 멈추어지도록 한다. 본 발명의 실시예에서는 입력전압(VREG)이 바이패스되어 감지전압(VSENSE)에 커플링 됨으로써 입력전압(VREG)의 변화가 감지전압(VSENSE)에 바로 반영되므로, 펌핑부(130)의 동작은 클럭(CLK)의 하나의 펄스 주기 경과 후 바로 중단될 것이다.
한편 앞서 설명한 바와 같이 감지노드(B)의 전류는 작은 저항 값을 갖는 제 2 감지저항(RB)을 통해 접지전압으로 빠져나가므로(이 경우 RC 지연은 작은 값을 갖는다), 감지전압(VSENSE)은 입력전압(VREG)의 변화를 바로 반영할 수 있다.
도 6a는 도 1의 차지펌프회로에서의 제어된 클럭(CLK_CTRL)의 다이어그램이고, 도 6b는 도 3의 차지펌프회로에서의 제어된 클럭(CLK_CTRL)의 다이어그램이다.
도 1에서 설명한 바와 같이, 레귤레이터(110)에서는 펌핑전압(VREG)이 목표 고전압보다 커지게 된 이후에도 긴 RC 지연 때문에 펌핑전압(VREG)의 변화가 감지전압(VSENSE)에 반영되지 못하게 된다. 결국 긴 RC 지연 동안(T1) 레귤레이터(110)는 제 1 레벨의 비교결과를 출력하며, 이에 따라 클록 제어부(150)는 계속해서 클록(CLK)을 펌핑부(130)로 전달하여 결국 도 6a와 같은 제어된 클럭(CLK)이 발생된다. 또한 RC 지연 동안 펌핑전압(VREG)이 목표 고전압보다 큼에도 불구하고 펌핑부(130)는 계속해서 펌핑동작을 수행하며, 이에 따라 펌핑전압(VREG)에 큰 오버슈트 리플이 발생된다.
반면 본 발명의 실시예에서는 펌핑전압(VREG)을 바이패스하여 감지전압(VSENSE)에 커플링 시킴으로써 펌핑전압(VREG)의 변화가 지연 없이 감지전압(VSENSE)에 반영된다. 이에 따라 레귤레이터(310)는 펌핑전압(VREG)이 목표 고전압보다 커지는 시점을 바로 감지하여 제 2 레벨의 비교결과를 출력하고, 클록 제어부(150)는 클록(CLK)을 펌핑부(130)로 전달하지 않게 되어 결국 도 6b와 같은 제어된 클록(CLK_CTRL)이 발생된다. 따라서 펌핑부(130)는 펌핑동작을 중단하게 되므로 펌핑전압(VREG)에서의 오버슈트 리플이 현저히 감소된다.
도 7은 본 발명의 다른 실시예에 따른 차지펌프회로의 블록도이다. 차지펌프 회로(700)의 레귤레이터(710)가 바이어싱부(717)와 믹싱부(719)를 더 구비하는 점을 제외하고 차지펌프회로(700)의 동작은 차지펌프회로(300)의 동작과 동일하다. 따라서 이하에서는 도 7에 추가된 구성을 중심으로 설명한다.
도 7의 실시예에서는 바이패스 된 입력신호를 바이어싱 함으로써 비교부(113)로 입력되는 신호의 RC 지연을 조절할 수 있으며, 도 3에서의 감지신호와 바이어스된 입력신호를 믹싱함으로써 필요에 따라 펌핑전압(VREG)의 리플이 소정이 이득을 갖도록 리플을 증폭할 수도 있다.
감지부(111)는 입력전압(VREG)를 감지하여 제 1 감지전압(VSENSE)을 출력한다. 바이패스부(315)는 입력전압(VREG)을 바이패스 시킨다. 바이어싱부(717)는 바이패스 된 입력신호를 바이어싱 한다. 바이어싱 된 입력신호는 제 2 감지전압(VSENSE')으로서 출력된다.
본 발명의 실시예에서 바이어싱부(717)는 바이패스 된 입력신호를 바이어싱 할 수 있는 종래의 임의의 구성을 이용하여 구현될 수 있다. 도 7의 실시예에서는 도 7에 도시된 바와 같이 전압분배회로를 이용하여 바이어싱부(717)을 구현하였다. 따라서 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 제 1 바이어스 저항(R1)과 제 2 바이어스 저항(R2)의 저항 값을 조정함으로써 레귤레이터(710)의 RC 지연을 용이하게 제어할 수 있을 것이다.
믹싱부(719) 제 1 감지전압(VSENSE)과 제 2 감지전압(VSENSE')을 믹싱하여 믹싱 된 감지전압(VMIX)을 출력한다. 본 발명의 실시예에서 믹싱부(719)는 복수의 신호를 믹싱할 수 있는 종래의 임의의 구성을 이용하여 구현될 수 있으며, 커플링 커패시터를 이용하여 구현될 수도 있다.
또한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 리플이 이득을 갖도록 제 1 감지전압(VSENSE)과 제 2 감지전압(VSENSE')을 믹싱하는 동안 믹싱 된 감지전압(VMIX)을 증폭할 수도 있을 것이다.
한편 비교부(113)는 믹싱 된 감지전압과 기준전압을 비교하여 제 1 레벨 또는 제 2 레벨의 비교결과를 출력한다. 비교부(113)의 동작 및 비교결과에 따른 클록 제어부(150) 및 펌핑부(130)의 동작은 도 3에서 설명하였으므로, 이에 대한 구체적인 설명은 생략한다.
상술한 바와 같이, 도 7의 실시예에서는 바이패스된 입력신호를 바이어싱함으로써 레귤레이터(710)의 RC 지연을 조정할 수 있으며, 제 1 감지전압(VSENSE)과 제 2 감지전압(VSENSE')을 믹싱하는 동안 이득을 조절함으로써 리플을 증폭할 수도 있다. 즉 도 7의 차지펌프회로는 회로의 여러 가지 팩터를 쉽게 조절할 수 있는 장점이 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명의 실시예에 따른 레귤레이터는 입력전압을 바이패스 시켜 감지전압에 커플링 시킴으로써 레귤레이터에 의해 전압이 유지되는 신호의 전압에서 리플을 감소시킬 수 있으며, 이에 따라 레귤레이터에 의해 전압이 유지되는 신호의 전압을 일정하게 유지시킬 수 있는 장점이 있다.

Claims (14)

  1. 입력전압을 감지하여 감지전압을 출력하는 감지부;
    상기 입력전압을 바이패스 시켜 상기 감지전압에 커플링 시키는 바이패스부; 및
    상기 커플링 된 감지전압과 기준전압을 비교하여 비교결과를 출력하는 비교부를 구비하고,
    상기 바이패스부는 커패시터인 것을 특징으로 하는 레귤레이터.
  2. 삭제
  3. 제 1 항의 레귤레이터를 구비하는 차지펌프회로로서,
    상기 비교결과에 응답하여 클록신호를 전달하는 방식으로 제어된 클럭신호를 출력하는 클록 제어부; 및
    상기 제어된 클록신호에 응답하여 펌핑동작을 수행함으로써 펌핑전압을 발생하는 펌핑부를 더 구비하며,
    상기 입력전압은 상기 펌핑전압인 것을 특징으로 하는 차지펌프회로.
  4. 입력전압을 감지하여 제 1 감지전압을 출력하는 감지부;
    상기 입력전압을 바이패스 시키는 바이패스부;
    상기 바이패스 된 입력신호를 바이어싱 하여 제 2 감지전압으로서 출력하는 바이어싱부;
    상기 제 1 감지전압과 상기 제 2 감지전압을 믹싱하여 믹싱 된 감지전압을 출력하는 믹싱부; 및
    상기 믹싱 된 감지전압과 기준전압을 비교하여 비교결과를 출력하는 비교부를 구비하는 것을 특징으로 하는 레귤레이터.
  5. 제 4 항에 있어서,
    상기 바이패스부는 커패시터인 것을 특징으로 하는 레귤레이터.
  6. 제 4 항에 있어서,
    상기 믹싱부는 커패시터인 것을 특징으로 하는 레귤레이터.
  7. 제 1 항의 레귤레이터를 구비하는 차지펌프회로로서,
    상기 비교결과에 응답하여 클록신호를 전달하는 방식으로 제어된 클럭신호를 출력하는 클록 제어부; 및
    상기 제어된 클록신호에 응답하여 펌핑동작을 수행함으로써 펌핑전압을 발생하는 펌핑부를 더 구비하며,
    상기 입력전압은 상기 펌핑전압인 것을 특징으로 하는 차지펌프회로.
  8. 입력전압이 입력되는 입력노드;
    상기 입력전압이 감지된 감지전압이 출력되는 감지노드;
    상기 입력전압을 바이패스 시켜 상기 감지전압에 커플링 시키는 바이패스부; 및
    상기 커플링 된 감지전압과 기준전압을 비교하여 비교결과를 출력하는 비교부를 구비하고,
    상기 바이패스부는 커패시터인 것을 특징으로 하는 레귤레이터.
  9. 삭제
  10. 제 8 항의 레귤레이터를 구비하는 차지펌프회로로서,
    상기 비교결과에 응답하여 클록신호를 전달하는 방식으로 제어된 클럭신호를 출력하는 클록 제어부; 및
    상기 제어된 클록신호에 응답하여 펌핑동작을 수행함으로써 펌핑전압을 발생하는 펌핑부를 더 구비하며,
    상기 입력전압은 상기 펌핑전압인 것을 특징으로 하는 차지펌프회로.
  11. 입력전압을 감지하여 감지전압을 출력하는 단계;
    커패시터를 이용하여 상기 입력전압을 바이패스 시켜 상기 감지전압에 커플링 시키는 단계; 및
    상기 커플링 된 감지전압과 기준전압을 비교하여 비교결과를 출력하는 단계를 구비하는 것을 특징으로 하는 레귤레이팅 방법.
  12. 제 11 항의 방법을 구비하는 차지펌핑 방법으로서,
    상기 비교결과에 응답하여 클록신호를 전달하는 방식으로 제어된 클럭신호를 출력하는 단계; 및
    상기 제어된 클록신호에 응답하여 펌핑동작을 수행함으로써 펌핑전압을 발생하는 단계를 더 구비하며,
    상기 입력전압은 상기 펌핑전압인 것을 특징으로 하는 차지펌핑 방법.
  13. 입력전압을 감지하여 제 1 감지전압을 출력하는 단계;
    상기 입력전압을 바이패스 시키는 단계;
    상기 바이패스 된 입력신호를 바이어싱 하여 제 2 감지전압으로서 출력하는 단계;
    상기 제 1 감지전압과 상기 제 2 감지전압을 믹싱하여 믹싱 된 감지전압을 출력하는 단계; 및
    상기 믹싱 된 감지전압과 기준전압을 비교하여 비교결과를 출력하는 단계를 구비하는 것을 특징으로 하는 레귤레이팅 방법.
  14. 제 13 항의 방법을 구비하는 차지펌핑 방법으로서,
    상기 비교결과에 응답하여 클록신호를 전달하는 방식으로 제어된 클럭신호를 출력하는 단계; 및
    상기 제어된 클록신호에 응답하여 펌핑동작을 수행함으로써 펌핑전압을 발생하는 단계를 더 구비하며,
    상기 입력전압은 상기 펌핑전압인 것을 특징으로 하는 차지펌핑 방법.
KR1020060096131A 2006-09-29 2006-09-29 레귤레이터 및 레귤레이팅 방법 KR100905711B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060096131A KR100905711B1 (ko) 2006-09-29 2006-09-29 레귤레이터 및 레귤레이팅 방법
US11/863,527 US7750613B2 (en) 2006-09-29 2007-09-28 Regulator and method for regulating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096131A KR100905711B1 (ko) 2006-09-29 2006-09-29 레귤레이터 및 레귤레이팅 방법

Publications (2)

Publication Number Publication Date
KR20080029537A KR20080029537A (ko) 2008-04-03
KR100905711B1 true KR100905711B1 (ko) 2009-07-01

Family

ID=39260480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096131A KR100905711B1 (ko) 2006-09-29 2006-09-29 레귤레이터 및 레귤레이팅 방법

Country Status (2)

Country Link
US (1) US7750613B2 (ko)
KR (1) KR100905711B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940016235A (ko) * 1992-12-02 1994-07-22 김광호 반도체 메모리장치
KR100351249B1 (en) 2000-12-29 2002-09-05 Hynix Semiconductor Inc Pumping circuit for generating high voltage
KR20060070144A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 리플-프리 고전압 발생회로 및 방법, 그리고 이를 구비한반도체 메모리 장치
KR20060092697A (ko) * 2005-02-18 2006-08-23 엘지이노텍 주식회사 입력임피던스가 조정되는 전력증폭모듈

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565812A (en) * 1995-03-23 1996-10-15 Texas Instruments Incorporated Increased sensitivity signal shaper circuit to recover a data stream coming from a digitally modulated channel
JP2000331489A (ja) 1999-05-18 2000-11-30 Hitachi Ltd 半導体装置及びマイクロコンピュータ
US6828851B1 (en) * 2002-10-31 2004-12-07 National Semiconductor Corporation Constant voltage charge-pump circuit with feedback
JP4257196B2 (ja) 2003-12-25 2009-04-22 株式会社東芝 半導体装置および半導体装置の駆動方法
KR100631878B1 (ko) 2004-11-12 2006-10-09 삼성전기주식회사 서로 다른 위상의 클럭신호를 사용한 복수개의 펌핑회로를구비한 차지 펌프

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940016235A (ko) * 1992-12-02 1994-07-22 김광호 반도체 메모리장치
KR100351249B1 (en) 2000-12-29 2002-09-05 Hynix Semiconductor Inc Pumping circuit for generating high voltage
KR20060070144A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 리플-프리 고전압 발생회로 및 방법, 그리고 이를 구비한반도체 메모리 장치
KR20060092697A (ko) * 2005-02-18 2006-08-23 엘지이노텍 주식회사 입력임피던스가 조정되는 전력증폭모듈

Also Published As

Publication number Publication date
US7750613B2 (en) 2010-07-06
US20080079411A1 (en) 2008-04-03
KR20080029537A (ko) 2008-04-03

Similar Documents

Publication Publication Date Title
US7420856B2 (en) Methods and circuits for generating a high voltage and related semiconductor memory devices
EP1559186B1 (en) Variable charge pump circuit with dynamic load
US7595682B2 (en) Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
US7795761B2 (en) Power converters with switched capacitor buck/boost
KR100299254B1 (ko) 플래시메모리용전압공급기
US20080157730A1 (en) High-voltage generation circuit and method for reducing overshoot of output voltage
US20100148856A1 (en) Regulation of Recovery Rates in Charge Pumps
US7157892B1 (en) Robust ramp controlled enable for voltage regulator
JP3256732B2 (ja) プログラム可能なメモリのためのプログラミング電圧調整回路
US20070229149A1 (en) Voltage regulator having high voltage protection
US6734655B1 (en) Regulator design for inductive booster pump using pulse width modulation technique
US20070120544A1 (en) Single-pin tracking/soft-start function with timer control
US20070236189A1 (en) Voltage boost circuit and voltage boosting method using voltage boost clock signal with varying frequency
US20080205134A1 (en) Charge pump to supply voltage bands
US8618867B2 (en) Controlled charge pump arrangement and method for controlling a clocked charge pump
US6300820B1 (en) Voltage regulated charge pump
US6545917B2 (en) Circuit for clamping word-line voltage
WO2008036609A2 (en) Implementation of output floating scheme for hv charge pumps
US7449937B2 (en) Power supply circuit
TWI649951B (zh) 快速負載暫態響應的電壓轉換器
TWI395227B (zh) 儲存裝置以及其控制方法
US20100124140A1 (en) Power supply circuit and nand-type flash memory
US10650866B2 (en) Charge pump drive circuit
US9323260B2 (en) Internal voltage generation circuits and semiconductor devices including the same
KR100905711B1 (ko) 레귤레이터 및 레귤레이팅 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080303

Effective date: 20090331

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee