JP3256732B2 - プログラム可能なメモリのためのプログラミング電圧調整回路 - Google Patents
プログラム可能なメモリのためのプログラミング電圧調整回路Info
- Publication number
- JP3256732B2 JP3256732B2 JP50499793A JP50499793A JP3256732B2 JP 3256732 B2 JP3256732 B2 JP 3256732B2 JP 50499793 A JP50499793 A JP 50499793A JP 50499793 A JP50499793 A JP 50499793A JP 3256732 B2 JP3256732 B2 JP 3256732B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- signal
- charge pump
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
- Read Only Memory (AREA)
Description
【発明の詳細な説明】 本発明は、一般に、電気的に消去可能かどうかによっ
て「EEPROMメモリ」または「EPPOMメモリ」として知ら
れ、あるいは、ブロック単位で消去可能な場合には「フ
ラッシュEPROM」として知られている集積回路の形の電
気的にプログラム可能なメモリに関するものである。
て「EEPROMメモリ」または「EPPOMメモリ」として知ら
れ、あるいは、ブロック単位で消去可能な場合には「フ
ラッシュEPROM」として知られている集積回路の形の電
気的にプログラム可能なメモリに関するものである。
これらのメモリをプログラムするために、通常、「プ
ログラミング電圧」Vppとして知られている電圧が、集
積回路内で使用できることが必要である。このプログラ
ミング電圧は、集積回路の通常の電源電圧Vccよりかな
り高い。例えば、Vccは通常5Vであり、Vppは15Vまたは
それ以上である。
ログラミング電圧」Vppとして知られている電圧が、集
積回路内で使用できることが必要である。このプログラ
ミング電圧は、集積回路の通常の電源電圧Vccよりかな
り高い。例えば、Vccは通常5Vであり、Vppは15Vまたは
それ以上である。
あるメモリでは、プログラミング電圧Vppは外部電源
によって与えられる。しかしながら、これは、集積回路
のために特別に追加電源端子を必要とする。追加電源端
子は、集積回路のコストを高くするので、それらを避け
ることが好ましい。ある用途では、いずれにせよ、端子
の数は規定されており（例えば、６または８個の端子を
備えるICカード）、もう１つの端子を加えることは論外
である。他の用途では、外部給電端子は存在さえしない
ことがある（例えば、動作電力が電磁気手段によって供
給されるコンタクトのないICカード）。
によって与えられる。しかしながら、これは、集積回路
のために特別に追加電源端子を必要とする。追加電源端
子は、集積回路のコストを高くするので、それらを避け
ることが好ましい。ある用途では、いずれにせよ、端子
の数は規定されており（例えば、６または８個の端子を
備えるICカード）、もう１つの端子を加えることは論外
である。他の用途では、外部給電端子は存在さえしない
ことがある（例えば、動作電力が電磁気手段によって供
給されるコンタクトのないICカード）。
このために、まさしく集積回路の内部において、プロ
グラミング電圧Vppが通常の電源電圧Vccから生成される
集積回路が提案されている。このため、使用される集積
回路は、Vccを受け、Vccより高い電圧Vppを設定する、
従来からチャージポンプまたは昇圧器と呼ばれる回路で
ある。
グラミング電圧Vppが通常の電源電圧Vccから生成される
集積回路が提案されている。このため、使用される集積
回路は、Vccを受け、Vccより高い電圧Vppを設定する、
従来からチャージポンプまたは昇圧器と呼ばれる回路で
ある。
昇圧回路は標準的なものである。基本的な昇圧段は、
単に、スイッチ、２つのコンデンサ及びスイッチを作動
させるための２相クロックを使用する。第１の段階で
は、第１のコンデンサは5Vに充電され、次に、第２のコ
ンデンサに放電される。そして、このサイクルが再び始
まる。すなわち、第１のコンデンサを5Vに充電する第１
の段階と、それを第２のコンデンサに放電する第２の段
階（この時は、第２のコンデンサは既に部分的に充電さ
れている）が再度開始する。かくして、第２のコンデン
サの端子間電圧は、各クロックのたびに大きくなる。２
相クロックが数回になるうちに、第２のコンデンサ内で
Vccの２倍の電圧に達する。２つの昇圧段を設ければ、
電圧Vccは、数回のクロックのうちに４倍される。
単に、スイッチ、２つのコンデンサ及びスイッチを作動
させるための２相クロックを使用する。第１の段階で
は、第１のコンデンサは5Vに充電され、次に、第２のコ
ンデンサに放電される。そして、このサイクルが再び始
まる。すなわち、第１のコンデンサを5Vに充電する第１
の段階と、それを第２のコンデンサに放電する第２の段
階（この時は、第２のコンデンサは既に部分的に充電さ
れている）が再度開始する。かくして、第２のコンデン
サの端子間電圧は、各クロックのたびに大きくなる。２
相クロックが数回になるうちに、第２のコンデンサ内で
Vccの２倍の電圧に達する。２つの昇圧段を設ければ、
電圧Vccは、数回のクロックのうちに４倍される。
コンデンサから得られる、昇圧回路からの出力電圧の
レベルは、調整器によって一定の値に保持される。この
調整器は、ダイオードの形に接続されて、各々がそのソ
ースとそのドレインとの間にその閾値電圧に等しい電圧
を設定する１列のトランジスタによって構成されること
がある。実施する技術によって、閾値電圧は変化し、直
列接続トランジスタの数によって調整器の出力での調整
電圧を決定することができる。
レベルは、調整器によって一定の値に保持される。この
調整器は、ダイオードの形に接続されて、各々がそのソ
ースとそのドレインとの間にその閾値電圧に等しい電圧
を設定する１列のトランジスタによって構成されること
がある。実施する技術によって、閾値電圧は変化し、直
列接続トランジスタの数によって調整器の出力での調整
電圧を決定することができる。
例えば、約1Vの閾値電圧を有するトランジスタを使用
すると、約16Vの調整電圧Vppを設定するためには、16個
のトランジスタが必要である。
すると、約16Vの調整電圧Vppを設定するためには、16個
のトランジスタが必要である。
現在の回路の大きな欠点は、チャージポンプそれ自体
の電力消費及び調整器の電力消費のため、かなり大きい
レベルの電流を消費することである。一般的には、この
消費を小さくすることが望ましい。また場合によって、
消費を最小限にする方法を見つけることが絶対的に必要
であることがある。例えば、「無接点」型ICカード用の
集積回路の場合である。
の電力消費及び調整器の電力消費のため、かなり大きい
レベルの電流を消費することである。一般的には、この
消費を小さくすることが望ましい。また場合によって、
消費を最小限にする方法を見つけることが絶対的に必要
であることがある。例えば、「無接点」型ICカード用の
集積回路の場合である。
本発明の目的は、従来の回路より消費電力が小さく、
さらに、特に動作の信頼性と回路が占める空間に関し
て、良好な価格／品質比を有するプログラミング電圧Vp
pを生成するための回路を提案することにある。
さらに、特に動作の信頼性と回路が占める空間に関し
て、良好な価格／品質比を有するプログラミング電圧Vp
pを生成するための回路を提案することにある。
より一般的には、本発明の目的は、プログラム可能な
メモリ用であるかどうかに関係なく、調整電圧の生成用
の新規な回路を提供することにある。
メモリ用であるかどうかに関係なく、調整電圧の生成用
の新規な回路を提供することにある。
本発明によると、電圧Vppの生成回路は、チャージポ
ンプと、電圧Vppが所定の閾値より高くなるとチャージ
ポンプを停止させることができる調整回路と、電圧Vpp
が閾値（好ましくは、前の閾値と同じである）より高く
なると調整回路の電流消費を停止させる手段と、電圧Vp
pが調整回路によって与えられた値より下に小さく降下
したことを検出することができ、この降下が予め決定さ
れている値dVを越えるとチャージポンプを再作動させそ
して調整回路の電流消費を再開することができる制御回
路とを備える。
ンプと、電圧Vppが所定の閾値より高くなるとチャージ
ポンプを停止させることができる調整回路と、電圧Vpp
が閾値（好ましくは、前の閾値と同じである）より高く
なると調整回路の電流消費を停止させる手段と、電圧Vp
pが調整回路によって与えられた値より下に小さく降下
したことを検出することができ、この降下が予め決定さ
れている値dVを越えるとチャージポンプを再作動させそ
して調整回路の電流消費を再開することができる制御回
路とを備える。
従来技術では、調整回路（または調整器）は、常時作
動し、常時電流を消費する。本発明では、調整器は、プ
ログラミング電圧の正しい値に達したことを検出すると
すぐに作動を停止する。また、ほとんど電流を消費しな
い制御回路が、得られた電圧の安定性を検査する。電圧
が過度に降下すると、チャージポンプと調整器は共に再
作動される。
動し、常時電流を消費する。本発明では、調整器は、プ
ログラミング電圧の正しい値に達したことを検出すると
すぐに作動を停止する。また、ほとんど電流を消費しな
い制御回路が、得られた電圧の安定性を検査する。電圧
が過度に降下すると、チャージポンプと調整器は共に再
作動される。
制御回路は、上記の調整器と類似した別の調整器に等
価なものではない。その制御回路の機能は、電圧が予め
決定された電圧（例えば15V）に一致していることを確
かめるのでなく、所与の時に（調整器によって）得られ
た電圧が所定の値（dV）（例えば、0.5V）より大きく降
下しないことを確かめることであるので、ほとんど電流
を消費しないように形成される。
価なものではない。その制御回路の機能は、電圧が予め
決定された電圧（例えば15V）に一致していることを確
かめるのでなく、所与の時に（調整器によって）得られ
た電圧が所定の値（dV）（例えば、0.5V）より大きく降
下しないことを確かめることであるので、ほとんど電流
を消費しないように形成される。
調整器は、好ましくは、高い値（各々、約１メグオー
ム）の多数の抵抗器によって形成された抵抗分圧器から
構成される。これらの抵抗器は、各々、互いに分離され
た各Ｎ形ウェルに形成されたＰチャネルトランジスタに
よって形成されており（Ｐ形基板の場合）、これらのト
ランジスタのドレインとゲートは結合されている。各ト
ランジスタのソースは、好ましくは、対応するウェルに
接続されている。
ム）の多数の抵抗器によって形成された抵抗分圧器から
構成される。これらの抵抗器は、各々、互いに分離され
た各Ｎ形ウェルに形成されたＰチャネルトランジスタに
よって形成されており（Ｐ形基板の場合）、これらのト
ランジスタのドレインとゲートは結合されている。各ト
ランジスタのソースは、好ましくは、対応するウェルに
接続されている。
調整器は、また、抵抗分圧器の中間点の電圧レベルを
基準電圧と比較する電圧レベル検出器（または比較器）
を備える。この電圧レベル検出器は、例えば、抵抗器の
１つに接続された入力と、基準電圧レベルを受ける別の
入力とを有することができる。この検出器の出力は、チ
ャージポンプを制御し、その作動を停止させることがで
き、また、好ましくは、抵抗分圧器への電流の供給用ト
ランジスタを制御して、この分割器内の電流の循環を中
断させる。抵抗分圧器及び電流供給トランジスタによっ
て構成される回路は、調整器の電圧Vppを与える端子と
アースとの間に接続される。
基準電圧と比較する電圧レベル検出器（または比較器）
を備える。この電圧レベル検出器は、例えば、抵抗器の
１つに接続された入力と、基準電圧レベルを受ける別の
入力とを有することができる。この検出器の出力は、チ
ャージポンプを制御し、その作動を停止させることがで
き、また、好ましくは、抵抗分圧器への電流の供給用ト
ランジスタを制御して、この分割器内の電流の循環を中
断させる。抵抗分圧器及び電流供給トランジスタによっ
て構成される回路は、調整器の電圧Vppを与える端子と
アースとの間に接続される。
制御回路は、好ましくは、フローティングノードと電
圧Vppを与える調整器の端子との間に接続されたコンデ
ンサを有する。フローティングノードは、値Vprechにプ
リチャージされ、また、比較器の入力に接続される。比
較器の他方の入力は、Vprech−dVを等しい基準電圧を受
ける。電位の差dVは、（直接的または間接的に）電圧Vp
pに許容できる電圧降下の値を決定している。それは、
例えばＶの10分の２、３に等しい。この比較器の出力
は、チャージポンプの再作動化と分圧器の電流供給を制
御するために接続される。
圧Vppを与える調整器の端子との間に接続されたコンデ
ンサを有する。フローティングノードは、値Vprechにプ
リチャージされ、また、比較器の入力に接続される。比
較器の他方の入力は、Vprech−dVを等しい基準電圧を受
ける。電位の差dVは、（直接的または間接的に）電圧Vp
pに許容できる電圧降下の値を決定している。それは、
例えばＶの10分の２、３に等しい。この比較器の出力
は、チャージポンプの再作動化と分圧器の電流供給を制
御するために接続される。
本発明のその他の特徴及び利点は、添付図面を参照し
て行う下記の説明から明らかになろう。
て行う下記の説明から明らかになろう。
第１図は、従来技術の回路のブロック図であり、 第２図は、本発明による回路のブロック図であり、 第３図は、本発明の実施例の詳細な図であり、 第４図は、調整器の詳細な図であり、 第５図は、第３図の回路の信号のタイミング図であ
る。
る。
本発明は、電気的にプログラム可能なメモリのプログ
ラミング電圧の生成に関して説明されるが、本発明は必
ずしもこの用途に限定されるものではない。
ラミング電圧の生成に関して説明されるが、本発明は必
ずしもこの用途に限定されるものではない。
第１図は、プログラミング電圧Vppが集積回路の内部
で生成されなければならない場合のEPROMまたはEEPROM
用プログラミング電圧Vppの生成回路の従来技術による
構成を図示したものである。
で生成されなければならない場合のEPROMまたはEEPROM
用プログラミング電圧Vppの生成回路の従来技術による
構成を図示したものである。
集積回路は、例えば、5Vに等しい電圧Vccが給電され
る。この電圧は、その動作モードのためにチャージポン
プと呼ばれることが多い昇圧回路PMPを作動させるため
に使用される。このチャージポンプPMPは、Vccよりかな
り高い、例えば、15〜20Vの電圧VHTを生成する。
る。この電圧は、その動作モードのためにチャージポン
プと呼ばれることが多い昇圧回路PMPを作動させるため
に使用される。このチャージポンプPMPは、Vccよりかな
り高い、例えば、15〜20Vの電圧VHTを生成する。
電圧VHTは、調整回路REGに印加され、その調整回路RE
Gは、その電圧VHTからプログラミング電圧Vppを出力す
る。電圧Vppは、電圧VHTに等しいことがある。調整回路
REGの主な機能は、電圧Vppを基準値に比較し、Vppが所
定のレベルを越えている時チャージポンプを停止させる
信号を出力し、Vppがこの閾値より下に降下する（場合
によってはヒステリシスを有する）とそのチャージポン
プを再始動させる。
Gは、その電圧VHTからプログラミング電圧Vppを出力す
る。電圧Vppは、電圧VHTに等しいことがある。調整回路
REGの主な機能は、電圧Vppを基準値に比較し、Vppが所
定のレベルを越えている時チャージポンプを停止させる
信号を出力し、Vppがこの閾値より下に降下する（場合
によってはヒステリシスを有する）とそのチャージポン
プを再始動させる。
通常使用される調整回路は、抵抗分圧器ブリッジであ
り、電流を消費する。
り、電流を消費する。
本発明による回路の全体的な概略図を第２図に図示し
た。この回路にもまた、上記と同じ役割を果たし、従来
技術と同様に構成されるチャージポンプすなわち昇圧回
路PMPが存在する。
た。この回路にもまた、上記と同じ役割を果たし、従来
技術と同様に構成されるチャージポンプすなわち昇圧回
路PMPが存在する。
チャージポンプは、そのチャージポンプの出力コンデ
ンサで得られる電圧VHTを出力するが、それは同様に、
電圧調整回路REGに印加される。この電圧調整回路は、
所望の電圧Vpp（電圧VHTそれ自体であることがある）を
出力する。電圧調整回路は、電圧Vppを基準値と比較
し、電圧Vppがこの基準値を越えている時信号Srを出力
する。この信号Srは、チャージポンプの動作を停止させ
るために使用される。
ンサで得られる電圧VHTを出力するが、それは同様に、
電圧調整回路REGに印加される。この電圧調整回路は、
所望の電圧Vpp（電圧VHTそれ自体であることがある）を
出力する。電圧調整回路は、電圧Vppを基準値と比較
し、電圧Vppがこの基準値を越えている時信号Srを出力
する。この信号Srは、チャージポンプの動作を停止させ
るために使用される。
第１図の調整回路と比較すると、第２図の調整回路は
さらに下記の特徴を備える。すなわち、第２図の調整回
路は、それによってその電流供給を停止することができ
る制御入力を有する。この制御入力は、電流供給を停止
させる信号Ａを受けることがある。もちろん、このよう
にして調整回路の給電が停止された時、この調整回路は
もはやその調整機能を果たすことができなくなる。しか
し、この時、この調整回路は、Vccにおいてであれ、Vpp
においてであれ、全く電流を消費しなくなる。
さらに下記の特徴を備える。すなわち、第２図の調整回
路は、それによってその電流供給を停止することができ
る制御入力を有する。この制御入力は、電流供給を停止
させる信号Ａを受けることがある。もちろん、このよう
にして調整回路の給電が停止された時、この調整回路は
もはやその調整機能を果たすことができなくなる。しか
し、この時、この調整回路は、Vccにおいてであれ、Vpp
においてであれ、全く電流を消費しなくなる。
信号Ａは、信号Srから形成され、電圧Vppがその基準
値に達した時出力される。また、チャージポンプを停止
させるために使用されるのもこの信号である。
値に達した時出力される。また、チャージポンプを停止
させるために使用されるのもこの信号である。
プログラミング電圧Vpp生成回路はさらに、下記の機
能を有する制御回路CTRLを備えている。すなわち、制御
回路CTRLは、電圧Vppを受け、チャージポンプの作動が
信号Ａによって停止される時の電圧Vppの初期値より電
圧Vppが量dVより大きく降下するとすぐに信号Scを出力
する。
能を有する制御回路CTRLを備えている。すなわち、制御
回路CTRLは、電圧Vppを受け、チャージポンプの作動が
信号Ａによって停止される時の電圧Vppの初期値より電
圧Vppが量dVより大きく降下するとすぐに信号Scを出力
する。
従って、この制御回路は、電圧Vppを絶対基準閾値に
比較しないが、所与の時に電圧Vppの初期値Vpp0から開
始し、値dVの降下を検出して、VppがVpp−dVより下に降
下すると信号を出力する。好ましくは、Vpp0は、まさし
く、調整回路がチャージポンプを停止させるように信号
Srを出力するときにVppが到達していた基準電圧であ
る。
比較しないが、所与の時に電圧Vppの初期値Vpp0から開
始し、値dVの降下を検出して、VppがVpp−dVより下に降
下すると信号を出力する。好ましくは、Vpp0は、まさし
く、調整回路がチャージポンプを停止させるように信号
Srを出力するときにVppが到達していた基準電圧であ
る。
制御回路から出力される信号Scは、調整回路REGへの
電流供給を回復し、チャージポンプPMPを再始動させる
ために使用される。
電流供給を回復し、チャージポンプPMPを再始動させる
ために使用される。
論理回路CLは、（調整回路REGから来る）信号Srと
（制御回路CTRLから来る）信号Scとを受けて、調整回路
の電流供給とチャージポンプの作動の両方を制御する信
号Ａを出力する。信号Srは、信号Ａの設定を促し、信号
Scは、信号Ａの停止を促す。
（制御回路CTRLから来る）信号Scとを受けて、調整回路
の電流供給とチャージポンプの作動の両方を制御する信
号Ａを出力する。信号Srは、信号Ａの設定を促し、信号
Scは、信号Ａの停止を促す。
言い換えれば、信号Ａは、信号Srに制御されて、Vpp
がその基準値Vpp0に達したことを調整回路が検出すると
すぐに、調整回路の電流給電を停止し、チャージポンプ
を停止させるために現れる。この信号Ａは、制御回路が
VppがVpp−dVより下に降下したことを検出するとすぐ
に、信号Scにより制御されて、消滅し、調整回路の電流
供給を回復し、チャージポンプを再始動させる。
がその基準値Vpp0に達したことを調整回路が検出すると
すぐに、調整回路の電流給電を停止し、チャージポンプ
を停止させるために現れる。この信号Ａは、制御回路が
VppがVpp−dVより下に降下したことを検出するとすぐ
に、信号Scにより制御されて、消滅し、調整回路の電流
供給を回復し、チャージポンプを再始動させる。
従って、調整回路は、電圧Vppがチャージポンプによ
って昇圧しなければならない時だけ電流を消費する。ま
さに調整回路がVppを出力する導体上で全く電流を消費
しないので、この電圧を昇圧させる必要性は小さい。実
際、VppによるメモリセルのプログラミングはVpp上でほ
とんど電流を消費しない。従来技術では、電流を消費
し、Vppを降下させるのは、調整回路である。このため
に、それ自体また大量の電流（Vcc電源上で）を消費す
るチャージポンプを再作動させる必要があることが多
い。
って昇圧しなければならない時だけ電流を消費する。ま
さに調整回路がVppを出力する導体上で全く電流を消費
しないので、この電圧を昇圧させる必要性は小さい。実
際、VppによるメモリセルのプログラミングはVpp上でほ
とんど電流を消費しない。従来技術では、電流を消費
し、Vppを降下させるのは、調整回路である。このため
に、それ自体また大量の電流（Vcc電源上で）を消費す
るチャージポンプを再作動させる必要があることが多
い。
この独創的な構造の主な価値は、従って、制御回路CT
RLがほとんど電流を消費しない時、高まる。下記に、特
に、この観点から適切な実施例を示す。
RLがほとんど電流を消費しない時、高まる。下記に、特
に、この観点から適切な実施例を示す。
第３図は、本発明の好ましい実施例の詳細な図面であ
る。
る。
チャージポンプPMPは、標準的な装置であるので、詳
細には記載していない。このチャージポンプは、発振
器、発振器により位相が交互に制御されるスイッチ、コ
ンデンサ及び場合によってはダイオードを備える。その
動作は、コンデンサを交互に並列に及び直列にスイッチ
ングして、常に同じ方向に、第１のコンデンサから第２
のコンデンサに電荷流が流れるようにすることからな
る。電荷は、徐々に、第２のコンデンサに蓄積される。
チャージポンプを停止または再始動させるために使用さ
れる信号Ａは、単に、発振器の作動を停止または許可す
るにことによって、全く同様に作用する。
細には記載していない。このチャージポンプは、発振
器、発振器により位相が交互に制御されるスイッチ、コ
ンデンサ及び場合によってはダイオードを備える。その
動作は、コンデンサを交互に並列に及び直列にスイッチ
ングして、常に同じ方向に、第１のコンデンサから第２
のコンデンサに電荷流が流れるようにすることからな
る。電荷は、徐々に、第２のコンデンサに蓄積される。
チャージポンプを停止または再始動させるために使用さ
れる信号Ａは、単に、発振器の作動を停止または許可す
るにことによって、全く同様に作用する。
調整回路REGは、好ましくは、電圧Vpp（ここでは、Vp
pはチャージポンプから直接来る電圧VHTである）とアー
スとの間に接続された抵抗分圧器ブリッジDRである。し
かしながら、トランジスタT1によって構成されたスイッ
チが、分圧器とアースとの間に挿入されている。このス
イッチは、オンになると、短絡回路（抵抗分圧器と比較
すると極めて低い抵抗を有する）であるとみなされる。
オフになると、抵抗分圧器内の電流の通過を遮断する。
この時、分圧器はもはや電流を全く消費しなくなり、適
切に作動しなくなる。トランジスタT1のゲートは、第２
図を参照して説明した信号Ａを受ける。
pはチャージポンプから直接来る電圧VHTである）とアー
スとの間に接続された抵抗分圧器ブリッジDRである。し
かしながら、トランジスタT1によって構成されたスイッ
チが、分圧器とアースとの間に挿入されている。このス
イッチは、オンになると、短絡回路（抵抗分圧器と比較
すると極めて低い抵抗を有する）であるとみなされる。
オフになると、抵抗分圧器内の電流の通過を遮断する。
この時、分圧器はもはや電流を全く消費しなくなり、適
切に作動しなくなる。トランジスタT1のゲートは、第２
図を参照して説明した信号Ａを受ける。
調整回路REGは更に、電圧Vppのレベルの検出器として
使用された比較器CMP1を備える。比較器CMP1は、抵抗分
圧器の中間点に接続された１つの入力と基準電圧Vrefに
接続されたもう１つの入力を備える。この比較器は、分
圧器の中間点での電圧が電圧Vrefを越えると信号Srを出
力する機能を有する。その時、これは、分圧器DRの端部
に印加された電圧Vppが基準値Vpp0を越えることに対応
する。抵抗分圧器の中間点の選択によって、１つの基準
値Vrefだけで、基準値Vpp0を選択することができる。集
積回路内では、レベルVpp0を選択するためには接続を変
更すれば十分である。
使用された比較器CMP1を備える。比較器CMP1は、抵抗分
圧器の中間点に接続された１つの入力と基準電圧Vrefに
接続されたもう１つの入力を備える。この比較器は、分
圧器の中間点での電圧が電圧Vrefを越えると信号Srを出
力する機能を有する。その時、これは、分圧器DRの端部
に印加された電圧Vppが基準値Vpp0を越えることに対応
する。抵抗分圧器の中間点の選択によって、１つの基準
値Vrefだけで、基準値Vpp0を選択することができる。集
積回路内では、レベルVpp0を選択するためには接続を変
更すれば十分である。
分圧器ブリッジDRの抵抗器は、好ましくは、調整回路
が作動する時電流の消費を最小にするために極めて高い
値（約１メグオーム程度）を有する。CMOS技術では、抵
抗器の各々は、そのドレインがそのゲートに接続された
個々のＰチャネルトランジスタによって構成されてい
る。各トランジスタは、別々のＮ形ウェル内に配置され
ており（他の抵抗器のウェルとは異なる）、このウェル
はＰ形基板内に形成されている。トランジスタのソース
は、好ましくは、ウェルに接続されており、それによっ
て、トランジスタの閾値電圧に対する基板の電位の変化
の影響を小さくすることができる。
が作動する時電流の消費を最小にするために極めて高い
値（約１メグオーム程度）を有する。CMOS技術では、抵
抗器の各々は、そのドレインがそのゲートに接続された
個々のＰチャネルトランジスタによって構成されてい
る。各トランジスタは、別々のＮ形ウェル内に配置され
ており（他の抵抗器のウェルとは異なる）、このウェル
はＰ形基板内に形成されている。トランジスタのソース
は、好ましくは、ウェルに接続されており、それによっ
て、トランジスタの閾値電圧に対する基板の電位の変化
の影響を小さくすることができる。
これらの抵抗器の値はあまり厳密ではなく、大切なの
は、トランジスタが同じまたは比例したサイズを有する
限り、それらの比が同じであることである。
は、トランジスタが同じまたは比例したサイズを有する
限り、それらの比が同じであることである。
第４図は、抵抗分圧器ブリッジDRの回路の図示したも
のである。電流供給を遮断するために使用されるトラン
ジスタT1は、Ｎチャネルトランジスタである。各ウェル
は、分圧器の各トランジスタの回りの破線の枠によって
示されている。
のである。電流供給を遮断するために使用されるトラン
ジスタT1は、Ｎチャネルトランジスタである。各ウェル
は、分圧器の各トランジスタの回りの破線の枠によって
示されている。
比較器CMP1から来る信号Srは、論理回路CLに入力さ
れ、信号Ａの生成に寄与する。さらに、この信号Srは、
制御回路CTRLに入力され、その結果、この制御回路は、
電圧Vppが所望の値Vpp0に達した時から作動を開始す
る。
れ、信号Ａの生成に寄与する。さらに、この信号Srは、
制御回路CTRLに入力され、その結果、この制御回路は、
電圧Vppが所望の値Vpp0に達した時から作動を開始す
る。
さらに詳しく言えば、信号Srは、制御回路CTRLの一部
を形成する単安定フリップフロップ回路BSに入力され
る。このフリップフロップ回路は、信号Srによるトリガ
に応答して、短いパルスをセットする。この短いパルス
は、フローティングノードＮを一定の電圧Vprechにプリ
チャージする。このために、例えば、フリップフロップ
BSの出力は、フローティングノードＮとプリチャージ電
圧Vprechとの間に接続されたトランジスタT2のゲートに
印加される。ノードＮは、フリップフロップ回路BSから
の短い出力パルスの間のプローティングであることをや
め、電位Vprechになる。パルスの終点に達するとすぐ
に、コンデンサによってまたは極めて高いインピーダン
スのみによって他の回路素子に接続されるので、再度フ
ローティングノード（避けられない漏れは別にして）に
なる。
を形成する単安定フリップフロップ回路BSに入力され
る。このフリップフロップ回路は、信号Srによるトリガ
に応答して、短いパルスをセットする。この短いパルス
は、フローティングノードＮを一定の電圧Vprechにプリ
チャージする。このために、例えば、フリップフロップ
BSの出力は、フローティングノードＮとプリチャージ電
圧Vprechとの間に接続されたトランジスタT2のゲートに
印加される。ノードＮは、フリップフロップ回路BSから
の短い出力パルスの間のプローティングであることをや
め、電位Vprechになる。パルスの終点に達するとすぐ
に、コンデンサによってまたは極めて高いインピーダン
スのみによって他の回路素子に接続されるので、再度フ
ローティングノード（避けられない漏れは別にして）に
なる。
実際、フローティングノードＮは、一方で、コンデン
サＣを介して電圧Vppに、他方で、比較器CMP2の入力
（極めて高い入力インピーダンスを有する）に接続され
ている。比較器の他の入力は、値Vprech−dV（但し、dV
（そのままでまたは場合によっては倍率に応じて）はVp
pにおける電圧の最大許容降下を示す）を有する基準電
圧に接続されている。比較器CMP2の出力は、第２図を参
照して説明した信号Ａの生成に寄与する信号Scを出力す
る。
サＣを介して電圧Vppに、他方で、比較器CMP2の入力
（極めて高い入力インピーダンスを有する）に接続され
ている。比較器の他の入力は、値Vprech−dV（但し、dV
（そのままでまたは場合によっては倍率に応じて）はVp
pにおける電圧の最大許容降下を示す）を有する基準電
圧に接続されている。比較器CMP2の出力は、第２図を参
照して説明した信号Ａの生成に寄与する信号Scを出力す
る。
制御回路は、下記のように作動する。Vppが値Vpp0に
達すると、フリップフロップ回路BSは、フローティング
ノードをプリチャージするためのパルスを出力する。こ
のフローティングノードは、電圧Vprechになる。コンデ
ンサＣの端子の電圧はVpp0−Vprechになる。パルスが終
了すると、コンデンサＣは電圧Vpp0−Vprechでチャージ
されたままである。電圧Vppが、通常のまたは寄生的な
電流消費により、変化または降下すると、フローティン
グゲートはVppの変化に追従する。VppがVpp0−dVより下
になると、フローティングノードの電圧はVprech−dVよ
り下になり、比較器はチャージポンプと調整回路を再作
動させる信号Srを出力する。
達すると、フリップフロップ回路BSは、フローティング
ノードをプリチャージするためのパルスを出力する。こ
のフローティングノードは、電圧Vprechになる。コンデ
ンサＣの端子の電圧はVpp0−Vprechになる。パルスが終
了すると、コンデンサＣは電圧Vpp0−Vprechでチャージ
されたままである。電圧Vppが、通常のまたは寄生的な
電流消費により、変化または降下すると、フローティン
グゲートはVppの変化に追従する。VppがVpp0−dVより下
になると、フローティングノードの電圧はVprech−dVよ
り下になり、比較器はチャージポンプと調整回路を再作
動させる信号Srを出力する。
この説明は、フローティングノードとアースとの間に
比較的高い寄生容量が存在することがあることを考慮し
ていない。この場合、２つの解決法がある。１つは、コ
ンデンサＣの容量を寄生容量より遥かに高いように選択
することであり、もう１つは、（コンデンサＣの容量と
寄生容量との間に比に関係する）倍率による場合以外
は、dVはVppにおける許容できる電圧降下をもはや示し
ていないという事実を考慮して基準電圧を選択すること
である。実際、VppがdVの分降下すると、フローティン
グノードＮは、寄生容量を介してアースに接続されてい
るので、dVの一部しか降下しない。
比較的高い寄生容量が存在することがあることを考慮し
ていない。この場合、２つの解決法がある。１つは、コ
ンデンサＣの容量を寄生容量より遥かに高いように選択
することであり、もう１つは、（コンデンサＣの容量と
寄生容量との間に比に関係する）倍率による場合以外
は、dVはVppにおける許容できる電圧降下をもはや示し
ていないという事実を考慮して基準電圧を選択すること
である。実際、VppがdVの分降下すると、フローティン
グノードＮは、寄生容量を介してアースに接続されてい
るので、dVの一部しか降下しない。
制御回路CTRLは、特に、抵抗分圧器または常時Vppに
接続された他のいずれの抵抗素子を備えていないので、
ほとんど電流を消費しない。
接続された他のいずれの抵抗素子を備えていないので、
ほとんど電流を消費しない。
第５図は、第３図の回路の信号のタイミング図であ
る。この図では、信号Srの生成は、比較器CMP1の出力で
の負の論理遷移（１から０）に対応する。これは、ま
た、トランジスタT1を制御する信号Ａの生成についても
あてはまる。反対に、信号Scの生成は、比較器CMP2の出
力での正の遷移（０から１）に対応する。これは、もち
ろん、１例にすぎない。
る。この図では、信号Srの生成は、比較器CMP1の出力で
の負の論理遷移（１から０）に対応する。これは、ま
た、トランジスタT1を制御する信号Ａの生成についても
あてはまる。反対に、信号Scの生成は、比較器CMP2の出
力での正の遷移（０から１）に対応する。これは、もち
ろん、１例にすぎない。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 16/06 H02M 3/07 H01L 27/00 ＥＰＡＴ（ＱＵＥＳＴＥＬ)
Claims (5)
- 【請求項１】チャージポンプ（PMP）と、電圧Vppが所定
の値を越えると上記チャージポンプを停止させる調整回
路（REG）とを備える調整電圧Vppの生成回路であって、
さらに、電圧Vppが所定の閾値を越えると上記調整回路
の電流消費を停止する手段と、この時から作動される制
御回路（CTRL）とを備え、上記制御回路は、電圧Vppの
所定の値（dV）分の降下を検出し、上記チャージポンプ
を再始動させそして上記調整回路の電流消費を再開させ
る信号（SC）を出力することができ、上記制御回路（CT
RL）は、コンデンサ（Ｃ）を介して上記電圧Vppに接続
されたフローティングノード（Ｎ）と、上記フローティ
ングノードを予め決定された電圧値Vprechにプリチャー
ジする手段（T2）と、上記フローティングノードの電位
が予め決定されたレベルVprech−dVより下のレベルにな
ったことを検出する、上記フローティングノードに接続
された入力を有する比較器（CMP2）とを備え、上記比較
器は、その出力に、上記チャージポンプを再始動させそ
して上記調整回路の電流消費を再開させる信号を出力す
ることを特徴とする回路。 - 【請求項２】上記制御回路（CTRL）はさらに、電圧Vpp
が予め決定された値を越えた時から短いパルスを出力す
る、上記調整回路によって制御された手段（BS）を備
え、この短いパルスは上記プリチャージ手段に印加さ
れ、上記フローティングノードのプリチャージを設定す
ることを特徴とする請求項１に記載の回路。 - 【請求項３】上記調整回路は、抵抗分圧器（DR）と、上
記抵抗分圧器の中間点に接続された入力を有する比較器
（CMP1）と、上記抵抗分圧器の電流供給を遮断するトラ
ンジスタ（T1）とを備え、上記トランジスタのオフへの
切り換えは上記比較器（CMP1）から来る信号（Sr）によ
って制御され、上記トランジスタのオンへの切り換えは
上記制御回路から信号（Sc）によって制御されることを
特徴とする請求項１又は２に記載の回路。 - 【請求項４】上記抵抗分圧器は、各々トランジスタによ
って構成された直列接続抵抗器を備え、上記トランジス
タの各々は、そのゲートがそのドレインに接続されてお
り、各トランジスタの各々は、 他のトランジスタのウェルから分離されたウェルに形成
されていることを特徴とする請求項３に記載の回路。 - 【請求項５】電気的にプログラム可能なメモリを備える
集積回路であって、そのメモリのためのプログラミング
電圧Vppを生成するために上記請求項１〜４のいずれか
１項に記載の回路を備えることを特徴とする集積回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9111008A FR2681180B1 (fr) | 1991-09-05 | 1991-09-05 | Circuit de regulation de tension de programmation, pour memoires programmables. |
| FR91/11008 | 1991-09-05 | ||
| PCT/FR1992/000833 WO1993005513A1 (fr) | 1991-09-05 | 1992-08-31 | Circuit de regulation de tension de programmation, pour memoires programmables |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06510390A JPH06510390A (ja) | 1994-11-17 |
| JP3256732B2 true JP3256732B2 (ja) | 2002-02-12 |
Family
ID=9416676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50499793A Expired - Fee Related JP3256732B2 (ja) | 1991-09-05 | 1992-08-31 | プログラム可能なメモリのためのプログラミング電圧調整回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5444412A (ja) |
| EP (1) | EP0603285B1 (ja) |
| JP (1) | JP3256732B2 (ja) |
| DE (1) | DE69202340T2 (ja) |
| ES (1) | ES2074892T3 (ja) |
| FR (1) | FR2681180B1 (ja) |
| WO (1) | WO1993005513A1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2703501B1 (fr) * | 1993-04-01 | 1995-05-19 | Gemplus Card Int | Circuit intégré pour carte à mémoire et procédé de décomptage d'unités dans une carte à mémoire. |
| FR2703526B1 (fr) * | 1993-04-02 | 1995-05-19 | Gemplus Card Int | Circuit de déclenchement automatique. |
| FR2705810B1 (fr) * | 1993-05-26 | 1995-06-30 | Gemplus Card Int | Puce de carte à puce munie d'un moyen de limitation du nombre d'authentifications. |
| FR2719135B1 (fr) * | 1994-04-21 | 1996-06-28 | Sgs Thomson Microelectronics | Circuit de limitation de tension avec comparateur à hystérésis. |
| US5625305A (en) * | 1994-10-20 | 1997-04-29 | Acer Incorporated | Load detection apparatus |
| EP0756286B1 (en) * | 1995-07-24 | 2000-01-26 | STMicroelectronics S.r.l. | Flash EEPROM with on-chip erase source voltage generator |
| FR2739737B1 (fr) * | 1995-10-09 | 1997-11-21 | Inside Technologies | Perfectionnements aux cartes a memoire |
| FR2739706B1 (fr) * | 1995-10-09 | 1997-11-21 | Inside Technologies | Perfectionnements aux cartes a memoire |
| US5596532A (en) * | 1995-10-18 | 1997-01-21 | Sandisk Corporation | Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range |
| EP0782193A1 (en) * | 1995-12-15 | 1997-07-02 | Lucent Technologies Inc. | Adaptive resistor trimming circuit |
| EP1260989A3 (en) | 1995-12-29 | 2005-11-30 | STMicroelectronics S.r.l. | Method to prevent disturbances during the erasing phase in a non-volatile memory device |
| EP0782149B1 (en) * | 1995-12-29 | 2003-05-28 | STMicroelectronics S.r.l. | Device for generating and regulating a gate voltage in a non-volatile memory |
| US5889721A (en) * | 1997-08-21 | 1999-03-30 | Integrated Silicon Solution, Inc. | Method and apparatus for operating functions relating to memory and/or applications that employ memory in accordance with available power |
| EP0915408B1 (en) * | 1997-11-05 | 2003-02-19 | STMicroelectronics S.r.l. | High voltage regulator and corresponding voltage regulation method |
| JP3829054B2 (ja) * | 1999-12-10 | 2006-10-04 | 株式会社東芝 | 半導体集積回路 |
| KR100332114B1 (ko) * | 1999-12-27 | 2002-04-10 | 박종섭 | 플래쉬 메모리 소자의 바이어스 레벨 생성회로 |
| EP1184962B1 (en) * | 2000-08-22 | 2006-05-17 | STMicroelectronics S.r.l. | High efficiency electronic circuit for generating and regulating a supply voltage |
| US7057866B2 (en) * | 2001-08-14 | 2006-06-06 | International Business Machines Corp. | System and method for disconnecting a portion of an integrated circuit |
| WO2006062645A2 (en) * | 2004-12-08 | 2006-06-15 | Atmel Corporation | Power regulation scheme for a high voltage output in integrated circuit devices |
| FR2878986B1 (fr) * | 2004-12-08 | 2007-04-27 | Atmel Corp | Principe de regulation de puissance d'une sortie a haute tension dans des dispositifs de circuits integres |
| CN100382418C (zh) * | 2005-04-05 | 2008-04-16 | 矽创电子股份有限公司 | 一种可程控调整输出电压的倍增电路 |
| US7199645B2 (en) * | 2005-05-20 | 2007-04-03 | Sitronix Technology Corp. | Circuit of voltage multiplier with programmable output |
| US7200066B2 (en) * | 2005-07-18 | 2007-04-03 | Dialog Semiconductor Manufacturing Ltd. | Accurate power supply system for flash-memory including on-chip supply voltage regulator, reference voltage generation, power-on reset, and supply voltage monitor |
| US8316158B1 (en) | 2007-03-12 | 2012-11-20 | Cypress Semiconductor Corporation | Configuration of programmable device using a DMA controller |
| CN101632984B (zh) * | 2008-07-24 | 2014-09-17 | Ge医疗系统环球技术有限公司 | 电压产生电路及超声波诊断装置 |
| US7964992B2 (en) | 2008-09-15 | 2011-06-21 | Silicon Laboratories Inc. | Circuit device including multiple parameterized power regulators |
| JP6027330B2 (ja) * | 2012-03-30 | 2016-11-16 | ラピスセミコンダクタ株式会社 | 電圧発生回路、半導体メモリ、及び電圧制御方法 |
| US9275691B2 (en) * | 2014-03-21 | 2016-03-01 | Elite Semiconductor Memory Technology Inc. | Programmable voltage generator for nonvolatile memory device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4533846A (en) * | 1979-01-24 | 1985-08-06 | Xicor, Inc. | Integrated circuit high voltage clamping systems |
| JPS60225918A (ja) * | 1984-04-25 | 1985-11-11 | Nec Corp | 直流安定化電源 |
| JPS60225917A (ja) * | 1984-04-25 | 1985-11-11 | Nec Corp | 定電圧発生回路 |
| JPH0618249B2 (ja) * | 1984-10-17 | 1994-03-09 | 富士通株式会社 | 半導体集積回路 |
| JPH0827662B2 (ja) * | 1987-06-12 | 1996-03-21 | 沖電気工業株式会社 | 比較電圧発生回路及びそれを用いた電圧検出回路 |
| JPH02215154A (ja) * | 1989-02-16 | 1990-08-28 | Toshiba Corp | 電圧制御回路 |
| US5175706A (en) * | 1989-12-07 | 1992-12-29 | Sgs-Thomson Microelectronics S.A. | Programming voltage generator circuit for programmable memory |
| US5168174A (en) * | 1991-07-12 | 1992-12-01 | Texas Instruments Incorporated | Negative-voltage charge pump with feedback control |
| US5291446A (en) * | 1992-10-22 | 1994-03-01 | Advanced Micro Devices, Inc. | VPP power supply having a regulator circuit for controlling a regulated positive potential |
-
1991
- 1991-09-05 FR FR9111008A patent/FR2681180B1/fr not_active Expired - Fee Related
-
1992
- 1992-08-31 EP EP92919647A patent/EP0603285B1/fr not_active Expired - Lifetime
- 1992-08-31 US US08/196,160 patent/US5444412A/en not_active Expired - Fee Related
- 1992-08-31 ES ES92919647T patent/ES2074892T3/es not_active Expired - Lifetime
- 1992-08-31 WO PCT/FR1992/000833 patent/WO1993005513A1/fr active IP Right Grant
- 1992-08-31 JP JP50499793A patent/JP3256732B2/ja not_active Expired - Fee Related
- 1992-08-31 DE DE69202340T patent/DE69202340T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2681180A1 (fr) | 1993-03-12 |
| JPH06510390A (ja) | 1994-11-17 |
| FR2681180B1 (fr) | 1996-10-25 |
| WO1993005513A1 (fr) | 1993-03-18 |
| EP0603285A1 (fr) | 1994-06-29 |
| EP0603285B1 (fr) | 1995-05-03 |
| DE69202340D1 (de) | 1995-06-08 |
| US5444412A (en) | 1995-08-22 |
| DE69202340T2 (de) | 1996-01-25 |
| ES2074892T3 (es) | 1995-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3256732B2 (ja) | プログラム可能なメモリのためのプログラミング電圧調整回路 | |
| US5889723A (en) | Standby voltage boosting stage and method for a memory device | |
| JP2638533B2 (ja) | 不揮発性メモリ用電圧ブースタ | |
| US6734718B1 (en) | High voltage ripple reduction | |
| US5812017A (en) | Charge pump voltage multiplier circuit | |
| US6195307B1 (en) | Booster circuit and semiconductor memory device having the same | |
| US6091282A (en) | High voltage generating circuit for a semiconductor memory circuit | |
| EP0271686B1 (en) | On chip multi-level voltage generation system | |
| KR100299254B1 (ko) | 플래시메모리용전압공급기 | |
| US20060186947A1 (en) | Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations | |
| US20100148856A1 (en) | Regulation of Recovery Rates in Charge Pumps | |
| US5365121A (en) | Charge pump with controlled ramp rate | |
| US7449937B2 (en) | Power supply circuit | |
| US6545917B2 (en) | Circuit for clamping word-line voltage | |
| US6160440A (en) | Scaleable charge pump for use with a low voltage power supply | |
| KR100200721B1 (ko) | 반도체 메모리장치의 내부 승압 전압 발생기 | |
| US6002630A (en) | On chip voltage generation for low power integrated circuits | |
| KR0167872B1 (ko) | 반도체장치의 내부전원회로 | |
| JPH088697A (ja) | ヒステリシス比較器を備えた電圧制限回路 | |
| US6028780A (en) | Two-phase clock charge pump with power regulation | |
| EP0786777B1 (en) | Boost regulator | |
| WO2002069481A2 (en) | Power efficient integrated charge pumps using clock gating | |
| US20070146052A1 (en) | Charge pump | |
| US5914867A (en) | Voltage generator-booster for supplying a pulsating voltage having approximately constant voltage levels | |
| JPH1050088A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |