KR100332114B1

KR100332114B1 - 플래쉬 메모리 소자의 바이어스 레벨 생성회로

Info

Publication number: KR100332114B1
Application number: KR1019990062953A
Authority: KR
Inventors: 강한국
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1999-12-27
Filing date: 1999-12-27
Publication date: 2002-04-10
Also published as: KR20010060556A; US6356488B1; JP4375898B2; TW594763B; JP2001216793A

Abstract

본 발명에 따른 플래쉬 메모리 소자의 바이어스 레벨 생성회로는 인에이블 신호를 반전시키는 제 1 인버터, 상기 제 1 인버터의 출력신호에 따라 스위칭되는 제 1 스위칭 소자, 상기 제 1 스위칭 소자를 통해 전달된 전원전압 및 상기 인에이블 신호에 따라 바이어스 레벨을 만들 때 필요한 펌프 아웃전압을 생성하는 챠지 펌프, 상기 프로그램 신호에 따라 셀의 프로그램 및 검증에 적당한 바이어스 레벨로 만들기 위한 상기 펌프 아웃전압의 오실레이션을 방지해 주는 바이어스 스위치 회로 및 상기 프로그램 신호에 따라 특정 전류패스를 설정하여 상기 바이어스 스위치 회로에서 생성된 전압을 상기 셀의 프로그램 및 검증에 적당한 바이어스 레벨로 만들어 주는 레귤레이터를 포함하여 구성된다.

Description

플래쉬 메모리 소자의 바이어스 레벨 생성회로{A circuit for creating bias level in a flash memory device}

본 발명은 셀의 프로그램 및 프로그램 검증에 적당한 각각의 바이어스 레벨을 생성하는 플래쉬 메모리 소자의 바이어스 레벨 생성회로에 관한 것이다.

이하에서, 도 1을 참조하여 종래의 플래쉬 메모리 소자의 바이어스 레벨 생성회로를 설명한다. 상기 바이어스 레벨 생성회로는 인에이블 신호(EN)를 반전시키는 제 1 인버터(I1), 상기 제 1 인버터(I1)의 출력신호에 따라 전원전압을 챠지 펌프(10)에 전달하는 제 1 스위칭 소자(P1), 챠지 펌프(10), 전압 분배 다이오드, 레귤레이션 센스 앰프(20) 및 전류 패스 형성을 위한 스위칭 소자와 저항으로 구성된다.

상기 챠지 펌프(10)는 상기 인에이블 신호(EN) 및 전원전압에 따라 펌프 아웃전압(PUMP_OUT)을 생성한다. 상기 전압 분배 다이오드는 상기 펌프 아웃전압(PUMP_OUT)을 전압강하시키기 위하여 직렬로 연결된 다수의 다이오드로 구성된다. 상기 레귤레이션 센스 앰프(20)는 레귤레이션 인에이블 신호(REG_EN)에 따라 상기 다수의 다이오드에 의해 전압강하된 신호를 센싱하여 전류패스 인에이블 신호를 생성한다. 상기 제 2 스위칭 소자(N1)는 상기 제 1 저항(R1)과 함께, 상기 레귤레이션 센스 앰프(20)의 출력신호에 따라 상기 챠지 펌프(10)의 출력단에 전류패스를 형성시켜 준다.

이하에서는 회로의 동작을 설명하기로 한다.

상기 인에이블 신호(EN)가 하이상태로 인가되면, 제 1 인버터(I1)는 상기 인에이블 신호(EN)를 반전시켜 제 1 스위칭 소자(P1)를 턴온시킨다. 턴온된 상기 제 1 스위칭 소자(P1)는 전원전압을 챠지펌프(10)로 전달한다. 상기 챠지펌프(10)의 출력신호는 다수의 다이오드(D1 내지 D4)에 의해 전압강하되어 레귤레이션 센스 앰프(20)로 인가된다. 레귤레이션 인에이블 신호(REG_EN)에 따라 구동되는 레귤레이션 센스앰프(20)는 상기 전압강하된 챠지펌프(10)의 출력신호를 센싱하여 제 2 스위칭 소자(N1)를 턴온시킨다. 상기 턴온된 제 1 스위칭 소자(N1)에 의해, 상기 챠지 펌프(10)의 펌프 아웃전압(PUMP_OUT)은 제 1 저항(R1)을 통한 전류패스가 형성되어 셀을 프로그램 하거나 프로그램 검증을 하기위한 바이어스 레벨로 콘트롤 된다.

이와 같이, 종래의 챠지 펌프와 레귤레이터의 회로구조에서는 셀의 프로그램 및 프로그램 검증시 필요한 서로 다른 바이어스 레벨을 하나의 챠지 펌프와 하나의 레귤레이터로 만들었다. 이런 구조에서의 레귤레이터는 하나의 전류 패스(디스챠지 패스)를 가지고 있으며 대개의 경우는 높은 바이어스에 전류 패스용 트랜지스터의 사이즈를 맞춘다. 이런 구조로 바이어스 레벨을 생성하기 때문에 낮은 바이어스를 만드는 경우에는 높은 바이어스의 전류 패스용 트랜지스터로 전류를 디스챠지시키다 보면 원하는 레벨로 조정하는데 많은 시간이 걸리고 한번에 많은 전류를 디스챠지 시키다 보니 바이어스 레벨의 오실레이션이 심하게 발생한다. 이러한 오실레이션은 플래쉬 메모리 셀을 프로그램 검증하는데 있어서 오동작이 발생한다.

따라서, 본 발명은 셀 프로그램 동작을 실시하거나 프로그램 검증을 실시할 경우, 해당 동작에 적당한 바이어스 레벨을 만들어 주므로써 오실레이션을 방지할 수 있는 플래쉬 메모리 소자의 바이어스 레벨 생성회로를 제공하는데 그 목적이 있다.

이러한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 소자의 바이어스 레벨 생성회로는 인에이블 신호를 반전시키는 제 1 인버터, 상기 제 1 인버터의 출력신호에 따라 스위칭되는 제 1 스위칭 소자, 상기 제 1 스위칭 소자를 통해 전달된 전원전압 및 상기 인에이블 신호에 따라 바이어스 레벨을 만들 때 필요한 펌프 아웃전압을 생성하는 챠지 펌프, 상기 프로그램 신호에 따라 셀의 프로그램 및 검증에 적당한 바이어스 레벨로 만들기 위한 상기 펌프 아웃전압의 오실레이션을 방지해 주는 바이어스 스위치 회로 및 상기 프로그램 신호에 따라 특정 전류패스를 설정하여 상기 바이어스 스위치 회로에서 생성된 전압을 상기 셀의 프로그램 및 검증에 적당한 바이어스 레벨로 만들어 주는 레귤레이터를 포함하여 구성된 것을 특징으로 한다.

도 1은 종래의 플래쉬 메모리 소자의 바이어스 레벨 생성회로를 설명하기 위한 회로도.

도 2는 본 발명에 따른 플래쉬 메모리 소자의 바이어스 레벨 생성회로를 설명하기 위한 회로도.

도 3은 도 2의 바이어스 스위치 회로를 설명하기 위한 내부 회로도.

도 4는 도 3의 고전압 래치 회로를 설명하기 위한 내부 회로도.

도 5는 도 2의 레귤레이터를 설명하기 위한 내부 회로도.

<도면의 주요 부분에 대한 부호 설명>

10, 30 : 챠지 펌프 20, 52 : 레귤레이션 센스 앰프

40 : 바이어스 스위치 회로 41 : 제 1 고전압 래치 회로

42 : 제 2 고전압 래치 회로 50 : 레귤레이터

51 : 전압 분배부 53 : 전류 패스부

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.

도 2는 본 발명에 따른 플래쉬 메모리 소자의 바이어스 레벨 생성회로의 블록도이다.

플래쉬 메모리 소자의 레귤레이터 회로는 프로그래머블 셀을 이용한 초기 바이어스 지정회로는 인에이블 신호(EN)를 반전시키는 제 1 인버터(I2), 제 1 인버터(I2)에 따라 전원전압을 챠지 펌프(30)로 전달하는 제 1 스위칭 소자(P2), 전원전압 및 인에이블 신호(EN)에 따라 셀을 프로그램 또는 검증하는데 필요한 펌프 아웃전압(PUMP_OUT)을 생성하는 챠지 펌프(30), 바이어스 스위치 회로(40) 및 레귤레이터(50)로 구성된다.

도 3은 바이어스 스위치 회로(40)를 설명하기 위한 내부 회로도이다.

바이어스 스위치 회로(40)는 프로그램 신호(PGM)에 따라 셀의 프로그램 레벨 및 검증레벨에 맞는 바이어스 레벨(Bias Level)을 설정하는 바이어스 레벨 지정 신호(OUTPUT)를 생성한다.

바이어스 스위치 회로(40)는 프로그램 신호(PGM)를 반전시키는 제 2 및 제 3 인버터(I3 및 I4), 제 3 인버터(I4)에 따라 스위칭되는 제 2 스위칭 소자(P3), 제 1 및 제 2 고전압 래치 회로(41 및 42), 프로그램 신호(PGM)에 따라 스위칭되는 제 3 스위칭 소자, 제 2 고전압 래치 회로(42)의 출력단에 연결된 제 1 커패시터로구성된다.

제 1 고전압 래치 회로(41)는 챠지 펌프(30)의 펌프 아웃전압(PUMP_OUT) 및 프로그램 신호(PGM)에 따라 제 1 출력신호(Vout1)를 생성한다.

제 2 고전압 래치 회로(42)는 챠지 펌프(30)의 펌프 아웃전압(PUMP_OUT) 및 제 2 인버터(I3)에 의해 반전된 프로그램 신호(PGM)에 따라 제 2 출력신호(Vout2)를 생성한다.

제 1 및 제 2 출력신호(Vout1 및 Vout2)는 프로그램 신호(PGM)에 따른 제 2 및 제 3 스위칭 소자(P3 및 P4)에 의해 선택적으로 출력단에 전달된다.

도 4는 고전압 래치회로(41 및 42)의 내부 회로도이다.

고전압 래치회로(41 및 42)는 제 1 입력단자(Vin)로 인가되는 입력신호를 반전시키는 제 4 인버터(I5), 제 1 노드(A01) 및 접지전원간에 직렬로 접속되며 제 1 입력단자(Vin)로 인가되는 입력신호에 따라 스위칭되는 제 4 스위칭 소자(N3) 및 전압전원에 의해 항상 온상태인 제 5 스위칭 소자(N2), 제 2 노드(A02) 및 접지전원간에 직렬로 접속되며 제 4 인버터(I5)의 출력신호에 따라 스위칭되는 제 6 스위칭 소자(N5) 및 전압전원에 의해 항상 온상태인 제 7 스위칭 소자(N4), 제 2 입력단자(Vppin) 및 제 1 노드(A01)간에 접속되며 제 2 노드(A02)의 전위에 따라 스위칭되는 제 8 스위칭 소자(P5), 제 2 입력단자(Vppin) 및 제 2 노드(A02)간에 접속되며 제 1 노드(A01)의 전위에 따라 스위칭되는 제 9 스위칭 소자(P6), 제 2 노드(A02)의 전위를 출력신호로 하여 구성된다.

도 5는 레귤레이터(50)의 내부 회로도이다.

레귤레이터(50)는 바이어스 레벨 지정 신호(OUTPUT) 및 프로그램 신호(PGM)에 따라 셀의 프로그램 및 검증에 적절한 바이어스 레벨을 만들기 위해 해당하는 전류 패스를 설정해 준다.

레귤레이터(50)는 전압 분배부(51), 레귤레이션 센스앰프(52), 프로그램 신호(PGM)를 반전시키는 제 5 인버터(I6), 제 1 및 제 2 전송 게이트(T1 및 T2) 및 전류 패스부로 구성된다.

전압 분배부(51)는 바이어스 스위치 회로(40)의 바이어스 레벨 지정 신호(OUTPUT)를 다수의 다이오드(D5 내지 D8)를 이용하여 전압강하시킨다.

레귤레이션 센스앰프(52)는 인에이블 신호(EN)에 따라 전압 분배부(51)에 의해 전압강하된 신호를 센싱하여 제 1 및 제 2 전송게이트에 출력신호를 내보낸다.

제 1 및 제 2 전송 게이트(T1 및 T2)는 프로그램 신호(PGM) 및 제 5 인버터(I6)에 따라 2개중 하나만 턴온되어 레귤레이션 센스앰프(52)의 출력신호를 전류 패스부(53)로 전달한다.

셀의 프로그램 검증을 위한 바이어스 레벨을 생성하기 위해 펌프 아웃전압(PUMP_OUT)을 전압강하시키는 전류패스는 제 1 전송 게이트(T1)에 따라 스위칭하는 제 10 스위칭 소자(N6), 제 10 스위칭 소자(N6)와 접지전압간에 접속되어 바이어스 레벨 지정 신호(OUTPUT)의 전위를 강하시키는 제 1 저항(R2)으로 구성된다. 또한 셀의 프로그램을 위한 바이어스 레벨을 생성하기 위해 펌프아웃전압(PUMP_OUT)을 전압강하 시키는 전류패스는 제 2 전송 게이트(T2)에 따라 스위칭하는 제 11 스위칭 소자(N7), 제 11 스위칭 소자(N7)와 접지전압간에 접속되어 바이어스 레벨 지정 신호(OUTPUT)의 전위를 강하시키는 제 2 저항(R3)으로 구성된다.

이하에서는 본 발명에 따른 플래쉬 메모리 소자의 바이어스 레벨 생성회로가 프로그램 동작시와 프로그램 검증시의 동작을 상세히 설명하기로 한다.

첫 번째로, 프로그램 신호(PGM)가 하이상태로 인가되어 셀의 프로그램을 위한 바이어스 레벨이 생성되는 동작 설명이다.

도 2를 참조하여, 인에이블 신호(EN) 및 프로그램 신호(PGM)가 하이상태로 인가되면 제 1 인버터(I2)에 따른 제 1 스위칭 소자(P2)가 챠지 펌프(30)로 전원전압을 전달한다. 챠지 펌프(30)는 셀을 프로그램 및 프로그램 검증시 요구되는 전압, 펌프 아웃전압(PUMP_OUT)을 생성하여 바이어스 스위치 회로(40)에 인가한다.

도 3을 참조하여, 프로그램 신호(PGM)에 의해 제 1 고전압 래치회로(41)는 제 1 출력신호(Vout1)를 생성한다. 프로그램 신호(PGM)를 반전시킨 제 3 인버터(I4)의 출력신호에 따라, 제 2 스위칭 소자(P3)는 제 1 출력신호(Vout1)를 출력단자(OUTPUT)로 전달한다. 제 2 고전압 래치회로(42)의 출력신호는 프로그램 신호(PGM)에 따라 오프상태인 제 3 스위칭 소자(P4)에 의해 아무런 영향을 주지 않는다.

도 4를 참조하여 제 1 고전압 래치회로(41)의 동작을 설명하기로 한다. 제 1입력단자(Vin)에 하이상태의 프로그램 신호(PGM)가 인가되고, 제 2 입력단자(Vppin)에 펌프 아웃전압(PUMP_OUT)이 인가된다. 프로그램 신호(PGM)에 따라 제 4 스위칭 소자(N3)가 턴온되고, 전원전압에 따라 항상 온상태인 제 5 스위칭 소자에 의해 접지전위가 제 1 노드(A01)에 인가된다. 제 1 노드(A01)의 전위에 의해 제 9 스위칭 소자(P6)가 턴온되어, 제 2 입력단자(Vppin)로 인가된 펌프 아웃전압(PUMP_OUT)이 제 2 노드(A02)로 전달되어 출력단자(Vout)를 통해 출력신호로 나온다.

도 5를 참조하여, 이렇게 생성된 펌프 아웃전압(PUMP_OUT)은 레귤레이터(50)의 전원 분배부(51)에 인가된다. 다수의 전압강하용 다이오드가 직렬로 연결된 전원 분배부(51)는 펌프 아웃전압(PUMP_OUT)을 일정전압 강하시켜, 인에이블 신호(EN)에 따라 구동되는 레귤레이션 센스앰프(52)에 인가한다. 레귤레이션 센스앰프(52)의 출력신호는, 프로그램 신호(PGM) 및 프로그램 신호(PGM)를 반전시킨 제 5 인버터(I6)에 따라 온상태인 제 2 전송 게이트(T2)에 의해 전류 패스부(53)의 제 11 스위칭 소자(N7)의 게이트로 인가된다. 제 11 스위칭 소자(N7)가 턴온되어 제 2 저항(R3)을 통해 접지전압으로 전류패스를 만든다.

이로 인하여, 펌프 아웃전압(PUMP_OUT)은 프로그램 신호(PGM)에 의해 최종적으로 형성된 전류패스에 의해, 플래쉬 메모리 소자에서 셀을 프로그램하기 위한 바이어스 레벨로 콘트롤된다.

두 번째로, 프로그램 신호(PGM)가 로우상태로 인가되어 셀의 프로그램 검증을 위한 바이어스 레벨이 생성되는 동작 설명이다.

도 2를 참조하여, 하이상태의 인에이블 신호(EN) 및 로우상태의 프로그램 신호(PGM)가 인가되면 제 1 인버터(I2)에 따른 제 1 스위칭 소자(P2)가 챠지 펌프(30)로 전원전압을 전달한다. 챠지 펌프(30)는 셀을 프로그램 및 프로그램 검증시 요구되는 전압, 펌프 아웃전압(PUMP_OUT)을 생성하여 바이어스 스위치 회로(40)에 인가한다.

도 3을 참조하여, 프로그램 신호(PGM)에 의해 제 2 고전압 래치회로(42)는 제 2 출력신호(Vout2)를 생성한다. 프로그램 신호(PGM)에 따라, 제 3 스위칭 소자(P4)는 제 2 출력신호(Vout2)를 출력단자(OUTPUT)로 전달한다. 이때 생성된 전압은 셀의 프로그램 검증용 바이어스 레벨로 사용되기 때문에 갑작스러운 과전류를 방지하기 위하여 제 2 고전압 래치회로(42)의 출력단자에 커패시터(C1)를 접속한다. 제 1 고전압 래치회로(41)의 출력신호는 프로그램 신호(PGM)를 반전시킨 제 2 인버터(I4)의 출력신호에 따라 오프상태인 제 2 스위칭 소자(P3)에 의해 아무런 영향을 주지 않는다.

도 4를 참조하여 제 2 고전압 래치회로(42)의 동작을 설명하기로 한다. 제 1 입력단자(Vin)에 프로그램 신호(PGM)를 반전시킨 제 2 인버터(I3)의 하이상태의 출력신호가 인가되고, 제 2 입력단자(Vppin)에 펌프 아웃전압(PUMP_OUT)이 인가된다. 프로그램 신호(PGM)를 반전시킨 제 2 인버터(I3)의 출력신호에 따라 제 4 스위칭 소자(N3)가 턴온되고, 전원전압에 따라 항상 온상태인 제 5 스위칭 소자에 의해 접지전위가 제 1 노드(A01)에 인가된다. 제 1 노드(A01)의 전위에 의해 제 9 스위칭소자(P6)가 턴온되어, 제 2 입력단자(Vppin)로 인가된 펌프 아웃전압(PUMP_OUT)이 제 2 노드(A02)로 전달되어 출력단자(Vout)를 통해 출력신호로 나온다.

도 5를 참조하여, 이렇게 생성된 펌프 아웃전압(PUMP_OUT)은 레귤레이터(50)의 전원 분배부(51)에 인가된다. 다수의 전압강하용 다이오드가 직렬로 연결된 전원 분배부(51)는 펌프 아웃전압(PUMP_OUT)을 일정전압 강하시켜, 인에이블 신호(EN)에 따라 구동되는 레귤레이션 센스앰프(52)에 인가한다. 레귤레이션 센스앰프(52)의 출력신호는, 프로그램 신호(PGM) 및 프로그램 신호(PGM)를 반전시킨 제 5 인버터(I6)에 따라 온상태인 제 1 전송 게이트(T1)에 의해 전류 패스부(53)의 제 10 스위칭 소자(N6)의 게이트로 인가된다. 제 10 스위칭 소자(N6)가 턴온되어 제 1 저항(R2)을 통해 접지전압으로 전류패스를 만든다.

이로 인하여, 펌프 아웃전압(PUMP_OUT)은 프로그램 신호(PGM)에 의해 최종적으로 형성된 전류패스에 의해, 플래쉬 메모리 소자에서 셀의 프로그램검증을 위한 바이어스 레벨로 콘트롤된다. 전류패스를 형성하는 제 10 및 제 11 스위칭 소자(N6 및 N7)는 셀 사이즈를 달리하여 패스되는 전류량을 다르게 하였다. 즉, 제 10 스위칭 소자(N6)는 셀의 프로그램 검증용 바이어스 레벨을 생성하기 위해 전류패스를 연결해주는 셀이다. 제 11 스위칭 소자(N7)는 셀의 프로그램 바이어스 레벨을 생성하기 위해 전류패스를 연결해주는 셀이다. 제 10 스위칭 소자(N6)는 제 11 스위칭 소자(N7)보다 셀사이즈를 크게하여 온저항을 작게한다. 또한 셀 프로그램 검증용 바이어스 레벨을 생성하는 제 2 고전압 래치 회로(42)의 출력단에 제 1 커패시터(C1)를 연결해 준다. 사익 제 1 커패시터(C1)는 갑작스러운 과전류 생성을방지하므로써 워드라인의 오실레이션을 방지하여 준다.

상술한 바와 같이, 본 발명은 셀의 프로그램 및 프로그램 검증 시 사용되는 바이어스 레벨을 달리하여 프로그램 및 프로그램 검증의 스텝에서 워드라인에 안정된 바이어스 레벨을 공급하여 워드 라인 오실레이션으로 인한 디바이스 오동작을 방지할 수 있다.

Claims

인에이블 신호를 반전시키는 제 1 인버터,

상기 제 1 인버터의 출력신호에 따라 스위칭되는 제 1 스위칭 소자,

상기 제 1 스위칭 소자를 통해 전달된 전원전압 및 상기 인에이블 신호에 따라 바이어스 레벨을 만들 때 필요한 펌프 아웃전압을 생성하는 챠지 펌프,

상기 프로그램 신호에 따라 셀의 프로그램 및 검증에 적당한 바이어스 레벨로 만들기 위한 상기 펌프 아웃전압의 오실레이션을 방지해 주는 바이어스 스위치 회로 및

상기 프로그램 신호에 따라 특정 전류패스를 설정하여 상기 바이어스 스위치 회로에서 생성된 전압을 상기 셀의 프로그램 및 검증에 적당한 바이어스 레벨로 만들어 주는 레귤레이터로 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 바이어스 레벨 생성회로.
제 1 항에 있어서,

상기 바이어스 스위치 회로는 상기 프로그램 신호를 반전시키는 제 2 및 제 3 인버터,

상기 펌프 아웃전압 및 상기 프로그램 신호에 따라 셀의 프로그램시 필요한 바이어스 레벨을 만들기 위한 제 1 출력신호를 생성하는 제 1 고전압 래치 회로,

상기 펌프 아웃전압 및 상기 제 2 인버터의 출력신호에 따라 셀의 프로그램 검증시 필요한 바이어스 레벨을 만들기 위한 제 2 출력신호를 생성하는 제 2 고전압 래치 회로,

상기 제 3 인버터의 출력신호에 따라 상기 제 1 출력신호를 출력단자로 전달하는 제 2 스위칭 소자,

상기 제 2 고전압 래치 회로의 출력단 및 접지전압 단자간에 접속되어 상기 제 2 출력신호의 갑작스러운 고전류 발생에 의한 오실레이션을 방지하는 제 1 커패시터, 및

상기 프로그램 신호에 따라 상기 제 2 출력신호를 출력단자로 전달하는 제 3 스위칭 소자로 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 바이어스 레벨 생성회로.
제 2 항에 있어서,

상기 고전압 래치 회로는 제 1 입력단자로 인가되는 입력신호를 반전시키는 제 4 인버터,

제 1 노드 및 접지전원간에 직렬로 접속되며 상기 제 1 입력단자로 인가되는 입력신호에 따라 스위칭되는 제 4 스위칭 소자 및 전원전압에 의해 항상 온상태인 제 5 스위칭 소자,

제 2 노드 및 접지전원간에 직렬로 접속되며 상기 제 4 인버터의 출력신호에따라 스위칭되는 제 6 스위칭 소자 및 전압전원에 의해 항상 온상태인 제 7 스위칭 소자,

제 2 입력단자 및 상기 제 1 노드간에 접속되며 상기 제 2 노드의 전위에 따라 스위칭 되는 제 8 스위칭 소자,

제 2 입력단자 및 상기 제 2 노드간에 접속되며 상기 제 1 노드의 전위에 상기 제 2 입력단자의 신호를 출력단으로 전달하는 제 9 스위칭 소자로 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 바이어스 레벨 생성회로.
제 1 항에 있어서,

상기 레귤레이터는 상기 프로그램 신호를 반전시키는 제 5 인버터

상기 바이어스 스위치 회로의 출력신호를 직렬로 연결된 다수의 다이오드로 전압분배하는 전압 분배부,

상기 인에이블 신호(EN)에 따라 상기 전압 분배부에 의해 전압강하된 신호를 센싱하는 레귤레이션 센스앰프,

상기 바이어스 스위치 회로의 출력신호를 셀의 프로그램용 바이어스 레벨 및 프로그램 검증용 바이어스 레벨중 어느 하나의 레벨을 만들기 위해 다수의 전류패스를 형성하는 전류 패스부 및

상기 프로그램 신호 및 상기 제 5 인버터에 따라 상기 레귤레이션 센스앰프의 출력신호를 프로그램용 및 프로그램 검증용중 어느 하나를 선택하여 상기 전류패스부로 전달하는 제 1 및 제 2 전송 게이트(T1 및 T2)로 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 바이어스 레벨 생성회로.
제 4 항에 있어서,

상기 전류 패스부는 상기 제 1 전송 게이트에 따라 스위칭 되는 제 10 스위칭 소자,

상기 제 10 스위치 소자 및 접지전압 단자간에 접속되는 제 1 저항,

상기 제 2 전송 게이트에 따라 스위칭 되는 제 11 스위칭 소자,

상기 제 11 스위치 소자 및 접지전압 단자간에 접속되는 제 2 저항으로 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 바이어스 레벨 생성회로.
제 5 항에 있어서,

상기 제 10 스위칭 소자는 상기 제 11 스위칭 소자보다 셀의 사이즈를 크게하여 서로 셀의 사이즈를 다르게 하는 것을 특징을 하는 플래쉬 메모리 소자의 바이어스 레벨 생성회로.