KR100660638B1 - 고전압 발생 회로 및 이를 구비하는 반도체 장치 - Google Patents

고전압 발생 회로 및 이를 구비하는 반도체 장치 Download PDF

Info

Publication number
KR100660638B1
KR100660638B1 KR1020050101338A KR20050101338A KR100660638B1 KR 100660638 B1 KR100660638 B1 KR 100660638B1 KR 1020050101338 A KR1020050101338 A KR 1020050101338A KR 20050101338 A KR20050101338 A KR 20050101338A KR 100660638 B1 KR100660638 B1 KR 100660638B1
Authority
KR
South Korea
Prior art keywords
pump
voltage
output node
unit
signal
Prior art date
Application number
KR1020050101338A
Other languages
English (en)
Inventor
곽판석
변대석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050101338A priority Critical patent/KR100660638B1/ko
Priority to US11/549,411 priority patent/US7439792B2/en
Application granted granted Critical
Publication of KR100660638B1 publication Critical patent/KR100660638B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

고전압 발생 회로 및 이를 구비하는 반도체 장치가 개시된다. 본 발명의 고전압 발생 회로는, 비교부, 로직부, 전하 펌프부 및 스위칭부를 구비한다. 비교부는, 최종 출력 노드와 전기적으로 연결되어, 최종 출력 노드의 전압 혹은 상기 최종 출력 노드의 전압을 분배한 전압을 소정의 기준 전압과 비교하여 비교 신호를 발생한다. 로직부는, 펌프 인에이블 신호 및 상기 비교 신호에 응답하여, 소정의 주기를 가지는 펌프 클럭 신호를 발생한다. 전하 펌프부는 다수의 커패시터를 구비하고 펌프 클럭 신호에 응답하여 다수의 커패시터에 전하를 펌핑하여, 펌프 출력 노드를 통하여 펌프 출력 전압을 발생한다. 스위칭부는 펌프 인에이블 신호에 응답하여, 펌프 출력 노드를 최종 출력 노드와 선택적으로 연결한다. 본 발명에 의하면, 전하 펌프 회로 내의 커패시터들에 충전된 전하를 활용하여, 전하 펌프 회로가 인에이블될때마다 보다 빨리 고전압을 출력할 수 있다.

Description

고전압 발생 회로 및 이를 구비하는 반도체 장치{High voltage generation circuit and semiconductor device including the same}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 따른 고전압 발생 회로를 나타내는 블록도이다.
도 2는 도 1에 도시된 펌프 클럭 발생부의 일 구현예를 도시하는 회로도이다.
도 3은 도 1에 도시된 전하 펌프부의 일 구현예를 도시하는 회로도이다.
도 4는 본 발명의 다른 일 실시예에 따른 고전압 발생 회로를 나타내는 블록도이다.
도 5는 본 발명의 또 다른 일 실시예에 따른 고전압 발생 회로를 나타내는 블록도이다.
도 6은 본 발명의 실시예에 따른 고전압 발생 회로에서 스위칭부가 없는 경우를 도시한 블록도이다.
도 7은 전하 펌프부내의 각 커패시터 노드들의 전압 레벨을 도시한 그래프이다.
도 8은 펌프 출력 전압의 목표 레벨 도달시간을 개념적으로 비교한 그래프이다.
본 발명은 반도체 집적 회로에 관한 것으로, 특히, 전하 펌핑 방식을 사용하여 고전압을 발생하는 고전압 발생 회로에 관한 것이다.
반도체 장치는 일반적으로, 외부에서 공급되는 전원 전압 레벨보다 더 높은 전압을 필요로 한다. 예를 들어, 플래시 메모리 장치의 경우에는, 메모리셀을 프로그램하거나 소거(이레이즈)하기 위하여 고전압을 필요로 한다. 이와 같이, 외부에서 인가되는 전압보다 높은 전압을 내부적으로 발생하는 회로를 고전압 발생 회로 혹은 승압 회로라 한다.
고전압을 발생하는 회로로서, 전하 펌프 회로가 많이 사용된다. 전하 펌프 회로란, 하나 이상의 커패시터를 구비하고 각 커패시터에 전하를 펌핑하여 고전압을 발생하는 회로이다. 통상의 전하 펌프 회로는, 출력 전압이 소정의 목표 전압에 도달하면 디스에이블된다. 이 때, 전하 펌프 회로의 출력 전압은 전원 전압으로 리셋된다. 디스에이블 상태에서 전하 펌프 회로의 출력 전압이 전원 전압 레벨로 강제적으로 낮아지게 되면, 전하 펌프 회로 내부의 커패시터에 저장되어 있던 전하가 소실된다. 따라서, 전하 펌프 회로가 다시 인에이블될 때에는, 출력전압이 소정의 목표 전압 레벨이 되기까지 시간이 오래 걸리고 전력 소모도 많아진다. 따라서, 전 하 펌프 회로가 디스에이블된 경우에도, 내부 커패시터에 저장된 전하의 손실을 적게 함으로써, 전하 펌프 회로가 다시 인에이블 될 때, 보다 빨리 목표 전압을 출력할 수 있도록 하는 방안이 요구된다.
따라서, 본 발명의 목적은 전하 펌프 회로가 인에이블될 때마다 적은 전력 소모로 빠르게 목표 전압을 출력할 수 있는 고전압 발생 회로 및 이를 구비하는 반도체 장치를 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 일 측면에 따른 고전압 발생 회로는, 비교부, 로직부, 전하 펌프부 및 스위칭부를 구비한다. 비교부는, 최종 출력 노드와 전기적으로 연결되어, 상기 최종 출력 노드의 전압 혹은 상기 최종 출력 노드의 전압을 분배한 전압을 소정의 기준 전압과 비교하여 비교 신호를 발생한다. 로직부는, 펌프 인에이블 신호 및 상기 비교 신호에 응답하여, 소정의 주기를 가지는 펌프 클럭 신호를 발생한다. 전하 펌프부는 다수의 커패시터를 구비하고 상기 펌프 클럭 신호에 응답하여 상기 다수의 커패시터에 전하를 펌핑하여, 펌프 출력 노드를 통하여 펌프 출력 전압을 발생한다. 스위칭부는 상기 펌프 인에이블 신호에 응답하여, 상기 펌프 출력 노드를 상기 최종 출력 노드와 선택적으로 연결한다.
바람직하기로는, 상기 고전압 발생 회로는, 상기 펌프 인에이블 신호가 비활성화된 경우, 상기 최종 출력 노드의 전압을 상기 전원 전압 레벨로 바이어스시키 는 디스에이블 경로부를 더 구비한다.
상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 다른 일 측면에 따른 고전압 발생 회로는, 펌프 클럭 발생부, 전하 펌프부 및 스위칭부를 구비한다. 펌프 클럭 발생부는 소정의 주기를 가지는 펌프 클럭 신호를 발생한다. 전하 펌프부는, 다수의 커패시터를 구비하고, 상기 펌프 클럭 신호에 응답하여 상기 다수의 커패시터에 전하를 펌핑하여 고전압의 펌프 출력 전압을 발생한다. 상기 스위칭부는 상기 전하 펌프부가 디스에이블된 상태일 때, 상기 전하 펌프부의 출력 노드를 플로팅(floating)시킨다.
바람직하기로는, 상기 스위칭부는, 펌프 인에이블 신호가 비활성화된 경우에는 상기 전하 펌프부의 출력 노드를 소정의 최종 출력 노드로부터 전기적으로 분리하고, 상기 펌프 인에이블 신호가 활성화된 경우에는 상기 전하 펌프부의 출력 노드를 상기 최종 출력 노드와 전기적으로 연결하고, 상기 최종 출력 노드는 상기 펌프 인에이블 신호가 비활성화된 경우에 상기 전원 전압 레벨로 바이어스된다.
상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 일 측면에 따른 반도체 장치는, 전원 전압을 수신하기 위한 회로 및 상기 전원 전압보다 더 높은 전압을 발생하는 고전압 발생회로를 구비한다. 고전압 발생 회로는, 펌프 클럭 발생부, 전하 펌프부 및 스위칭부를 구비한다. 펌프 클럭 발생부는 소정의 주기를 가지는 펌프 클럭 신호를 발생한다. 전하 펌프부는, 다수의 커패시터를 구비하고, 상기 펌프 클럭 신호에 응답하여 상기 다수의 커패시터에 전하를 펌핑하여 고전압의 펌프 출력 전압을 발생한다. 상기 스위칭부는 상기 전하 펌프부가 디스에이블된 상태일 때, 상기 전하 펌프부의 출력 노드를 플로팅(floating)시킨다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 고전압 발생 회로를 나타내는 블록도이다. 도 1의 (a), (b)는 각각 펌프 인에이블 신호(PUMP_EN)가 활성화된 경우와 비활성화된 경우를 나타낸다.
도 1을 참조하면, 고전압 발생회로는, 펌프 클럭 발생부(110), 전하 펌프부(120) 및 스위칭부(130)를 포함한다.
펌프 클럭 발생부(110)는 펌프 인에이블 신호(PUMP_EN)에 응답하여, 전하 펌프부(120)의 동작을 제어하기 위한 펌프 클럭 신호(PUMP_CLK)를 발생한다. 그러면, 전하 펌프부(120)는 펌프 클럭 신호(PUMP_CLK)에 응답하여, 펌핑 동작을 수행하여 고전압의 펌프 출력 전압(VPUMP)을 발생한다. 전하펌프부(120)에서 출력되는 펌프 출력 전압(VPUMP)이 소정의 목표 전압 레벨이 되면 전하 펌프부(120)의 동작을 중단시키기 위하여, 펌프 클럭 발생부(110)는 최종 출력 노드(NO)와 연결되어, 최종 출력 노드(NO)의 전압 혹은 이 전압을 분배한 전압이 소정의 기준 전압보다 높으면, 펌프 클럭 신호(PUMP_CLK)의 출력을 중단한다. 전하 펌프부(120)가 인에이블된 상태에서는 최종 출력 노드(NO)의 전압은 펌프 출력 전압(VPUMP)이 된다. 펌프 클럭 신호(PUMP_CLK)의 출력이 중단되면, 전하 펌프부(120)는 디스에이블 상태가 된다.
도 2는 펌프 클럭 발생부(110)의 일 구현예를 도시하는 회로도이다.
도 2를 참조하면, 펌프 클럭 발생부(110)는 분배기(210), 비교기(220), 로직부(230) 및 디스에이블 경로부(240)를 포함한다.
분배기(210)는 직렬로 연결된 저항(R1, R2)을 이용하여 최종 출력 노드(NO)의 전압(Vout)을 분배하여 분배 전압(VFD)을 출력한다. 구체적으로는, 분배기(210)는 최종 출력 노드(NO)와 접지 노드 사이에 직렬로 연결되는 저항들(R1, R2) 및 NMOS 트랜지스터(NT1)을 포함한다. NMOS 트랜지스터(NT1)는 펌프 인에이블 신호(PUMP_EN)에 응답하여 턴온/오프됨으로써, 최종 출력 노드(NO)와 접지 노드 사이의 전기적 경로를 선택적으로 형성하는 역할을 한다.
비교기(220)는, 분배기(210)의 출력전압, 즉 분배 전압(VFD)을 소정의 기준 전압(Vref)과 비교하여, 분배 전압(VFD)이 기준 전압(Vref)보다 높은 경우에는 로우레벨의 비교 신호(COMP)를 출력하고, 분배 전압(VFD)이 기준 전압(Vref)보다 낮은 경우에는 하이레벨의 비교 신호(COMP)를 출력한다.
로직부(230)는 펌프 인에이블 신호(PUMP_EN)와 비교 신호(COMP)를 논리곱하고, 논리곱 신호와 클럭 신호(CLK)를 논리곱하여 펌프 클럭 신호(PUMP_CLK)를 발생한다. 따라서, 펌프 인에이블 신호(PUMP_EN)가 하이레벨로 활성화되고 비교 신호(COMP)가 하이레벨인 경우(즉, 분배 전압(VFD)이 기준 전압(Vref) 보다 낮은 경우) 에는, 클럭 신호(CLK)가 펌프 클럭 신호(PUMP_CLK)로서 출력된다. 반면, 펌프 인에이블 신호(PUMP_EN)가 비활성화된 상태이거나 비교 신호(COMP)가 로우레벨인 경우(즉, 분배 전압(VFD)이 기준 전압(Vref) 보다 높은 경우)에는, 펌프 클럭 신호(PUMP_CLK)는 로우레벨 상태로 유지된다.
디스에이블 경로부(240)는 펌프 인에이블 신호(PUMP_EN)가 로우레벨로 비활성화된 경우, 최종 출력 노드(NO)를 전원 전압 레벨이 되도록 한다. 디스에이블 경로부(240)는 PMOS 트랜지스터(243), 디플리션 트랜지스터(depletion transistor)(244) 및 인버터들(241, 242)을 포함한다. PMOS 트랜지스터(243) 및 디플리션 트랜지스터(244)는 펌프 인에이블 신호(PUMP_EN)에 의해 턴온/턴오프된다. 구체적으로는, 펌프 인에이블 신호(PUMP_EN)가 활성화된 경우에는 PMOS 트랜지스터(243) 및 디플리션 트랜지스터(244)는 모두 턴오프되어, 최종 출력 노드(NO)는 전원 전압(Vcc) 노드와는 분리된다. 이 때, 스위치(132)에 의하여 최종 출력 노드(NO)는 펌프 출력 노드(NP)와 연결됨으로써, 펌프 출력 전압(VPUMP)이 최종 출력 노드(NO)를 통하여 다른 회로 블록들로 입력될 수 있다.
반면, 펌프 인에이블 신호(PUMP_EN)가 비활성화된 경우에는 PMOS 트랜지스터(243) 및 디플리션 트랜지스터(244)는 모두 턴온되어, 최종 출력 노드(NO)는 전원 전압(Vcc) 노드와 전기적으로 연결된다. 이 때, 스위치(132)에 의하여 최종 출력 노드(NO)는 펌프 출력 노드(NP)와 분리됨으로써, 최종 출력 노드(NO)는 전원 전압(Vcc) 레벨로 바이어스된다.
전하 펌프부(120)는 펌프 클럭 신호(PUMP_CLK)에 응답하여 전하를 펌핑함으 로써, 고전압의 펌프 출력 전압(VPUMP)을 발생한다.
도 3은 전하 펌프부(120)의 일 구현예를 도시하는 회로도이다.
도 3을 참조하면, 전하 펌프부(120)는 다수의 다이오드들(D1~DN 및 DL)과 다수의 커패시터들(C1~CN)을 포함한다. 도 3에 다수의 다이오드들(D1~DN 및 DL)은 전원 전압(Vcc) 노드와 펌프 출력(VPUMP) 노드 사이에 직렬로 연결된다. 커패시터들(C1~CN) 각각은 일 단자가 다이오드와 다이오드 사이의 노드에 연결되고, 다른 일 단자가 펌프 클럭 신호(PUMP_CLK) 혹은 반전 펌프 클럭 신호(PUMP_CLKB)를 수신하도록 구성된다. 이와 같은 구성을 가지는 전하 펌프부(120)는 펌프 클럭 신호(PUMP_CLK) 및 반전 펌프 클럭 신호(PUMP_CLKB)에 응답하여 전하를 펌핑함으로써, 각 커패시터 노드들의 전압(V1~VN)은 도 7 (a)에 도시된 바와 같이 점점 상승하게 되어, 결국 고전압의 펌프 출력 전압(VPUMP)이 발생된다.
도 3에 도시된 전하 펌프부(120)는 통상의 전하 펌프 회로의 하나이다. 전하 펌프부(120)가 도 3에 도시된 구성으로 한정되지는 않는다.
다시 도 1을 참조하면, 스위칭부(130)는 펌프 인에이블 신호(PUMP_EN)에 응답하여, 전하 펌프부(120)의 출력 노드(NP, 펌프 출력 노드)를 최종 출력 노드(NO)와 선택적으로 연결하는 역할을 한다. 좀 더 구체적으로는, 펌프 인에이블 신호(PUMP_EN)가 비활성화된 경우에는 펌프 출력 노드(NP)를 최종 출력 노드(NO)와 분리하여 펌프 출력 노드(NP)를 플로팅(floating)시키고, 펌프 인에이블 신호(PUMP_EN)가 활성화된 경우에는 펌프 출력 노드(NP)를 최종 출력 노드(NO)와 연결한다.
전하 펌프부(120)의 출력 노드가 플로팅 상태가 되면, 전하 펌프부(120) 내부의 커패시터들(C1~CN)에 저장된 전하량의 손실이 적어진다.
스위칭부(130)는 스위치 제어부(131) 및 스위치(132)를 포함한다.
스위치(132)는 고전압 디플리션 트랜지스터(depletion transistor)로 구현되는 것이 바람직하다. 트랜지스터(132)의 드레인과 소오스 단자는 각각 펌프 출력 노드(NP)와 최종 출력 노드(NO)에 각각 접속되고, 게이트 단자로는 스위치 제어부(131)에서 출력되는 스위치 제어 전압(SC)이 인가된다.
스위치 제어부(131)는 파워 단자(POWER)로는 펌프 출력 전압(VPUMP)를 수신하고, 입력 단자(IN)로는 펌프 인에이블 신호(PUMP_EN)를 수신하며, 출력 단자(OUT)로는 스위치 제어 전압(SC)을 출력한다.
도 1의 (a)를 참조하여, 펌프 인에이블 신호(PUMP_EN)가 활성화된 경우의 고전압 발생 회로의 동작을 설명하면, 다음과 같다.
펌프 인에이블 신호(PUMP_EN)가 하이레벨('H')로 활성화되면, 펌프 클럭 발생부(110)에 의해서 펌프 클럭 신호(PUMP_CLK)가 발생된다. 그러면, 전하 펌프부(120)는 펌프 클럭 신호(PUMP_CLK)에 응답하여, 내부의 각 커패시터들(C1~CN)에 전하를 펌핑함으로써 고전압의 펌프 출력 전압(VPUMP)을 발생한다.
스위치 제어부(131)는 파워 단자(POWER)와 출력 단자(OUT)를 연결하여 고전압(여기서는, VPUMP)의 스위치 제어 전압(SC)를 출력한다. 따라서, 스위치(132)는 턴온되고, 펌프 출력 노드(NP)와 최종 출력 노드(NO)가 전기적으로 연결됨으로써, 전하 펌프부(120)에서 출력되는 펌프 출력 전압(VPUMP)이 최종 출력 노드(NO)를 통 하여 출력된다. 최종 출력 노드(NO)를 통해 출력되는 펌프 출력 전압(VPUMP)은 또한 스위치의 파워 단자(POWER) 및 펌프 클럭 발생부(110)로 궤환된다. 펌프 클럭 발생부(110)로 궤환된 펌프 출력 전압(VPUMP)은 분배 전압(VFD)으로 분배되어, 기준 전압(Vref)과 비교된다. 분배 전압(VFD)이 기준 전압(Vref) 보다 높아질 때까지는, 펌프 클럭 신호(PUMP_CLK)가 지속적으로 발생되므로, 펌프 출력 전압(VPUMP)이 소정의 목표 전압 레벨에 도달하게 된다.
도 1의 (b)를 참조하여, 펌프 인에이블 신호(PUMP_EN)가 비활성화된 경우의 고전압 발생 회로의 동작을 설명하면, 다음과 같다.
펌프 인에이블 신호(PUMP_EN)가 로우레벨('L')로 비활성화되면, 펌프 클럭 발생부(110)에 의해서 펌프 클럭 신호(PUMP_CLK)의 발생이 중단된다. 즉, 펌프 클럭 발생부(110)의 출력 신호가 일정한 로우레벨을 가지게 된다. 그러면, 전하 펌프부(120)는 디스에이블된다.
스위치 제어부(131)는 OV의 스위치 제어 전압(SC)를 출력한다. 따라서, 스위치(132)는 턴오프되고, 펌프 출력 노드(NP)는 최종 출력 노드(NO)와 분리되어 플로팅된다. 이 때, 펌프 클럭 발생부(110)의 디스에이블 경로부(240)에 의해, 최종 출력 노드(NO)에는 전원 전압(Vcc)이 인가된다. 따라서, 최종 출력 노드(NO)의 전압은 전원 전압 레벨이 된다. 그리고, 전원 전압 레벨을 가지는 최종 출력 노드(NO)의 전압이 스위치 제어부(131)의 파워 단자(POWER)로 입력된다.
이와 같이, 펌프 디스에이블 상태에서 펌프 출력 노드(NP)가 플로팅 상태가 됨으로써, 전하 펌프부(120) 내의 커패시터들(C1~CN)의 방전이 방지된다. 전하 펌 프부(120) 내의 커패시터의 방전이 방지되면, 각 커패시터 노드들의 전압(V1~VN)은 펌프 인에이블 상태에서의 전압 레벨을 거의 유지한다.
도 4는 본 발명의 다른 일 실시예에 따른 고전압 발생 회로를 나타내는 블록도이다. 도 4를 참조하면, 고전압 발생회로는, 펌프 클럭 발생부(110), 전하 펌프부(120), 스위칭부(411, 412)를 포함한다. 도 1에 도시된 고전압 발생 회로와 도 4에 도시된 고전압 발생 회로의 차이점은, 도 1에 도시된 고전압 발생회로의 스위치 제어부(131)의 파워단자(POWER)로는 최종 출력 노드(NO)의 전압이 입력되고, 도 4에 도시된 고전압 발생회로의 스위치 제어부(411)의 파워 단자(POWER)로는 별도의 제1 고전압(VH1)이 입력된다는 점이다. 제1 고전압(VH1)은 펌프 출력 전압(VPUMP)과 같거나 그 이상의 레벨을 가지는 것이 바람직하다.
도 5는 본 발명의 또 다른 일 실시예에 따른 고전압 발생 회로를 나타내는 블록도이다. 도 5를 참조하면, 고전압 발생회로는, 펌프 클럭 발생부(110), 전하 펌프부(120), 스위칭부(511, 512)를 포함한다. 도 4에 도시된 고전압 발생 회로와 도 5에 도시된 고전압 발생 회로의 차이점은, 도 4에 도시된 고전압 발생회로의 스위치(412)는 디플리션 트랜지스터로 구현되고, 도 5에 도시된 고전압 발생회로의 스위치(512)는 인핸스먼트(Enhancement) 트랜지스터로 구현된다는 점이다. 따라서, 인핸스먼트(Enhancement) 트랜지스터(512)를 턴온시키기 위한 스위치 제어 전압(SC')은 디플리션 트랜지스터에 인가되는 스위치 제어 전압(SC) 보다 높은 레벨을 가지는 것이 바람직하다. 그러므로, 스위치 제어부(512)의 파워 단자(POWER)로 입력되는 제2 고전압(VH2)은 제1 고전압(VH1)보다 높은 전압 레벨을 가지는 것이 바 람직하다.
도 6은 본 발명의 일 실시예에 따른 고전압 발생 회로에서 스위칭부가 없는 경우를 도시한 블록도이다. 즉, 펌프 클럭 발생부(110) 및 전하 펌프부(120)는 구비되나, 스위칭부(130)는 구비되지 않는 고전압 발생회로의 블록도로서, 본 발명의 효과를 설명하기 위한 본 발명의 비교예라고 할 수 있다.
도 6의 (a), (b)는 각각 펌프 인에이블 신호(PUMP_EN)가 활성화된 경우와 비활성화된 경우를 나타낸다.
펌프 인에이블 신호(PUMP_EN)가 활성화되면, 펌프 클럭 발생부(110)에 의해서 펌프 클럭 신호(PUMP_CLK)가 발생된다. 그러면, 전하 펌프부(120)는 펌프 클럭 신호(PUMP_CLK)에 응답하여, 내부의 각 커패시터들에 전하를 펌핑함으로써 고전압의 펌프 출력 전압(VPUMP)을 발생한다.
펌프 인에이블 신호(PUMP_EN)가 비활성화되면, 전하 펌프부(120)는 디스에이블된다. 이 경우, 펌프 클럭 발생부(110)의 디스에이블 경로부(240)에 의해, 전하 펌프부(120)의 출력 노드에 전원 전압(Vcc)이 인가된다. 따라서, 전하 펌프부(120)의 출력 전압이 전원 전압(Vcc) 레벨로 바이어스된다. 전하 펌프부(120)가 디스에이블된 경우에, 전하 펌프부(120)의 출력 전압이 전원 전압 레벨로 내려가면, 도 7(b)에 도시된 바와 같이, 전하 펌프부(120) 내부의 각 커패시터 역시 방전되어, 각 커패시터의 전압(V1~VN)도 내려가게 된다.
이와 같이 전하 펌프부(120)의 각 커패시터의 전압 레벨이 낮아지면, 전하 펌프부(120)가 다시 인에이블 될 때에는 각 커패시터를 재충전하는데 시간이 많이 걸리고 또한 전력 소모도 많아진다. 결국, 전하 펌프부(120)가 목표 전압 레벨을 가지는 펌프 출력 전압(VPUMP)을 출력하기까지의 시간이 길어지고 전력 소모도 증가된다.
특히, 전하 펌프부(120)의 펌프 효율이 10% 이하로 낮은 경우, 더 많은 전력 소모를 야기한다. 많은 전력 소모는 모바일 응용 분야에서는 큰 단점이 된다.
도 7은 전하 펌프부(120)내의 각 커패시터 노드들의 전압 레벨을 도시한 그래프이다. 도 7의 (a)는 본 발명에 따른 고전압 발생회로에서, 전하 펌프부(120)가 인에이블된 상태에서의 커패시터 노드들의 전압(V1~VN) 및 펌프 출력 전압(VPUMP)을 나타낸다. 도 7 (a)에 도시된 바와 같이, 각 커패시터 노드들의 전압(V1~VN)은 점점 상승하게 되어, 결국 고전압의 펌프 출력 전압(VPUMP)이 발생된다.
도 6에 도시된 고전압 발생회로의 경우에도, 전하 펌프부(120)가 인에이블된 상태에서는 각 커패시터 노드들의 전압(V1~VN) 및 펌프 출력 전압(VPUMP)은 도 7의 (a)에 도시된 바와 같다.
도 7의 (b)는 도 6에 도시된 고전압 발생회로에서 전하 펌프부(120)가 디스에이블된 상태에서의 커패시터 노드들의 전압(V1~VN) 및 펌프 출력 전압(VPUMP)을 나타낸다. 도 6에 도시된 고전압 발생회로는 전하 펌프부(120)가 디스에이블되면 전하 펌프부(120)의 출력 전압이 전원 전압(Vcc)레벨이 되므로, 도 7 (b)에서 알 수 있듯이, 전하 펌프부(120)의 출력 노드의 이전 노드의 전압(VN)은 'Vcc-Vbi'로 낮아지고, 이에 따라 다른 노드들의 전압(V1, V2, V3,) 역시 점차 낮아지게 된다. 여기서, Vbi 는 다이오드(DL)의 빌트-인(built-in) 전압이다.
반면, 본 발명에 의하면, 펌프 디스에이블 상태에서 전하 펌프부(120) 내의 커패시터의 방전이 방지됨으로써, 각 노드들이 펌프 인에이블 상태에서의 전압 레벨을 거의 유지한다. 즉, 도 7의 (a)에 도시된 각 노드들의 전압 레벨을 거의 유지한다. 실제로는, 펌프 출력 노드가 플로팅되더라도 커패시터에 충전된 전하가 약간은 자연적으로 누설되어 각 노드 전압(V1~VN)이 낮아지지만, 펌프 출력 노드(NP)에 전원 전압이 인가되는 경우의 각 노드의 전압 보다는 훨씬 높은 전압 레벨을 유지할 수 있다. 따라서, 전하 펌프부(120)가 다시 인에이블되면, 전하 펌프부(120)의 각 커패시터에 충전된 전하로 인하여, 펌프 출력 전압(VPUMP)이 보다 빨리 목표 전압 레벨에 도달할 수 있다.
도 8은 펌프 출력 전압(VPUMP)의 목표 레벨 도달시간을 개념적으로 비교한 그래프이다. L10은 본 발명에 따른 고전압 발생 회로에 의한 펌프 출력 전압(VPUMP)의 변화를 나타내는 그래프이고, L20 은 도 6에 도시된 고전압 발생 회로에 의한 펌프 출력 전압(VPUMP)의 변화를 나타내는 그래프이다.
본 발명에 의하면, 도 6에 도시된 고전압 발생 회로 보다 더 빨리 목표 전압 레벨을 가지는 펌프 출력 전압(VPUMP)을 발생한다. 즉, 본 발명에 따른 고전압 발생 회로에 의해 발생되는 펌프 출력 전압(VPUMP)이 목표 레벨(TARGET LEVEL)에 도달하기 까지의 시간을 T1 이라 하고, 도 6에 도시된 고전압 발생 회로에 의한 펌프 출력 전압의 의해 발생되는 펌프 출력 전압이 목표 레벨(TARGET LEVEL)에 도달하기 까지의 시간을 T2 라 한다면, T1이 T2보다 훨씬 작은 값을 가진다.
따라서, 본 발명에 의하면, 전하 펌프 회로가 디스에이블 상태에서 인에이블 될때마다, 펌프 출력 전압이 보다 빨리 목표 레벨에 도달할 수 있다.
따라서, 본 발명은 동작 전압이 낮거나 파워소모량이 중요시되는 장치에서 고전압을 발생하는데 유용하게 사용될 수 있다. 특히, 본 발명의 고전압 발생회로는, 외부에서 인가되는 전원 전압이 점점 낮아지는 추세에 있는 반도체 메모리 장치에 내장될 수 있다. 본 발명의 고전압 발생회로를 구비하는 반도체 메모리 장치는 외부로부터 비교적 낮은 레벨의 전원 전압을 수신하고, 본 발명의 고전압 발생회로에 의하여 내부적으로 고전압을 발생한다. 반도체 메모리 장치가 플래시 메모리인 경우에, 고전압은 메모리셀의 프로그램이나 소거에 사용될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
상술한 바와 같이, 본 발명에 의하면, 전하 펌프 회로가 디스에이블될 때 전하 펌프 출력 노드가 전하 펌프 회로 외부의 노드와 분리됨으로써, 전하 펌프 회로 내의 커패시터들에 충전된 전하를 보존할 수 있다. 따라서, 전하 펌프 회로가 인에이블될 때는 전하 펌프 회로 내의 커패시터들에 충전된 전하를 활용하여, 보다 빨리 고전압을 출력할 수 있다. 따라서, 본 발명은 동작 전압이 낮거나 파워소모량이 중요시되는 배터리 응용분야에 유용하게 사용될 수 있다.

Claims (14)

  1. 전원 전압 보다 높은 전압을 발생하는 회로에 있어서,
    최종 출력 노드와 전기적으로 연결되어, 상기 최종 출력 노드의 전압 혹은 상기 최종 출력 노드의 전압을 분배한 전압을 소정의 기준 전압과 비교하여 비교 신호를 발생하는 비교부;
    펌프 인에이블 신호 및 상기 비교 신호에 응답하여, 소정의 주기를 가지는 펌프 클럭 신호를 발생하는 로직부;
    다수의 커패시터를 구비하고 상기 펌프 클럭 신호에 응답하여 상기 다수의 커패시터에 전하를 펌핑하여, 펌프 출력 노드를 통하여 펌프 출력 전압을 발생하는 전하 펌프부; 및
    상기 펌프 인에이블 신호에 응답하여, 상기 펌프 출력 노드를 상기 최종 출력 노드와 선택적으로 연결하는 스위칭부를 구비하는 것을 특징으로 하는 고전압 발생회로.
  2. 제 1 항에 있어서, 상기 고전압 발생 회로는
    상기 펌프 인에이블 신호가 비활성화된 경우, 상기 최종 출력 노드의 전압을 상기 전원 전압 레벨로 바이어스시키는 디스에이블 경로부를 더 구비하는 것을 특징으로 하는 고전압 발생회로.
  3. 제 2 항에 있어서, 상기 스위칭부는
    상기 펌프 인에이블 신호가 비활성화된 경우에는 펌프 출력 노드를 최종 출력 노드로부터 전기적으로 분리하고, 상기 펌프 인에이블 신호가 활성화된 경우에는 펌프 출력 노드를 최종 출력 노드와 전기적으로 연결하는 것을 특징으로 하는 고전압 발생회로.
  4. 제 3 항에 있어서, 상기 스위칭부는
    스위치 제어 신호에 응답하여 상기 펌프 출력 노드를 최종 출력 노드와 선택적으로 접속하는 스위치; 및
    상기 펌프 인에이블 신호에 응답하여 상기 스위치 제어 신호를 발생하는 스위치 제어부를 포함하는 것을 특징으로 하는 고전압 발생회로.
  5. 제 4 항에 있어서,
    상기 스위치는 상기 스위치 제어 신호에 응답하여 선택적으로 턴온되는 디플리션 트랜지스터를 포함하고,
    상기 스위치 제어부는 제1 단자로 상기 펌프 인에이블 신호를 수신하고, 제2 단자는 상기 최종 출력 노드에 전기적으로 연결되며, 제3 단자로 상기 스위치 제어 신호를 출력하는 것을 특징으로 하는 고전압 발생회로.
  6. 제 4 항에 있어서,
    상기 스위치는 상기 스위치 제어 신호에 응답하여 선택적으로 턴온되는 트랜지스터를 포함하고,
    상기 스위치 제어부는 제1 단자로 상기 펌프 인에이블 신호를 수신하고, 제2 단자로 제1 고전압을 수신하며, 제3 단자로 상기 스위치 제어 신호를 출력하는 것을 특징으로 하는 고전압 발생회로.
  7. 전원 전압 보다 높은 전압을 발생하는 회로에 있어서,
    소정의 주기를 가지는 펌프 클럭 신호를 발생하는 펌프 클럭 발생부;
    다수의 커패시터를 구비하고, 상기 펌프 클럭 신호에 응답하여 상기 다수의 커패시터에 전하를 펌핑하여 고전압의 펌프 출력 전압을 발생하는 전하 펌프부; 및
    상기 전하 펌프부가 디스에이블된 상태일 때, 상기 전하 펌프부의 출력 노드를 플로팅(floating)시키는 스위칭부를 구비하는 것을 특징으로 하는 고전압 발생회로.
  8. 제 7 항에 있어서,
    상기 스위칭부는,
    펌프 인에이블 신호가 비활성화된 경우에는 상기 전하 펌프부의 출력 노드를 소정의 최종 출력 노드로부터 전기적으로 분리하고, 상기 펌프 인에이블 신호가 활성화된 경우에는 상기 전하 펌프부의 출력 노드를 상기 최종 출력 노드와 전기적으로 연결하며,
    상기 최종 출력 노드는 상기 펌프 인에이블 신호가 비활성화된 경우에 상기 전원 전압 레벨로 바이어스되는 것을 특징으로 하는 고전압 발생회로.
  9. 제 8 항에 있어서, 상기 스위칭부는
    스위치 제어 신호에 응답하여 상기 전하 펌프부의 출력 노드를 최종 출력 노드와 선택적으로 접속하는 스위치; 및
    상기 펌프 인에이블 신호에 응답하여 상기 스위치 제어 신호를 발생하는 스위치 제어부를 포함하는 것을 특징으로 하는 고전압 발생회로.
  10. 제 9 항에 있어서,
    상기 스위치는 상기 스위치 제어 신호에 응답하여 선택적으로 턴온되는 디플리션 트랜지스터를 포함하고,
    상기 스위치 제어부는 제1 단자로 상기 펌프 인에이블 신호를 수신하고, 제2 단자는 상기 최종 출력 노드에 전기적으로 연결되며, 제3 단자로 상기 스위치 제어 신호를 출력하는 것을 특징으로 하는 고전압 발생회로.
  11. 제 7 항에 있어서, 상기 펌프 클럭 발생부는
    상기 펌프 출력 전압에 기초한 전압이 소정의 기준 전압보다 낮은 경우에 상기 펌프 클럭 신호를 발생하는 것을 특징으로 하는 고전압 발생회로.
  12. 제 11 항에 있어서, 상기 펌프 클럭 발생부는
    상기 펌프 출력 전압에 기초한 전압과 상기 기준 전압을 비교하고, 비교 결과에 기초하여 비교 신호를 발생하는 비교기; 및
    상기 비교 신호 및 상기 펌프 인에이블 신호에 응답하여 상기 펌프 클럭 신호를 발생하는 로직부를 포함하는 것을 특징으로 하는 고전압 발생회로.
  13. 반도체 장치에 있어서,
    전원 전압을 수신하기 위한 회로; 및
    상기 전원 전압보다 더 높은 전압을 발생하는 고전압 발생회로를 구비하며,
    상기 고전압 발생 회로는
    소정의 주기를 가지는 펌프 클럭 신호를 발생하는 펌프 클럭 발생부;
    다수의 커패시터를 구비하고, 상기 펌프 클럭 신호에 응답하여 상기 다수의 커패시터에 전하를 펌핑하여 고전압의 펌프 출력 전압을 발생하는 전하 펌프부; 및
    상기 전하 펌프부가 디스에이블된 상태일 때, 상기 전하 펌프부의 출력 노드를 플로팅(floating)시키는 스위칭부를 구비하는 것을 특징으로 하는 반도체 장치.
  14. 제 13 항에 있어서,
    상기 스위칭부는, 펌프 인에이블 신호에 응답하여, 상기 전하 펌프부의 출력 노드를 최종 출력 노드와 선택적으로 연결하며,
    상기 펌프 클럭 발생부는
    상기 최종 출력 노드와 전기적으로 연결되어, 상기 최종 출력 노드의 전압 혹은 상기 최종 출력 노드의 전압을 분배한 전압을 소정의 기준 전압과 비교하여 비교 신호를 발생하는 비교부; 및
    상기 펌프 인에이블 신호 및 상기 비교 신호에 응답하여, 소정의 주기를 가지는 펌프 클럭 신호를 발생하는 로직부를 포함하는 것을 특징으로 하는 반도체 장치.
KR1020050101338A 2005-10-26 2005-10-26 고전압 발생 회로 및 이를 구비하는 반도체 장치 KR100660638B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050101338A KR100660638B1 (ko) 2005-10-26 2005-10-26 고전압 발생 회로 및 이를 구비하는 반도체 장치
US11/549,411 US7439792B2 (en) 2005-10-26 2006-10-13 High voltage generation circuit and semiconductor device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050101338A KR100660638B1 (ko) 2005-10-26 2005-10-26 고전압 발생 회로 및 이를 구비하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR100660638B1 true KR100660638B1 (ko) 2006-12-21

Family

ID=37815321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050101338A KR100660638B1 (ko) 2005-10-26 2005-10-26 고전압 발생 회로 및 이를 구비하는 반도체 장치

Country Status (2)

Country Link
US (1) US7439792B2 (ko)
KR (1) KR100660638B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101208953B1 (ko) 2010-11-15 2012-12-10 에스케이하이닉스 주식회사 반도체 장치의 스위칭 회로

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9000836B2 (en) 2008-01-10 2015-04-07 Micron Technology, Inc. Voltage generator circuit
US7760013B2 (en) * 2008-02-06 2010-07-20 Analog Devices, Inc. Transadmittance and filter having a gain function
TWI480779B (zh) * 2012-10-11 2015-04-11 Egalax Empia Technology Inc 觸控系統之電源管理裝置
CN106910522B (zh) * 2013-08-09 2019-11-05 慧荣科技股份有限公司 数据储存装置及其电压保护方法
US9385600B2 (en) * 2013-11-22 2016-07-05 Texas Instruments Incorporated Low-loss step-up and step-down voltage converter
US9361564B2 (en) 2013-12-02 2016-06-07 Qualcomm Technologies International, Ltd. Protection of an NFC or RFID radio in the presence of strong electromagnetic fields
KR102455877B1 (ko) * 2016-02-15 2022-10-21 에스케이하이닉스 주식회사 전압 생성 회로 및 이를 포함하는 집적 회로
FR3050308A1 (fr) * 2016-04-18 2017-10-20 Stmicroelectronics Rousset Procede et dispositif de commande d'au moins un circuit de pompe de charge
US20230377657A1 (en) * 2022-05-23 2023-11-23 Sandisk Technologies Llc Pump skip for fast single-level cell non-volatile memory

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534823A (en) * 1994-02-28 1996-07-09 Nec Corporation Phase locked loop (PLL) circuit having variable loop filter for shortened locking time
KR0157343B1 (ko) 1995-06-09 1998-12-01 김광호 반도체 메모리장치의 고전압 스위치 회로
JP4115044B2 (ja) 1999-06-23 2008-07-09 株式会社ルネサステクノロジ 電圧発生回路およびそれを備える半導体記憶装置
KR100332114B1 (ko) * 1999-12-27 2002-04-10 박종섭 플래쉬 메모리 소자의 바이어스 레벨 생성회로
JP2003033006A (ja) 2001-07-18 2003-01-31 Sanyo Electric Co Ltd チャージポンプ回路
JP3748414B2 (ja) * 2002-02-07 2006-02-22 日本電信電話株式会社 位相同期ループ回路
US6674317B1 (en) * 2002-09-18 2004-01-06 Taiwan Semiconductor Manufacturing Company Output stage of a charge pump circuit providing relatively stable output voltage without voltage degradation
KR100572323B1 (ko) * 2003-12-11 2006-04-19 삼성전자주식회사 멀티레벨 고전압 발생장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101208953B1 (ko) 2010-11-15 2012-12-10 에스케이하이닉스 주식회사 반도체 장치의 스위칭 회로

Also Published As

Publication number Publication date
US7439792B2 (en) 2008-10-21
US20070090871A1 (en) 2007-04-26

Similar Documents

Publication Publication Date Title
KR100660638B1 (ko) 고전압 발생 회로 및 이를 구비하는 반도체 장치
CN101213499B (zh) 用于广泛电源电压范围的有效电荷泵
US6188590B1 (en) Regulator system for charge pump circuits
US20080143401A1 (en) Charge pump circuit
KR100877625B1 (ko) 출력전압의 리플을 감소시키기 위한 고전압 발생회로와 그방법
US6876247B2 (en) High voltage generator without latch-up phenomenon
KR100399359B1 (ko) 전하 펌프 회로
US6255896B1 (en) Method and apparatus for rapid initialization of charge pump circuits
US20040095806A1 (en) Boosting circuit and non-volatile semiconductor storage device containing the same
US7304528B2 (en) Charge pump with speed control
US7075357B2 (en) Boosting circuit and semiconductor device using the same
US7616032B2 (en) Internal voltage initializing circuit for use in semiconductor memory device and driving method thereof
US8519779B2 (en) Semiconductor apparatus voltage supply circuit
US5278798A (en) Semiconductor memory device
US6028780A (en) Two-phase clock charge pump with power regulation
US8421522B2 (en) High voltage generator and method of generating high voltage
US6483376B1 (en) Voltage generation circuit of charge pump type, with a self-oscillating control circuit
US9225240B2 (en) Charge pump utilizing external clock signal
US7276959B2 (en) Pumping circuit of semiconductor device
US9571092B2 (en) Cascaded high voltage switch architecture
KR100480555B1 (ko) 반도체메모리장치의승압전압클램프회로및승압전압클램프방법
KR100642907B1 (ko) 플래쉬 메모리 소자의 드레인 전압 펌핑 회로
KR100418719B1 (ko) 플래쉬 메모리 장치의 펌핑 회로
KR100877623B1 (ko) 피크 전류와 전원 노이즈를 감소시키기 위한 고전압발생회로와 그 방법
US7642839B2 (en) Current consumption prevention apparatus of a high voltage generator

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee