KR100399359B1 - 전하 펌프 회로 - Google Patents

전하 펌프 회로 Download PDF

Info

Publication number
KR100399359B1
KR100399359B1 KR10-2001-0040693A KR20010040693A KR100399359B1 KR 100399359 B1 KR100399359 B1 KR 100399359B1 KR 20010040693 A KR20010040693 A KR 20010040693A KR 100399359 B1 KR100399359 B1 KR 100399359B1
Authority
KR
South Korea
Prior art keywords
terminal
charge transfer
gate
transfer transistor
pmos transistor
Prior art date
Application number
KR10-2001-0040693A
Other languages
English (en)
Other versions
KR20030004935A (ko
Inventor
이병훈
이승근
이승원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0040693A priority Critical patent/KR100399359B1/ko
Priority to TW090122322A priority patent/TW525176B/zh
Priority to DE10157997A priority patent/DE10157997A1/de
Priority to US10/055,269 priority patent/US6690227B2/en
Priority to JP2002197859A priority patent/JP4044800B2/ja
Publication of KR20030004935A publication Critical patent/KR20030004935A/ko
Application granted granted Critical
Publication of KR100399359B1 publication Critical patent/KR100399359B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

여기에 개시되는 전하 펌프 회로는 직렬 연결되는 복수 개의 펌프단들을 포함하고, 상기 각 펌프단은 전하 전달 트랜지스터의 게이트 단자 및 드레인 단자 사이에 연결되는 전류 경로들을 포함한다. 그러한 전류 경로들 중 하나는 드레인 단자에서 게이트 단자로 전하를 공급하는 반면에, 다른 하나는 게이트 단자에서 드레인 단자로 전하를 공급한다. 이러한 전하 펌프 회로는 매우 낮은 전원 전압(예를 들면, 2V 또는 그 보다 낮은 전원 전압)에서 목표로 하는 고전압을 생성할 수 있다.

Description

전하 펌프 회로{CHARGE PUMP CIRCUIT}
본 발명은 반도체 집적 회로 장치들에 관한 것으로, 좀 더 구체적으로는 전원 전압을 이용하여 상기 전원 전압보다 높은 고전압을 발생하는 고전압 발생 회로에 관한 것이다.
최근에, 전원 전압을 낮추기 위한 노력이 계속되어 왔다. 특히 컴퓨터의 바이오스(Basic Input/Output Startup, BIOS) 프로그램을 저장하기 위해 사용되는 플래시 전기적으로 소거 및 프로그램 가능한 롬(flash Electrically Erasable and Programmable Read Only Memory, 이하, "플래시 EEPROM"이라 칭함)은 매우 낮은 전압 레벨(예를 들면, 2V 또는 그 보다 낮은 전압)에서 동작하도록 설계된다.
하지만, 플래시 EEPROM을 소거하거나 프로그램하는 경우, 고전압 (예를 들면, 10V 또는 그 보다 높은 전압)이 필요하기 때문에, 낮은 전압으로 높은 전압을 발생하기 위한 수단이 필요하다. 그러한 목적으로 일반적으로 전하 펌프 회로가 사용되는데, 상기 전하 펌프 회로는, 일반적으로, 5V 또는 3.3V의 전원 전압을 이용하여 요구되는 고전압을 발생한다. 따라서 전원 전압이 더 낮아지면, 일반적으로, 전하 펌프 회로의 펌프 효율은 저하되고, 요구되는 고전압을 얻을 수 없는 문제가 야기된다.
그러므로, 매우 낮은 전원 전압에서도 요구되는 고전압을 발생할 수 있는 고효율의 전하 펌프 회로가 요구된다.
본 발명의 목적은 매우 낮은 전원 전압에서 높은 펌프 효율을 확보할 수 있는 전하 펌프 회로를 제공하는 것이다.
본 발명의 다른 목적은 용량의 급격한 감소없이 긴 시간(예를 들면, 수백 ㎲ 이상) 동안 목표로 하는 고전압을 발생할 수 있는 전하 펌프 회로를 제공하는 것이다.
도 1은 일반적인 고전압 발생 회로를 보여주는 블록도;
도 2는 도 1에 도시된 오실레이터 블록의 바람직한 실시예;
도 3은 도 1에 도시된 드라이버 블록의 바람직한 실시예;
도 4는 본 발명의 제 1 실시예에 따른 전하 펌프 회로를 보여주는 회로도;
도 5는 PMOS 트랜지스터를 이용하여 구현되는 도 4의 전하 펌프 회로를 보여주는 회로도;
도 6은 본 발명의 제 2 실시예에 따른 전하 펌프 회로를 보여주는 회로도;
도 7 및 도 8은 PMOS 트랜지스터를 이용하여 구현되는 도 6의 전하 펌프 회로를 보여주는 회로도들;
도 9는 시간의 경과에 따른 본 발명의 전하 펌프 회로의 출력 전압 변화를 보여주는 도면; 그리고
도 10a 및 도 10b는 본 발명에 따른 전하 펌프 회로의 펌프 효율 및 펌프 용량의 실험 결과를 보여주는 도면들이다.
* 도면의 주요 부분에 대한 부호 설명 *
120 : 오실레이터 블록 140 : 드라이버 블록
160 : 전하 펌프 회로 PS, PSa : 펌프단
(구성)
상술한 제반 목적을 달성하기 위한 본 발명의 특징에 따르면, 전하 펌프 회로는 입력 전압을 받아들이는 입력 단자와, 출력 전압을 출력하는 출력 단자와; 그리고 상기 입력 및 출력 단자들 사이에 직렬 연결되는 복수 개의 펌프단들을 포함한다. 상기 각 펌프단에 있어서, 전하 전달 트랜지스터는 게이트 단자, 제 1 단자, 제 2 단자 그리고 플로팅 상태의 벌크 단자를 구비한다. 제 1 커패시터는 상보적인 상태들을 갖는 제 1 및 제 2 클럭 신호들 중 대응하는 클럭 신호와 상기 전하 전달 트랜지스터의 게이트 단자 사이에 연결된다. 제 2 커패시터는 상기 전하 전달 트랜지스터의 제 2 단자 및 상기 대응하는 클럭 신호 사이에 연결된다. 제 1 전류 경로 제공 장치는 상기 전하 전달 트랜지스터의 제 2 단자에서 게이트 단자로 전류가 흐르도록 상기 전하 전달 트랜지스터의 게이트 및 제 2 단자들 사이에 전류 경로를 제공한다. 제 2 전류 경로 제공 장치는 상기 전하 전달 트랜지스터의 게이트 단자에서 제 2 단자로 전류가 흐르도록 상기 전하 전달 트랜지스터의 게이트 및 제 2단자들 사이에 전류 경로를 제공한다.
(작용)
이러한 회로에 의하면, 매우 낮은 전원 전압(예를 들면, 2V 또는 그 보다 낮은 전원 전압)에서도 목표로 하는 고전압을 생성할 수 있다.
(실시예)
본 발명의 바람직한 실시예가 참조 도면들에 의거하여 이하 상세히 설명될 것이다.
일반적인 고전압 발생 회로의 블럭도를 보여주는 도 1을 참조하면, 참조 번호 120은 오실레이터 블록(oscillator block)를 나타내고, 참조 번호 140은 드라이버 블록(driver block)를 나타내며, 참조 번호 160은 전하 펌프 회로를 나타낸다. 오실레이터 블록(120)은 액티브 로우 레벨을 갖는 펌프 인에이블 신호(nPUMPen)에 응답하여 발진 동작을 수행하고, 그 결과로서 상보적인 상태들을 갖는 발진 신호들(Φp, /Φp)을 출력한다. 오실레이터 블록(120)의 상세 회로를 보여주는 도 2를 참조하면, 오실레이터 블록(120)은 도시된 바와 같이 연결된 NOR 게이트(G1)와 4개의 인버터들(INV1)-(INV4)로 구성된다. 다시 도 1을 참조하면, 드라이버 블록(140)은 오실레이터 블록(120)으로부터 출력되는 발진 신호들(Φp, /Φp)을 받아들여 상보적인 상태들을 갖는 클럭 신호들(Φ, /Φ)을 출력하며, 4개의 인버터들(INV5)-(INV8)로 구성되고, 도 3에 도시된 바와 같이 연결되어 있다.
본 발명의 바람직한 실시예에 따른 전하 펌프 회로(160)를 보여주는 도 4를 참조하면, 본 발명의 전하 펌프 회로(160)는 전하 공급 소자로서 사용되고 전원 전압 단자(161) 및 프리챠지 노드(162) 사이에 연결되는 PMOS 트랜지스터(MP0)와, 상기 프리챠지 노드(162) 및 출력 단자(163) 사이에 직렬 연결되는 복수 개의 펌프단(Pump Stage, PS)들을 포함한다. PMOS 트랜지스터(MP0)는 펌프 인에이블 신호(nPUMPen)에 의해서 턴 온/오프된다. 복수 개의 펌프단들 중 홀수 번째(또는 짝수 번째) 펌프단들은 클럭 신호(Φ)에 응답하여 동작하고, 짝수 번째(또는 홀수 번째) 펌프단들은 클럭 신호(/Φ)에 응답하여 동작한다. 각 펌프단(PS)은 2개의 커패시터들(Ct, Cc)와 하나의 PMOS 트랜지스터(Mt)와 다이오드들(D1, D2)로 구성되는 제 1 및 제 2 전류 경로들(또는 전하 경로들)을 포함하고, 각 펌프단(PS)은 동일한 참조 부호들로 표기된다. 참조 부호의 첨자 (t)는 전달(transfer)의 첫글자를 의미하고, 첨자 (c)는 제어의 첫글자를 의미한다.
설명의 편의상, 첫 번째 펌프단(PS)에 대한 회로 구성이 설명될 것이다. 하지만 나머지 펌프단들 역시 동일한 회로 구성을 갖는다. 전하 전달 소자로서 사용되는 PMOS 트랜지스터(Mt)는 게이트 단자, 드레인 단자, 소오스 단자 그리고 벌크 단자를 갖는다. PMOS 트랜지스터(Mt)의 소오스 단자는 프리챠지 노드(162)에 연결되고, 그것의 드레인 단자는 Nt 노드(또는 전하 전달 노드)에 연결되며, 그것의 게이트 단자는 커패시터(Cc)의 일 단자에 연결되어 있다. 커패시터(Cc)의 다른 단자는 클럭 신호(Φ)에 연결되어 있다. 제 1 전류 경로를 형성하는 다이오드(D1)의 애노드 전극은 PMOS 트랜지스터(Mt)의 드레인 단자 즉, Nt 노드에 연결되고, 그것의 캐소드 전극은 PMOS 트랜지스터(Mt)의 게이트 단자에 연결되어 있다. 제 2 전류 경로를 형성하는 다이오드(D2)의 애노드 단자는 PMOS 트랜지스터(Mt)의 게이트 단자에 연결되고, 그것의 캐소드 단자는 PMOS 트랜지스터(Mt)의 드레인 단자 즉, Nt 노드에 연결되어 있다. 커패시터(Ct)의 일 단자는 Nt 노드 즉, PMOS 트랜지스터(Mt)의 드레인 단자에 연결되고, 그것의 다른 단자는 클럭 신호(Φ)에 연결되어 있다.
나머지 펌프단(PS)들의 PMOS 트랜지스터(Mt)의 소오스 단자는, 도 4에서 알 수 있듯이, 이전의 펌프단(PS)들의 Nt 노드 (또는 전하 전달 트랜지스터의 드레인 단자)에 연결된다. 각 펌프단(PS)을 구성하는 PMOS 트랜지스터(Mt)의 벌크(또는 벌크 단자)는 개별적으로 플로팅 상태로 유지된다.
여기서, 다이오드(D1)는 전류 또는 전하가 PMOS 트랜지스터(Mt)의 드레인 단자 (또는 Nt 노드)에서 그것의 게이트 단자로 흐르도록 전류 경로를 제공한다. 이러한 다이오드(D1)는 Nt 노드의 전압 상승에 따라 전하가 소오스 단자 또는 이전단으로 역류하는 것을 방지하기 위해서 제공되는 것으로, PMOS 트랜지스터(Mt)의 게이트 전압을 적절하게 상승시킨다. 다이오드(D2)는 전류 또는 전하가 PMOS 트랜지스터(Mt)의 게이트 단자에서 그것의 드레인 단자 (또는 Nt 노드)로 흐르도록 전류 경로를 제공한다. 이러한 다이오드(D2)는 PMOS 트랜지스터(Mt)의 게이트 단자로 유입되는 과다한 전하(또는 잉여 전하)를 Nt 노드로 유출하는 데 사용된다.
각 펌프단(PS)에서 제 1 및 제 2 전류 경로들을 형성하는 다이오드들(D1, D2)은 순수한 MOS 공정에 의해서 구현될 수 있다. 이는 다이오드로 동작하도록 MOS 트랜지스터의 단자들을 적절히 연결함으로써 달성될 수 있다. 도 4의 다이오드 대신 MOS 트랜지스터를 이용하여 구현되는 전하 펌프 회로의 실시예가 도 5에 도시되어 있다. 제 1 전류 경로를 형성하는 PMOS 트랜지스터(Mc1)의 드레인 및 게이트 단자들은 PMOS 트랜지스터(Mt)의 게이트 단자에 연결되고, 그것의 소오스 단자는 Nt 노드에 연결되어 있다. 제 2 전류 경로를 형성하는 PMOS 트랜지스터(Mc2)의 소오스 단자는 PMOS 트랜지스터(Mt)의 게이트 단자에 연결되고, 그것의 드레인 및 게이트 단자들은 Nt 노드 즉, PMOS 트랜지스터(Mt)의 드레인 단자에 연결되어 있다. PMOS 트랜지스터들(Mc1, Mc2)의 벌크 단자들은 플로팅 상태로 유지된다.
본 발명의 바람직한 실시예에 따른 전하 펌프 회로의 동작이 도 5를 참조하여 상세히 설명될 것이다. 펌프 인에이블 신호(nPUMPen)가 로우 레벨로 천이하면, 전하 공급 소자로 사용되는 PMOS 트랜지스터(MP0)가 턴 온되고 이에 따라, 전원 전압 단자(161)에서 프리챠지 노드(162)로 전하가 공급된다. 제 1 클럭 신호(φ)와 제 2 클럭 신호(/φ)는 상보적이다. 제 1 클럭 신호(φ)가 로우 레벨이고 제 2 클럭 신호(/φ)가 하이 레벨이면, 첫 번째 펌프단(PS)(또는 홀수 번째)의 PMOS 트랜지스터(Mt)의 게이트 전압은 PMOS 트랜지스터(Mt)의 소오스 전압보다 문턱 전압 이상 낮아지고, 그 결과 프리챠지 노드(162)로 유입되는 전하는 PMOS 트랜지스터(Mt)를 통해 Nt 노드로 전달된다.
이후 제 1 클럭 신호(φ)가 하이 레벨이 되고, 제 2 클럭 신호(/φ)가 로우 레벨이 되면, 두 번째 펌프단(PS)(또는 짝수 번째)의 PMOS 트랜지스터(Mt)의 게이트 전압이 그것의 소오스 전압보다 문턱 전압 이상 낮아지고, 그 결과 첫 번째 펌프단의 Nt 노드의 전하는 두 번째 펌프단의 PMOS 트랜지스터(Mt)를 통해 두 번째 펌프단의 Nt 노드로 전달된다. 이때, 첫 번째 펌프단의 PMOS 트랜지스터(Mt)의 게이트 전압은 커패시터(Cc)의 커플링 전압에 의해서 높아져 첫 번째 펌프단의 Nt 노드의 전하는 프리챠지 노드(162)로 역류되지 않는다.
이러한 동작은 나머지 펌프단들에서도 동일하게 연속적으로 수행되며, 그 결과 전원 전압 단자(161)에서 출력 단자(163)로 전하가 전달된다. 이는 각 펌프단(PS)의 Nt 노드 및 출력 단자(163)의 전압들이 점차적으로 상승하게 됨을 의미한다. 이러한 펌프 동작은 요구되는 출력 전압(Vpump)이 얻어질 때 까지 수행될 것이다.
각 펌프단(PS)의 Nt 노드의 전압이 상승하게 될 때, 각 펌프단(PS)의 PMOS 트랜지스터(Mt)의 게이트 단자의 전압은, 각 펌프단(PS)의 PMOS 트랜지스터(Mt)가 전하 전달 기능 뿐만 아니라 전하 역류 방지 기능을 수행하도록, 각 펌프단(PS)의 Nt 노드의 전압과 함께 상승해야 한다. 이는 다음과 같은 동작에 의해서 이루어진다. 각 펌프단(PS)의 Nt 노드의 전압이 PMOS 트랜지스터(Mt)의 게이트 단자의 전압보다 다이오드-연결된 PMOS 트랜지스터(Mc1)의 문턱 전압 이상 높으면, 각 펌프단(PS)의 Nt 노드에 있던 전하가 PMOS 트랜지스터(Mt)의 게이트 단자로 전달되고, 그 결과 각 펌프단(PS)의 PMOS 트랜지스터(Mt)의 게이트 전압이 상승한다.
이러한 펌프 동작이 짧은 시간(예를 들면, 수십 ㎲ 이내) 동안 이루어지는 경우, 각 펌프단(PS)의 Nt 노드는 안정된 전압으로 유지될 수 있다. 여기서, 안정된 전압이란 출력 전압(Vpump)이 원하는 전압에 도달하기 위해 요구되는 전압을 의미한다. 펌프 동작이 긴 시간(예를 들면, 수백 ㎲ 이상)동안 계속 수행되는 경우, 즉, 각 펌프단(PS)의 Nt 노드가 안정된 전압이 된 이후에도 계속 펌프 동작이 수행되는 경우, 각 펌프단(PS)의 PMOS 트랜지스터(Mt)의 게이트 전압이 안정된 전압보다 높게되며, 이는 제 1 전류 경로를 통해 Nt 노드에서 게이트 단자로 전하가 과다하게 유입되기 때문이다. 이에 따라 각 펌프단(PS)의 PMOS 트랜지스터(Mt)의 게이트 및 소오스 단자들의 전압차가 감소하게 된다.
이와 같이 펌프 동작이 긴 시간동안 지속될 때 야기되는 PMOS 트랜지스터(Mt)의 게이트 전압의 상승은 제 2 전류 경로를 형성하는 다이오드-연결된 PMOS 트랜지스터(Mc2)에 의해서 억제될 수 있다. 즉, 각 펌프단(PS)의 PMOS 트랜지스터(Mt)의 게이트 단자로 유입되는 과다한 전하(또는 잉여 전하)는, 제 1 클럭 신호(φ)가 하이 레벨이고 제 2 클럭 신호(/φ)가 로우 레벨일 때, 다이오드-연결된 PMOS 트랜지스터(Mc2) 또는 제 2 전류 경로를 통해 그것의 게이트 단자에서 Nt 노드로 다시 유출될 수 있다. 이러한 동작의 반복에 의해서 각 펌프단(PS)의 PMOS 트랜지스터(Mt)의 게이트 단자는 적절한 전압을 유지하게 된다. 즉, 펌프 동작이 기 시간(예를 들면, 수백 ㎲ 이상)동안 지속되더라도, 각 펌프단(PS)의 PMOS 트랜지스터(Mt)의 게이트 단자는 계속해서 안정된 전압을 유지하게 되어 안정된 출력 전압(Vpump)이 얻어질 수 있다.
도 6은 본 발명의 제 2 실시예에 따른 전하 펌프 회로를 보여주는 회로도이다.
도 6을 참조하면, 본 발명의 전하 펌프 회로는 전하 공급 소자로 사용되는 PMOS 트랜지스터(MP0)와 복수 개의 펌프단(PSa)들을 포함한다. PMOS 트랜지스터(MP0)는 전원 전압 단자(161a) 및 프리챠지 노드(162a) 사이에 연결되고, 액티브 로우 레벨의 펌프 인에이블 신호(nPUMPen)에 따라 턴 온/오프된다. 복수 개의 펌프단(PSa)들은 프리챠지 노드(162a) 및 출력 전압(Vpump)을 출력하기 위한 출력 단자(163a) 사이에 직렬 연결되어 있다. 각 펌프단(PSa)은 도 1의 드라이버 블록(140)으로부터 제공되는 서로 상보적인 제 1 및 제 2 클럭 신호들(φ, /φ)에 응답하여 펌프 동작을 수행한다. 각 펌프단(PSa)은 3개의 커패시터들(Cta, Cca, Cp)와 하나의 PMOS 트랜지스터(Mt)와 3개의 다이오드들(D1a, D2a, D3a)로 구성되는 제 1 및 제 2 전류 경로들을 포함하고, 각 펌프단(PSa)은 동일한 참조 부호들로 표기된다.
설명의 편의상, 첫 번째 펌프단(PSa)에 대한 회로 구성이 설명될 것이다. 하지만 나머지 펌프단(PSa)들 역시 동일한 회로 구성을 갖는다. 전하 전달 소자(또는 전하 전달 트랜지스터)로서 사용되는 PMOS 트랜지스터(Mta)는 게이트 단자, 드레인 단자, 소오스 단자 그리고 벌크 단자를 갖는다. PMOS 트랜지스터(Mta)의 소오스 단자는 프리챠지 노드(162a)에 연결되고, 그것의 드레인 단자는 Nta 노드에 연결되며, 그것의 게이트 단자는 커패시터(Cca)의 일 단자에 연결되어 있다. 커패시터(Cca)의 다른 단자는 클럭 신호(Φ)에 연결되어 있다. 커패시터(Cta)의 일 단자는 Nta 노드 즉, PMOS 트랜지스터(Mta)의 드레인 단자에 연결되고, 그것의 다른 단자는 클럭 신호(Φ)에 연결되어 있다. 여기서, Nt 노드는 다음의 펌프단(PSa)의 PMOS 트랜지스터(Mta)의 소오스 단자에 연결되고, 다이오드(D1a)는 제 1 전류 경로를 형성하고 다이오드들(D2a, D3a) 및 커패시터(Cp)는 제 2 전류 경로를 형성한다.
제 1 전류 경로를 형성하는 다이오드(D1a)는 PMOS 트랜지스터(Mta)의 드레인단자 즉, Nta 노드에 연결되는 애노드 단자와, PMOS 트랜지스터(Mta)의 게이트 단자에 연결되는 캐소드 단자를 갖는다. 제 2 전류 경로를 형성하는 커패시터(Cp) 및 다이오드들(D2a, D3a)에 있어서, 다이오드(D2a)의 애노드 단자는 PMOS 트랜지스터(Mta)의 게이트 단자에 연결되고, 그것의 캐소드 단자는 다이오드(D3a)의 애노드 단자에 연결되어 있다. 다이오드(D3a)의 캐소드 단자는 PMOS 트랜지스터(Mta)의 드레인 단자 즉, Nta 노드에 연결되어 있다. 다이오드(D2a)의 캐소드 단자와 다이오드(D3a)의 애노드 단자의 접속 노드에는 커패시터(Cp)의 일 단자가 연결되고, 그것의 다른 단자는 제 2 클럭 신호(/φ)를 공급받는다.
도 6에서 알 수 있듯이, 나머지 펌프단(PSa)들의 PMOS 트랜지스터(Mta)의 소오스 단자는 이전의 펌프단(PSa)의 Nta 노드 (또는 전하 전달 트랜지스터의 드레인 단자)에 연결된다. 각 펌프단(PSa)을 구성하는 PMOS 트랜지스터(Mta)의 벌크(또는 벌크 단자)는 개별적으로 플로팅 상태로 유지된다.
앞서 설명된 바와 같이, 다이오드(D1a)는 전류 또는 전하가 PMOS 트랜지스터(Mta)의 드레인 단자 (또는 Nta 노드)에서 그것의 게이트 단자로 흐르도록 전류 경로를 제공한다. 이러한 다이오드(D1a)는 Nta 노드의 전압 상승에 따라 전하가 소오스 단자 또는 이전단으로 역류하는 것을 방지하기 위해서 제공되는 것으로, PMOS 트랜지스터(Mta)의 게이트 전압을 적절하게 상승시킨다. 다이오드들(D2a, D3a) 및 커패시터(Cp)는 전류 또는 전하가 PMOS 트랜지스터(Mta)의 게이트 단자에서 그것의 드레인 단자 (또는 Nta 노드)로 흐르도록 전류 경로를 제공한다. 그러한 구성들(D2a, D3a, Cp)은 PMOS 트랜지스터(Mta)의 게이트 단자로유입되는 과다한 전하(또는 잉여 전하)를 대응하는 Nta 노드로 유출하는 데 사용된다.
각 펌프단(PSa)에서 다이오드들(D1a, D2a, D3a)은 순수한 MOS 공정에 의해서 구현될 수 있다. 이는 다이오드로 동작하도록 MOS 트랜지스터의 단자들을 적절히 연결함으로써 달성될 수 있다. MOS 트랜지스터를 이용하여 구현되는 전하 펌프 회로의 바람직한 실시예가 도 7에 도시되어 있어 있는데, 도 6의 각 펌프단(PSa)의 다이오드들(D1a, D2a, D3a)은 PMOS 트랜지스터들(Mca, Mcb, Mcc)에 각각 대응한다. 도 7을 참조하면, PMOS 트랜지스터(Mca)의 드레인 및 게이트 단자들은 PMOS 트랜지스터(Mta)의 게이트 단자에 공통으로 연결되고, 그것의 소오스 단자는 Nta 노드에 연결되어 있다. PMOS 트랜지스터(Mcb)의 소오스 단자는 PMOS 트랜지스터(Mta)의 게이트 단자에 연결되고, 그것의 드레인 및 게이트 단자들은 커패시터(Cp)의 일 단자에 공통으로 연결되어 있다. PMOS 트랜지스터(Mcc)의 소오스 단자는 커패시터(Cp)의 일 단자에 연결되고, 그것의 드레인 및 게이트 단자들은 Nta 노드 즉, PMOS 트랜지스터(Mta)의 드레인 단자에 공통으로 연결되어 있다. PMOS 트랜지스터들(Mca, Mcb, Mcc)의 벌크 단자들은 플로팅 상태로 유지된다.
본 발명의 제 2 실시예에 따른 전하 펌프 회로의 동작이 이하 도 6 내지 도 8을 참조하여 상세히 설명될 것이다. 펌프 인에이블 신호(nPUMPen)가 로우 레벨로 천이하면, 전하 공급 소자로 사용되는 PMOS 트랜지스터(MP0)가 턴 온되고 이에 따라, 전원 전압 단자(161a)에서 프리챠지 노드(162a)로 전하가 공급된다. 서로 상보적인 제 1 클럭 신호(φ)가 로우 레벨이고 제 2 클럭 신호(/φ)가 하이 레벨이면,첫 번째 펌프단(PSa) (또는 홀수 번째 펌프단들)의 PMOS 트랜지스터(Mta)의 게이트 전압은 PMOS 트랜지스터(Mta)의 소오스 전압보다 문턱 전압 이상 낮아지고, 그 결과 프리챠지 노드(162a)로 유입되는 전하는 PMOS 트랜지스터(Mta)를 통해 Nta 노드로 전달된다.
이후 제 1 클럭 신호(φ)가 하이 레벨이 되고, 제 2 클럭 신호(/φ)가 로우 레벨이 되면, 두 번째 펌프단(PSa) (또는 짝수 번째 펌프단들)의 PMOS 트랜지스터(Mta)의 게이트 전압이 그것의 소오스 전압보다 문턱 전압 이상 낮아지고, 그 결과 첫 번째 펌프단의 Nta 노드의 전하는 두 번째 펌프단의 PMOS 트랜지스터(Mta)를 통해 두 번째 펌프단의 Nta 노드로 전달된다. 이때, 첫 번째 펌프단의 PMOS 트랜지스터(Mta)의 게이트 전압은 커패시터(Cca)의 커플링 전압에 의해서 높아져 첫 번째 펌프단의 Nta 노드의 전하는 프리챠지 노드(162a)로 역류되지 않는다.
이러한 동작은 나머지 펌프단들에서도 동일하게 연속적으로 수행되며, 그 결과 전원 전압 단자(161a)에서 출력 단자(163a)로 전하가 전달된다. 이는 각 펌프단(PSa)의 Nta 노드 및 출력 단자(163a)의 전압들이 점차적으로 상승하게 됨을 의미한다. 각 펌프단(PSa)의 Nta 노드의 전압이 상승하게 될 때, 각 펌프단(PSa)의 PMOS 트랜지스터(Mta)의 게이트 단자의 전압은 앞서 설명된 것과 동일한 방법으로 각 펌프단(PSa)의 Nta 노드의 전압과 함께 상승한다. 이러한 동작은 각 Nta 노드 및 출력 단자(163a)의 전압들이 안정될 때 까지 수행될 것이다. 즉, 요구되는 출력 전압(Vpump)이 얻어질 때 까지 펌프 동작이 수행될 것이다.
출력 전압(Vpump) 및 각 Nt 노드의 전압이 안정된 후에도 계속해서 펌프 동작이 요구되는 경우, 즉, 긴 시간(예를 들면, 수백 ㎲ 이상) 동안 펌프 동작을 수행하는 경우, 각 펌프단(PSa)의 PMOS 트랜지스터(Mta)의 게이트 전압은, 제 1 전류 경로를 형성하는, 다이오드-연결된 PMOS 트랜지스터(Mca)를 통해 Nta 노드로부터 전달되는 전하로 인해서 점차적으로 증가될 것이다. 그러므로 각 펌프단(PSa)의 PMOS 트랜지스터(Mta)의 게이트와 소오스 단자들의 전압차는 펌프 동작이 수행됨에 따라 점차적으로 감소된다. 각 펌프단(PSa)의 PMOS 트랜지스터(Mta)의 게이트 전압의 상승은 다이오드-연결된 PMOS 트랜지스터들(Mcb, Mcc) 및 커패시터(Cp)로 구성되는 제 2 전류 경로에 의해서 억제될 수 있다. 즉, 각 펌프단(PSa)의 PMOS 트랜지스터(Mta)의 게이트 단자로 유입되는 과다한 전하(또는 잉여 전하)는, 제 1 클럭 신호(φ)가 하이 레벨이고 제 2 클럭 신호(/φ)가 로우 레벨일 때, 다이오드-연결된 PMOS 트랜지스터(Mcb)를 통해 PMOS 트랜지스터(Mta)의 게이트 단자에서 다이오드-연결된 다이오드-연결된 PMOS 트랜지스터(Mcc)의 소오스 단자로 전달된다. 그 다음에, 제 1 클럭 신호(φ)가 로우 레벨이고 제 2 클럭 신호(/φ)가 하이 레벨이 될 때, 다이오드-연결된 PMOS 트랜지스터(Mcc)의 소오스 단자로 전달된 잉여 전하는 Nta 노드로 유출될 수 있다. 이러한 동작의 반복에 의해서 각 펌프단(PSa)의 PMOS 트랜지스터(Mta)의 게이트 단자는 적절한 전압을 유지하게 된다. 즉, 펌프 동작이 긴 시간 동안 지속되더라도, 각 펌프단(PSa)의 PMOS 트랜지스터(Mta)의 게이트 단자는 계속해서 안정된 전압을 유지하게 되어 안정된 출력 전압(Vpump)이 얻어질 수 있다.
도 8은 본 발명의 제 3 실시예에 따른 전하 펌프 회로를 보여주는 회로도이다. 각 펌프단(PSa)의 PMOS 트랜지스터(Mta)의 게이트와 소오스 단자들의 전압차가 줄어드는 것을 억제하기 위해, 본 발명의 제 2 실시예와는 달리 PMOS 트랜지스터(Mcc)의 게이트 단자를 Nta 노드 대신 전하 전달 트랜지스터로서 사용되는 PMOS 트랜지스터(Mta)의 게이트 단자에 연결할 수도 있다. 앞에서와 같이, 각 펌프단의 PMOS 트랜지스터들(Mca, Mcb, Mcc)의 벌크 단자들은 다른 펌프단의 PMOS 트랜지스터들(Mca, Mcb, Mcc)의 벌크 단자들과 전기적으로 분리된다.
도 9는 시간의 경과에 따른 출력 전압(Vpump)의 변화를 보여주는 도면이다. 도 9에서, 참조 부호(VpumpG)는 본 발명의 실시예에 따라 얻어지는 출력 전압을 나타내며, 참조 부호(VpumpB)는 본 발명의 실시예의 각 펌프단의 제 2 전류 경로가 없는 경우에 얻어지는 출력 전압을 나타낸다. 짧은 시간(예를 들면, 수십 ㎲ 이내) 동안 펌프 동작이 수행되는 경우, 제 2 전류 경로에 관계없이 출력 전압(Vpump)은 일정함을 알 수 있다. 그러나 펌프 동작이 긴 시간(예를 들면, 수백 ㎲ 이상) 동안 계속해서 수행되면, 제 2 전류 경로를 갖지 않는 전하 펌프 회로의 출력 전압(VpumpB)은 시간의 경과에 따라 점차적으로 낮아진다. 이에 반해서, 제 2 전류 경로를 갖는 전하 펌프 회로의 출력 전압(VpumpG)은 시간의 경과에 무관하게 거의 일정하게 유지된다. 본 발명에 따른 전하 펌프 회로의 펌프 용량 및 펌프 효율의 실험 결과를 보여주는 도 10a 및 도 10b에 도시된 바와 같이, 시간의 경과에 무관하게 일정하게 유지되는 출력 전압은 전하 펌프 회로가 매우 낮은 전압(예를 들면, 2V 또는 그 보다 낮은 전원 전압)에서도 동작 가능할 뿐만 아니라 높은 펌프 효율을 갖게 한다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 전하 펌프 회로는 매우 낮은 전원 전압(예를 들면, 2V 또는 그 보다 낮은 전원 전압)에서 안정된 고전압을 생성할 수 있을 뿐만 아니라, 용량의 급격한 감소없이 긴 시간(예를 들면, 수백 ㎲ 이상) 동안 목표로 하는 고전압을 유지할 수 있다.

Claims (18)

  1. 입력 전압을 받아들이는 입력 단자(162)와;
    출력 전압을 출력하는 출력 단자(163)와; 그리고
    상기 입력 및 출력 단자들 사이에 직렬 연결되는 복수 개의 펌프단들(PS)을 포함하고,
    상기 각 펌프단(PS)은
    게이트 단자, 제 1 단자, 제 2 단자 그리고 플로팅 상태의 벌크 단자를 구비하는 전하 전달 트랜지스터(Mt)와;
    상보적인 상태를 갖는 제 1 및 제 2 클럭 신호 중 대응하는 클럭 신호와 상기 전하 전달 트랜지스터의 게이트 단자 사이에 연결되는 제 1 커패시터(Cc)와;
    상기 전하 전달 트랜지스터의 제 2 단자 및 상기 대응하는 클럭 신호 사이에 연결되는 제 2 커패시터(Ct)와; 그리고
    상기 전하 전달 트랜지스터의 제 2 단자에서 게이트 단자로 전류가 흐르도록 상기 전하 전달 트랜지스터의 게이트와 제 2 단자들 사이에 전류 경로를 제공하는 장치(D1/D1a)을 포함하는 전하 펌프 회로.
  2. 제 1 항에 있어서,
    전원 전압 단자(161) 및 상기 입력 단자(162) 사이에 연결되고 제어 신호에 따라 온/오프되는 PMOS 트랜지스터를 더 포함하는 전하 펌프 회로.
  3. 제 2 항에 있어서,
    상기 펌프단들 중 홀수 번째 펌프단들은 상기 제 1 및 제 2 클럭 신호(φ, /φ) 중 하나의 클럭 신호에 응답하여 동작하고, 짝수 번째 펌프단들은 나머지 클럭 신호에 응답하여 동작하는 전하 펌프 회로.
  4. 제 1 항에 있어서,
    전류 경로를 제공하는 장치는 PMOS 트랜지스터(D1/D1a)를 포함하고, 상기 PMOS 트랜지스터는 상기 전하 전달 트랜지스터의 게이트 단자에 공통으로 연결되는 게이트와 제 2 단자, 상기 전하 전달 트랜지스터의 제 2 단자에 연결되는 제 1 단자, 그리고 플로팅 상태를 갖는 벌크 단자를 가지는 전하 펌프 회로.
  5. 입력 전압을 받아들이는 입력 단자(162)와;
    출력 전압을 출력하는 출력 단자(163)와; 그리고
    상기 입력 및 출력 단자들 사이에 직렬 연결되는 복수 개의 펌프단들(PS)을 포함하고,
    상기 각 펌프단(PS)은
    게이트 단자, 제 1 단자, 제 2 단자 그리고 플로팅 상태의 벌크 단자를 구비하는 전하 전달 트랜지스터(Mt)와;
    상보적인 상태를 갖는 제 1 및 제 2 클럭 신호 중 대응하는 클럭 신호와 상기 전하 전달 트랜지스터의 게이트 단자 사이에 연결되는 제 1 커패시터(Cc)와;
    상기 전하 전달 트랜지스터의 제 2 단자 및 상기 대응하는 클럭 신호 사이에 연결되는 제 2 커패시터(Ct)와;
    상기 전하 전달 트랜지스터의 제 2 단자에서 게이트 단자로 전류가 흐르도록 상기 전하 전달 트랜지스터의 게이트와 제 2 단자 사이에 전류 경로를 제공하는 제 1 장치(D1/D1a)와; 그리고
    상기 전하 전달 트랜지스터의 게이트 단자에서 제 2 단자로 전류가 흐르도록 상기 전하 전달 트랜지스터의 게이트와 제 2 단자 사이에 전류 경로를 제공하는 제 2 장치(D2)를 포함하는 전하 펌프 회로.
  6. 제 5 항에 있어서,
    전원 전압 단자(161) 및 상기 입력 단자(162) 사이에 연결되고 제어 신호에 따라 온/오프되는 PMOS 트랜지스터(MP0)를 더 포함하는 전하 펌프 회로.
  7. 제 6 항에 있어서,
    상기 펌프단들 중 홀수 번째 펌프단들은 상기 제 1 및 제 2 클럭 신호(φ, /φ) 중 하나의 클럭 신호에 응답하여 동작하고, 짝수 번째 펌프단들은 나머지 클럭 신호에 응답하여 동작하는 전하 펌프 회로.
  8. 제 5 항에 있어서,
    상기 제 1 장치는 제 1 PMOS 트랜지스터(Mc1)를 포함하고, 상기 PMOS 트랜지스터는 상기 전하 전달 트랜지스터의 게이트 단자에 공통으로 연결되는 게이트와 제 2 단자, 상기 전하 전달 트랜지스터의 제 2 단자에 연결된 제 1 단자, 그리고 플로팅 상태를 가지는 벌크 단자를 갖는 전하 펌프 회로.
  9. 제 5 항에 있어서,
    상기 제 2 장치는 제 2 PMOS 트랜지스터(Mc2)를 포함하고, 상기 제 2 PMOS 트랜지스터는 상기 전하 전달 트랜지스터의 제 2 단자에 공통으로 연결되는 게이트와 제 2 단자, 상기 전하 전달 트랜지스터의 게이트 단자에 연결되는 제 1 단자, 그리고 플로팅 상태를 갖는 벌크 단자를 구비하는 전하 펌프 회로.
  10. 제 5 항에 있어서,
    상기 제 1 장치는 제 1 PMOS 트랜지스터(Mca)를 포함하고, 상기 PMOS 트랜지스터는 상기 전하 전달 트랜지스터의 게이트 단자에 공통으로 연결되는 게이트와 제 1 단자, 상기 전하 전달 트랜지스터의 제 2 단자에 연결된 제 2 단자, 그리고 플로팅 상태를 가지는 벌크 단자를 갖는 전하 펌프 회로.
  11. 제 5 항에 있어서,
    상기 제 2 장치는 제 3 커패시터와 제 2 및 제 3 PMOS 트랜지스터들을 포함하고,
    상기 제 3 커패시터는 제 1 및 제 2 클럭 신호들 중 대응하는 클럭 신호가 아닌 클럭 신호와 상기 제 2 PMOS 트랜지스터와 상기 제 3 PMOS 트랜지스터의 접속 노드 사이에 연결되고;
    상기 제 2 PMOS 트랜지스터는 상기 접속 노드에 공통으로 연결되는 게이트 단자와 제 2 단자, 상기 전하 전달 트랜지스터의 게이트 단자에 연결되는 제 1 단자, 그리고 플로팅 상태의 벌크 단자를 가지며; 그리고
    상기 제 3 PMOS 트랜지스터는 상기 전하 전달 트랜지스터의 제 2 단자에 공통으로 연결되는 게이트 단자와 제 2 단자, 상기 접속 노드에 연결되는 제 1 단자, 그리고 플로팅 상태의 벌크 단자로 구성되는 전하 펌프 회로.
  12. 제 5 항에 있어서,
    상기 제 2 장치는 제 3 커패시터와 제 2 및 제 3 PMOS 트랜지스터들을 포함하고,
    상기 제 3 커패시터는 제 1 및 제 2 클럭 신호들 중 대응하는 클럭 신호가 아닌 클럭 신호와 상기 제 2 PMOS 트랜지스터와 상기 제 3 PMOS 트랜지스터의 접속 노드 사이에 연결되고;
    상기 제 2 PMOS 트랜지스터는 상기 접속 노드에 공통으로 연결되는 게이트 단자와 제 2 단자, 상기 전하 전달 트랜지스터의 게이트 단자에 연결되는 제 1 단자, 그리고 플로팅 상태의 벌크 단자를 가지며; 그리고
    상기 제 3 PMOS 트랜지스터는 상기 전하 전달 트랜지스터의 게이트 단자에연결되는 게이트 단자, 상기 접속 노드에 연결되는 제 1 단자, 상기 전하 전달 트랜지스터의 제 2 단자에 연결되는 제 2 단자, 그리고 플로팅 상태의 벌크 단자로 구성되는 전하 펌프 회로.
  13. 입력 전압을 받아들이는 입력 단자(162)와;
    출력 전압을 출력하는 출력 단자(163)와;
    전원 전압 단자(161) 및 상기 입력 단자(162) 사이에 연결되고 제어 신호에 따라 온/오프되는 PMOS 트랜지스터와; 그리고
    상기 입력 및 출력 단자들 사이에 직렬 연결되는 복수 개의 펌프단들(PS)을 포함하고,
    상기 펌프단들 중 홀수 번째 펌프단들은 상보적인 상태들을 갖는 제 1 및 제 2 클럭 신호들 중 어느 하나의 클럭 신호에 응답하여 동작하고, 짝수 번째 펌프단들은 나머지 클럭 신호에 응답하여 동작하고;
    상기 각 펌프단(PS)은
    게이트 단자, 제 1 단자, 제 2 단자 그리고 플로팅 상태의 벌크 단자를 구비하는 전하 전달 트랜지스터(Mt)와;
    상기 제 1 및 제 2 클럭 신호들 중 대응하는 클럭 신호와 상기 전하 전달 트랜지스터의 게이트 단자 사이에 연결되는 제 1 커패시터(Cc)와;
    상기 전하 전달 트랜지스터의 제 2 단자 및 상기 대응하는 클럭 신호 사이에 연결되는 제 2 커패시터(Ct)와; 그리고
    상기 전하 전달 트랜지스터의 제 2 단자에서 게이트 단자로 전류가 흐르도록 상기 전하 전달 트랜지스터의 게이트와 제 2 단자 사이에 상기 전하 전달 트랜지스터의 게이트 단자에 공통으로 연결되는 게이트와 제 2 단자, 상기 전하 전달 트랜지스터의 제 2 단자에 연결되는 제 1 단자, 그리고 플로팅 상태를 갖는 벌크 단자를 가지는 PMOS 트랜지스터(Mc1)를 포함하는 전하 펌프 회로.
  14. 입력 전압을 받아들이는 입력 단자(162)와;
    출력 전압을 출력하는 출력 단자(163)와;
    전원 전압 단자(161) 및 상기 입력 단자(162) 사이에 연결되고 제어 신호에 따라 온/오프되는 PMOS 트랜지스터(MP0)와; 그리고
    상기 입력 및 출력 단자들 사이에 직렬 연결되는 복수 개의 펌프단들(PS)을 포함하고,
    상기 펌프단들 중 홀수 번째 펌프단들은 상보적인 상태들을 갖는 제 1 및 제 2 클럭 신호들 중 어느 하나의 클럭 신호에 응답하여 동작하고, 짝수 번째 펌프단들은 나머지 클럭 신호에 응답하여 동작하고;
    상기 각 펌프단(PS)은
    게이트 단자, 제 1 단자, 제 2 단자 그리고 플로팅 상태의 벌크 단자를 구비하는 전하 전달 트랜지스터(Mt)와;
    상기 제 1 및 제 2 클럭 신호들 중 대응하는 클럭 신호와 상기 전하 전달 트랜지스터의 게이트 단자 사이에 연결되는 제 1 커패시터(Cc)와;
    상기 전하 전달 트랜지스터의 제 2 단자 및 상기 대응하는 클럭 신호 사이에 연결되는 제 2 커패시터(Ct)와;
    상기 전하 전달 트랜지스터의 제 2 단자에서 게이트 단자로 전류가 흐르도록 상기 전하 전달 트랜지스터의 게이트와 제 2 단자 사이에 상기 전하 전달 트랜지스터의 게이트 단자에 공통으로 연결되는 게이트와 제 2 단자, 상기 전하 전달 트랜지스터의 제 2 단자에 연결되는 제 1 단자, 그리고 플로팅 상태를 갖는 벌크 단자를 가지는 PMOS 트랜지스터(Mc1)와; 그리고
    상기 전하 전달 트랜지스터의 게이트 단자에서 제 2 단자로 전류가 흐르도록 상기 전하 전달 트랜지스터의 게이트와 제 2 단자 사이에 상기 전하 전달 트랜지스터의 게이트 단자에 공통으로 연결되는 게이트와 제 2 단자, 상기 전하 전달 트랜지스터의 게이트 단자에 연결되는 제 1 단자, 그리고 플로팅 상태를 갖는 벌크 단자를 가지는 제 2 PMOS 트랜지스터(Mc2)를 포함하는 전하 펌프 회로.
  15. 입력 전압을 받아들이는 입력 단자(162)와;
    출력 전압을 출력하는 출력 단자(163)와;
    전원 전압 단자(161) 및 상기 입력 단자(162) 사이에 연결되고 제어 신호에 따라 온/오프되는 PMOS 트랜지스터(MP0)와; 그리고
    상기 입력 및 출력 단자들 사이에 직렬 연결되는 복수 개의 펌프단들(PS)을 포함하고,
    상기 각 펌프단(PS)은
    게이트 단자, 제 1 단자, 제 2 단자 그리고 플로팅 상태의 벌크 단자를 구비하는 전하 전달 트랜지스터(Mt)와;
    상기 제 1 및 제 2 클럭 신호들 중 대응하는 클럭 신호와 상기 전하 전달 트랜지스터의 게이트 단자 사이에 연결되는 제 1 커패시터(Cc)와;
    상기 전하 전달 트랜지스터의 제 2 단자 및 상기 대응하는 클럭 신호 사이에 연결되는 제 2 커패시터(Ct)와;
    상기 전하 전달 트랜지스터의 제 2 단자에서 게이트 단자로 전류가 흐르도록 상기 전하 전달 트랜지스터의 게이트와 제 2 단자 사이에 상기 전하 전달 트랜지스터의 게이트 단자에 공통으로 연결되는 게이트와 제 2 단자, 상기 전하 전달 트랜지스터의 제 2 단자에 연결되는 제 1 단자, 그리고 플로팅 상태를 갖는 벌크 단자를 가지는 PMOS 트랜지스터(Mca)와; 그리고
    상기 전하 전달 트랜지스터의 게이트 단자에서 제 2 단자로 전류가 흐르도록 상기 제 1 및 제 2 클럭 신호들에 응답하여 상기 전하 전달 트랜지스터의 게이트와 제 2 단자 사이에 제 3 커패시터와 제 2 및 제 3 PMOS 트랜지스터들을 포함하고,
    상기 제 3 커패시터는 상기 제 1 및 제 2 클럭 신호들 중 대응하는 클럭 신호가 아닌 클럭 신호와 상기 제 2 PMOS 트랜지스터 및 상기 제 3 PMOS 트랜지스터의 접속 노드 사이에 연결되고;
    상기 제 2 PMOS 트랜지스터는 상기 접속 노드에 공통으로 연결되는 게이트 단자와 제 2 단자, 상기 전하 전달 트랜지스터의 게이트 단자에 연결되는 제 1 단자, 그리고 플로팅 상태의 벌크 단자를 가지며; 그리고
    상기 제 3 PMOS 트랜지스터는 상기 전하 전달 트랜지스터의 제 2 단자에 공통으로 연결되는 게이트 단자와 제 2 단자, 상기 접속 노드에 연결되는 제 1 단자, 그리고 플로팅 상태의 벌크 단자로 구성되는 전하 펌프 회로.
  16. 입력 전압을 받아들이는 입력 단자(162)와;
    출력 전압을 출력하는 출력 단자(163)와;
    전원 전압 단자(161) 및 상기 입력 단자(162) 사이에 연결되고 제어 신호에 따라 온/오프되는 PMOS 트랜지스터(MP0)와; 그리고
    상기 입력 및 출력 단자들 사이에 직렬 연결되는 복수 개의 펌프단들(PS)을 포함하고,
    상기 각 펌프단(PS)은
    게이트 단자, 제 1 단자, 제 2 단자 그리고 플로팅 상태의 벌크 단자를 구비하는 전하 전달 트랜지스터(Mt)와;
    상기 제 1 및 제 2 클럭 신호들 중 대응하는 클럭 신호와 상기 전하 전달 트랜지스터의 게이트 단자 사이에 연결되는 제 1 커패시터(Cca)와;
    상기 전하 전달 트랜지스터의 제 2 단자 및 상기 대응하는 클럭 신호 사이에 연결되는 제 2 커패시터(Cta)와;
    상기 전하 전달 트랜지스터의 제 2 단자에서 게이트 단자로 전류가 흐르도록 상기 전하 전달 트랜지스터의 게이트와 제 2 단자 사이에 상기 전하 전달 트랜지스터의 게이트 단자에 공통으로 연결되는 게이트와 제 2 단자, 상기 전하 전달 트랜지스터의 제 2 단자에 연결되는 제 1 단자, 그리고 플로팅 상태를 갖는 벌크 단자를 가지는 PMOS 트랜지스터(Mca)와; 그리고
    상기 전하 전달 트랜지스터의 게이트 단자에서 제 2 단자로 전류가 흐르도록 상기 전하 전달 트랜지스터의 게이트와 제 2 단자들 사이에 제 3 커패시터와 제 2 및 제 3 PMOS 트랜지스터들을 포함하고,
    상기 제 3 커패시터는 상기 제 1 및 제 2 클럭 신호들 중 상기 대응하는 클럭 신호가 아닌 클럭 신호와 상기 제 2 PMOS 트랜지스터 및 상기 제 3 PMOS 트랜지스터의 접속 노드 사이에 연결되고;
    상기 제 2 PMOS 트랜지스터는 상기 접속 노드에 공통으로 연결되는 게이트 단자와 제 2 단자, 상기 전하 전달 트랜지스터의 게이트 단자에 연결되는 제 1 단자, 그리고 플로팅 상태의 벌크 단자를 가지며; 그리고
    상기 제 3 PMOS 트랜지스터는 상기 전하 전달 트랜지스터의 게이트 단자에 연결되는 게이트 단자, 상기 접속 노드에 연결되는 제 1 단자, 상기 전하 전달 트랜지스터의 제 2 단자에 연결되는 제 2 단자, 그리고 플로팅 상태의 벌크 단자로 구성되는 전하 펌프 회로.
  17. 입력 단자와 출력 단자 사이에 직렬 연결되는 복수 개의 전하 전달 트랜지스터들을 포함하는 전하 펌프 회로에 있어서:
    제 1 클럭 신호에 응답하여 상기 전하 전달 트랜지스터들 중 제 1 전하 전달 트랜지스터들 각각의 제 1 단자에서 제 2 단자로 소정 전압을 전달하는 단계와;
    상기 제 1 클럭 신호와 상보적인 위상을 갖는 제 2 클럭 신호에 응답하여 상기 전하 전달 트랜지스터들 중 제 2 전하 전달 트랜지스터들을 턴 오프시키는 단계와;
    상기 제 1 전하 전달 트랜지스터들 각각의 제 2 단자에서 게이트 단자로 소정의 전류를 전달하는 단계와; 그리고
    상기 제 1 클럭 신호에 응답하여 상기 제 2 전하 전달 트랜지스터들 각각의 게이트 단자로 전달되는 전류를 대응하는 제 2 단자로 전달하는 단계를 포함하는 것을 특징으로 하는 전하 펌프 방법.
  18. 제 17 항에 있어서,
    상기 제 1 전하 전달 트랜지스터들와 상기 제 2 전하 전달 트랜지스터들은 교대로 배열되는 것을 특징으로 하는 전하 펌프 방법.
KR10-2001-0040693A 2001-07-07 2001-07-07 전하 펌프 회로 KR100399359B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2001-0040693A KR100399359B1 (ko) 2001-07-07 2001-07-07 전하 펌프 회로
TW090122322A TW525176B (en) 2001-07-07 2001-09-10 Charge pump circuit for use in high voltage generating circuit
DE10157997A DE10157997A1 (de) 2001-07-07 2001-11-23 Ladungspumpschaltung und zugehöriges Betriebsverfahren
US10/055,269 US6690227B2 (en) 2001-07-07 2002-01-22 Charge pump circuit for use in high voltage generating circuit
JP2002197859A JP4044800B2 (ja) 2001-07-07 2002-07-05 電荷ポンプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0040693A KR100399359B1 (ko) 2001-07-07 2001-07-07 전하 펌프 회로

Publications (2)

Publication Number Publication Date
KR20030004935A KR20030004935A (ko) 2003-01-15
KR100399359B1 true KR100399359B1 (ko) 2003-09-26

Family

ID=19711916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0040693A KR100399359B1 (ko) 2001-07-07 2001-07-07 전하 펌프 회로

Country Status (5)

Country Link
US (1) US6690227B2 (ko)
JP (1) JP4044800B2 (ko)
KR (1) KR100399359B1 (ko)
DE (1) DE10157997A1 (ko)
TW (1) TW525176B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888399B2 (en) * 2002-02-08 2005-05-03 Rohm Co., Ltd. Semiconductor device equipped with a voltage step-up circuit
US6878981B2 (en) * 2003-03-20 2005-04-12 Tower Semiconductor Ltd. Triple-well charge pump stage with no threshold voltage back-bias effect
US6812773B1 (en) * 2003-05-01 2004-11-02 Taiwan Semiconductor Manufacturing Company Charge pump circuit reliability without degrading performance
WO2005043733A1 (en) * 2003-11-03 2005-05-12 Koninklijke Philips Electronics N.V. Apparatus serving as high voltage charge pump and circuit based thereon
TWI233617B (en) * 2004-01-02 2005-06-01 Univ Nat Chiao Tung Charge pump circuit suitable for low voltage process
US7030683B2 (en) * 2004-05-10 2006-04-18 Sandisk Corporation Four phase charge pump operable without phase overlap with improved efficiency
JP4143054B2 (ja) * 2004-08-19 2008-09-03 株式会社東芝 電圧生成回路
KR100640615B1 (ko) 2004-12-20 2006-11-01 삼성전자주식회사 고 전압 발생용 전하 펌프 회로
US7468383B2 (en) * 2005-02-11 2008-12-23 Cephalon, Inc. Proteasome inhibitors and methods of using the same
JP4727261B2 (ja) * 2005-03-16 2011-07-20 三菱電機株式会社 分周回路、電源回路及び表示装置
JP4851903B2 (ja) * 2005-11-08 2012-01-11 株式会社東芝 半導体チャージポンプ
JP4944571B2 (ja) * 2006-10-31 2012-06-06 オンセミコンダクター・トレーディング・リミテッド チャージポンプ回路
US8891264B1 (en) * 2006-11-15 2014-11-18 Thin Film Electronics Asa Series circuits and devices
US8115597B1 (en) * 2007-03-07 2012-02-14 Impinj, Inc. RFID tags with synchronous power rectifier
TWI328925B (en) * 2007-04-11 2010-08-11 Au Optronics Corp Negative voltage converter
US7714636B2 (en) * 2007-11-26 2010-05-11 Elite Semiconductor Memory Technology Inc. Charge pump circuit and cell thereof
JP5256398B2 (ja) * 2009-09-02 2013-08-07 日本電信電話株式会社 断熱充電回路
JP5446637B2 (ja) * 2009-09-11 2014-03-19 株式会社村田製作所 昇圧回路
KR101145315B1 (ko) * 2009-12-29 2012-05-16 에스케이하이닉스 주식회사 내부전압발생회로
JP2012164385A (ja) * 2011-02-07 2012-08-30 Rohm Co Ltd 半導体記憶装置
US11611276B2 (en) 2014-12-04 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Charge pump circuit
WO2018151853A1 (en) * 2017-02-16 2018-08-23 Wispry, Inc. Charge pump systems, devices, and methods
KR102583915B1 (ko) * 2021-08-06 2023-09-26 연세대학교 산학협력단 고속 전하 펌프 회로

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1221261B (it) * 1988-06-28 1990-06-27 Sgs Thomson Microelectronics Moltiplicatore di tensione omos
WO1998020401A1 (en) * 1996-11-05 1998-05-14 Aplus Flash Technology, Inc. Positive/negative high voltage charge pump system

Also Published As

Publication number Publication date
US20030006825A1 (en) 2003-01-09
TW525176B (en) 2003-03-21
KR20030004935A (ko) 2003-01-15
JP4044800B2 (ja) 2008-02-06
US6690227B2 (en) 2004-02-10
DE10157997A1 (de) 2003-01-30
JP2003134800A (ja) 2003-05-09

Similar Documents

Publication Publication Date Title
KR100399359B1 (ko) 전하 펌프 회로
KR0179852B1 (ko) 차지 펌프 회로
US5381051A (en) High voltage charge pump
US6788577B2 (en) Nonvolatile semiconductor memory
JP6588116B2 (ja) レベルシフタ
US7439792B2 (en) High voltage generation circuit and semiconductor device having the same
JP2010119226A (ja) チャージポンプ回路
JP2005267734A (ja) 昇圧回路及びそれを用いた不揮発性メモリ
US8519779B2 (en) Semiconductor apparatus voltage supply circuit
US20150214837A1 (en) Charge pump circuit
KR100521385B1 (ko) 고전압 발생 회로 및 그것을 포함한 반도체 메모리 장치
US8421522B2 (en) High voltage generator and method of generating high voltage
KR102381493B1 (ko) 승압 회로 및 그것을 구비한 불휘발성 메모리
KR19990050472A (ko) 승압전압 발생회로
US6191642B1 (en) Charge pump circuit
US20020153939A1 (en) Boosting circuit with high voltage generated at high speed
KR100253726B1 (ko) 승압 회로 및 강압 회로
US6736474B1 (en) Charge pump circuit
JPH1069796A (ja) 高速試験機能付半導体集積回路
CN111490676B (zh) 电荷泵电路、半导体装置以及半导体存储装置
KR100576504B1 (ko) 챠지펌프 회로
JP2005117830A (ja) チャージポンプ回路
KR101040001B1 (ko) 전압 공급 회로
KR100560769B1 (ko) 고전압 펌핑 회로
KR100525918B1 (ko) 워드라인 스위치 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 16