KR0179852B1 - 차지 펌프 회로 - Google Patents
차지 펌프 회로 Download PDFInfo
- Publication number
- KR0179852B1 KR0179852B1 KR1019950037037A KR19950037037A KR0179852B1 KR 0179852 B1 KR0179852 B1 KR 0179852B1 KR 1019950037037 A KR1019950037037 A KR 1019950037037A KR 19950037037 A KR19950037037 A KR 19950037037A KR 0179852 B1 KR0179852 B1 KR 0179852B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- power supply
- clock signal
- supply voltage
- pump
- Prior art date
Links
- 238000005086 pumping Methods 0.000 title claims description 12
- 239000003990 capacitor Substances 0.000 claims description 30
- 238000007599 discharging Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000002085 persistent effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dc-Dc Converters (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명에 의한 차지 펌프 회로는 영속성 디지털 메모리에 데이터를 기록 및 소거할 때 필요한 고전압을 발생하는데 있어, 위상이 서로 반대인 두 개의 클럭 신호가 입력됨에 따라 전원 전압의 진폭을 플러스 방향과 마이너스 방향으로 각각 소정의 레벨로 증가시키고, 그 증가된 전압을 이용하여 전원 전압을 펌핑시키는 차지 펌프 회로에 관한 것이다.
Description
제1도는 종래 기술에 의한 차지 펌프 회로의 구성을 나타낸 도면.
제2도는 본 발명 차지 펌프 회로의 일실시예의 구성을 나타낸 도면.
제3도는 제2도에서 클럭 부스터(Clock booster)의 회로 구성을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
50 : 발진부 60,70 : 클럭 부스터
80,90 : 펌프부 100 : 플러스 방향 펌프부
110 : 마이너스 방향 펌프부 120,130 : 트랜지스터
본 발명은 디지털 메모리에 고전압을 제공하는 회로에 관한 것으로, 특히 전원 전압을 플러스 방향과 마이너스 방향으로 펌프(Pump)함으로써, 칩 사이즈를 최소화하고, 외부 전압이 저전압인 경우에도 효율적으로 동작하도록 한 차지 펌프 회로에 관한 것이다.
이이피롬(EEPROM), 이피롬(EPROM) 또는 플래쉬 메모리(Flash memory) 등과 같은 영속성 디지털 메모리(Non-volatile digital memory)에 정보를 기록(Write) 또는 소거(Erase)하기 위해서는 약 12∼20V 정도의 고전압이 필요하다. 그런데, 대부분의 디지털 회로에서는 이 보다 훨씬 낮은 2∼5V 정도의 전원 전압이 공급되므로, 이 전원 전압을 영속성 디지털 메모리가 필요로 하는 고전압으로 증가시키기 위한 차지 펌프가 필요하게 된다.
제1도는 종래 기술에 의한 차지 펌프 회로를 나타낸 도면으로서, 5V 이내의 전원 전압(Vcc)을 인가받아 위상이 서로 반대인 두 개의 클럭 신호(1), (2)를 발생시켜 출력하는 발진부(10)와, 전원 전압과 상기 발진부(10)로부터 출력되는 두 클럭 신호를 인가받아 복수개의 중간 전압(intermediate voltage)을 출력하는 보조 펌프부(20)와, 상기 보조 펌프부(20)로부터 출력되는 복수개의 중간 전압을 이용하여, 상기 발진부(10)로부터 출력되는 두 클럭 신호의 진폭을 원래의 진폭보다 증가시킨 클럭 신호(1+,2+)를 출력하는 버퍼부(30)와, 상기 버퍼부(30)에서 진폭이 증가되어 출력되는 두 클럭 신호를 이용하여 전원 전압의 진폭을 증가시켜 영속성 디지탈 메모리에 데이터를 기록 및 소거하는 데 필요한 고전압(Vpp)을 출력하는 메인 펌프부(40)로 구성된다.
여기서, 상기 보조 펌프부(20)는 직렬로 연결된 복수개의 보조 펌프단(201∼20X)으로 구성되는데, 각 보조 펌프단(201∼20X)의 출력 단자인 노드(N1-NX)에서 중간 전압이 각각 출력된다. 복수개의 각 보조 펌프단(201∼20X)은 직렬로 연결된 다이오드(DA1∼DAX)와, 그 다이오드의 양극(anode)에 일측이 연결되고 타측은 위상이 서로 반대인 상기 두 블럭 신호(1), (2)중 하나에 각기 연결 된 커패시터(CA1∼CAX)로 구성된다. 그리고, 외부 전압이 다이오드(DA0)를 통하여 보조 펌프단(201)의 다이오드(DA1)의 양극에 인가된다. 다이오드(DA0)는 전하가 전원 전압쪽으로 역방향 펌프되는 것을 방지하는 역할을 한다.
상기 버퍼부(30)는 일측에 상기 보조 펌프부(20)의 노드(N1∼NX)로부터 출력된 중간 전압이 인가되고 타측은 접지되어 상기 중간 전압에 포함된 리플 성분을 제거하는 복수개의 커패시터(CB1∼CBy)와, 상기 커패시터(CB1∼CBy)에 의해 리플이 제거된 중간 전압이 각각 인가됨에 따라 클럭 신호(1)를 차례로 반전, 증폭하여 진폭이 증가된 클럭 신호(1+)를 최종 출력하는 복수개의 인버터(IA1∼IAy)와, 상기 인버터(IA1∼IAy)와 동일하게 구성되어 상기 중간 전압이 인가됨에 따라 클럭 신호(2)를 차례로 반전, 증폭하여 진폭이 증가된 클럭 신호(2+)를 최종 출력하는 복수개의 인버터(IB1∼IBy)로 구성된다.
상기 메인 펌프부(40)는 복수개의 메인 펌프단(401∼40Z)과 다이오드(DB0)가 상기 보조 펌프부(20)와 동일하게 구성되어 버퍼부(30)에서 진폭이 증가된 두 클럭 신호(1+), (2+)가 입력됨에 따라 전원 전압(Vcc)을 디지털 메모리에 필요한 고전압(Vpp)으로 증가시킨다.
이와 같이 구성된 종래 기술에 의한 차지 펌프 회로의 동작을 상세히 설명하면 다음과 같다.
전원 전압이 인가되어 발진부(10)가 위상이 서로 반대인 두 개의 클럭 신호(ø1), (ø2)를 출력하면, 보조 펌프부(20)의 각 커패시터(CA1∼CAX)가 차례로 충전과 방전을 거듭하게 된다. 커패시터(CA1)는 일측에 인가되는 클럭 신호(ø1)가 로우일 때 다이오드(DA0)를 통해 타측으로 인가되는 외부 전압에 의해 충전된다. 커패시터(CA1)에 충전된 전하는 상기 클럭 신호(ø1), (ø2)의 극성이 바뀔 때 다이오드(DA1)을 통해 상기 커패시터(CA2)로 전달된다. 이와 같은 과정을 통해 각 노드(N1∼NX)에 나타나는 중간 전압이 순차적으로 증가되는데, 각 보조 펌프단(201∼20X)에서 평균적으로 △만큼의 전압이 펌프되어 증가된다. 예를 들어, 노드(N1)에 나타나는 전압은 Vcc + △가 되고, 같은 방법으로 노드(N2)에서의 전압은 Vcc + 2△, 노드(NX) 의 전압은 Vcc + x△ 가 된다. 이와 같이, 각 노드(N1∼NX)에서 나타나는 중간 전압의 진폭은 전원 전압의 그것 보다 크게 되고, 이 중간 전압이 버퍼부(30)로 출력되어 각 인버터(IA1∼IAy, IB1∼IBy)를 구동시키게 된다.
버퍼부(30)에서는 상기 발진부(10)에서 출력된 위상이 서로 다른 두개의 클럭 신호가 각각 직렬로 연결된 인버터(IA1∼IAy), (IB1∼IBy)를 통과하게 되면 각각의 진폭이 증가된다. 인버터(IA1)에 클럭 신호(ø1)가 인가되고 인버터(IB1)에 클럭 신호(ø2)가 인가되면, 상기 노드(N1)의 중간 전압에 의해 구동되는 상기 인버터(IA1), (IB1)는 각각 클럭 신호(ø1, ø2)를 반전, 증폭하여 출력하게 된다. 마찬가지로 인버터(IA2), (IB2)는 노드(N2)에 의해 구동되고, 인버터(IAy), (IBy)는 노드(NX)에 의해 구동되어 입력되는 신호를 반전, 증폭하여 최종적으로 진폭이 증가된 클럭 신호(ø1+, ø2+)를 출력하게 된다.
이어서, 메인 펌프부(40)는 상기 버퍼부(30)에서 입력되는 증폭된 클럭 신호(ø1+, ø2+)가 복수개의 메인 펌프단(401∼40Z)에 입력됨에 따라, 상기 보조 펌프부(20)에서와 마찬가지 방법으로 인가되는 전원 전압을 충분히 증폭시킨 고전압(Vpp)을 출력하게 된다.
그러나, 이상과 같은 종래 기술에 의한 차지 펌프 회로는 메인 펌프부와 발진부사이에 보조 펌프부와 버퍼부를 구비하여야 하므로, 크기(size)가 커지는 문제점과, 보조 펌프부와 버퍼부를 구동시킴에 따라 전력 소모가 많아지는 문제점이 있었다. 그리고, 직렬 연결된 펌프단의 숫자가 증가할수록 다이오드의 문턱 전압의 증가로 인하여 펌프 효율이 감소하여, 전원 전압(Vcc)이 저전압(2볼트 미만)일 경우 각각의 펌프단에서 펌프되는 전압이 작으므로, 원하는 고전압(Vpp)을 얻기가 힘든 문제점이 있었다.
따라서, 본 발명의 목적은 전원 전압을 플러스 방향과 마이너스 방향 양 쪽으로 펌프함과 아울러 직렬 접속된 복수개의 펌프단의 갯수를 줄여 펌프 효율의 제고, 소비 전력의 절감 및 전원 전압(Vcc)이 2볼트 이하인 저전압인 경우에도 원하는 고전압(Vpp)을 용이하게 얻을 수 있는 차지 펌프 회로를 제공함에 있다.
이와 같은 목적을 달성하기 위해, 본 발명에 의한 차지 펌프 회로는 전원 전압과, 위상이 서로 반대인 한 쌍의 클럭 신호가 입력됨에 따라 전원 전압을 플러스 방향과 마이너스 방향으로 각각 소정 레벨 증가시키는 복수개의 클럭 부스터 수단과, 상기 클럭 부스터 수단의 출력 전압이 각각 입력됨에 따라 인가되는 전원 전압을 소정의 레벨로 증가시키는 복수개의 펌프 수단을 포함하여 구성된다.
이와 같이 구성된 본 발명에 의한 차지 펌프 회로는 클럭 부스터 수단에서 제 1 클럭 신호가 하이 일 때 전원 전압이 플러스 방향으로 2배만큼 펌프되고, 제 1 클럭 신호가 로우 일 때 전원 전압이 마이너스 방향으로 1배 펌프된 후 펌프부에 인가되고, 펌프부에서는 전원 전압이 클럭 부스터 수단에서 출력된 상기 전압에 의해 다시 펌프됨으로써 고전위의 전압이 출력되게 된다.
본 발명에 의한 차지 펌프 회로는 제2도에 도시된 바와 같이, 전원 전압(Vcc)이 인가됨에 따라 위상이 서로 반대인 두개의 클럭 신호(ø1, ø2)를 출력하는 발진부(50)와, 상기 두 클럭 신호(ø1), (ø2) 및 전원 전압을 입력받아 전원 전압을 플러스 방향으로 두 배의 크기로 펌프 시키고 마이너스 방향으로 한 배의 크기로 펌프시켜 출력시키는 제1, 2 클럭 부스터(60), (70)와, 상기 제1 클럭 부스터(60)의 출력 신호가 인가됨에 따라 다이오드(D1)를 통한 외부 전압을 펌프하는 제1 펌프부(80)와, 상기 제2 클럭 부스터(70)의 출력 신호가 인가됨에 따라 상기 제1 펌프부(80)의 출력 신호를 펌프하는 제2 펌프부(90)로 구성된다. 여기서, 상기 제1, 2 펌프부(80), (90)는 제1도의 보조 펌프단(201∼20X) 및 메인 펌프단(401∼40Z)과 마찬가지로 커패시터(C1), (C2) 및 다이오드(D2),(D3)로 각각 구성된다.
상기 제1, 2 클럭 부스터(60, 70)는 제3도에 도시된 바와 같이 클럭 신호(ø1), (ø2)가 인가됨에 따라 전원 전압(Vcc) 을 플러스 방향으로 2배(2×Vcc) 펌프시키는 플러스 방향 펌프부(100)와, 상기 클럭 신호(ø1), (ø2)가 인가됨에 따라 접지레벨의 전압을 마이너스 방향으로 전원 전압의 1배(-Vcc)로 펌프시키는 마이너스 방향 펌프부(110)와, 상기 클럭 신호(ø2)가 게이트에 인가되고 게이트와 소스가 접속되어 이 클럭 신호(ø2)가 로우 레벨일 때 상기 플러스 방향 펌프부(100)에서 출력되는 전압을 드레인으로 전달하는 스위칭 수단인 피 모스 트랜지스터(120)와, 상기 클럭 신호(ø2)가 게이트에 인가되고 게이트와 드레인이 접속되어 이 클럭 신호(ø2)가 하이 레벨 일 때 상기 마이너스 방향 펌프부(110)에서 출력되는 전압을 소오스로 전달하는 스위칭 수단인 엔 모스 트랜지스터(130)로 구성된다.
상기 플러스 방향 펌프부(100)는 드레인과 게이트에 전원 전압이 공통으로 인가됨에 따라 상기 전원 전압을 소오스로 출력하는 제1 피 모스 트랜지스터(101)와, 상기 제1 피 모스 트랜지스터(101)의 소오스로부터 일측의 단자로 인가되는 전압을 타측의 단자에 인가되는 상기 클럭 신호(ø2)에 의해 플러스 방향으로 펌프하는 커패시터(102)와, 상기 제1 피 모스 트랜지스터(101)의 소오스에서 출력된 전압이 상기 커패시터(102)에 의해 펌프되어 게이트에 인가됨에 따라 드레인에 인가되는 전원 전압을 소오스, 즉 노드(ND3)로 전달하는 제2 피 모스 트랜지스터(103)와, 클럭 신호(ø1)가 일측에 인가되고 타측에는 상기 제2 피 모스 트랜지스터(103)의 소오스에서 출력된 노드(ND3)의 전압이 인가됨에 따라 상기 노드(ND3)의 전압을 플러스 방향으로 펌프하는 커패시터(104)로 구성된다.
상기 마이너스 방향 펌프부(110)는 드레인과 게이트가 그라운드에 공통 접속되어 소오스의 전위, 즉 노드(ND4)의 전위를 그라운드 레벨로 만들어주는 제3 피 모스 트랜지스터(111)와, 클럭 신호(ø2)가 일측으로 인가됨에 따라 타측에 인가되는 노드(ND4)의 전압을 마이너스 방향으로 펌프하는 커패시터(112)와, 전원 전압의 크기만큼 마이너스 방향으로 펌프된 노드(ND4)의 전압이 게이트에 인가되고 드레인이 그 라운드에 접속되므로써 소오스, 즉 노드(ND5)의 전위를 그라운드 레벨로 만들어 주는 제4 피 모스 트랜지스터(113)와, 클럭 신호(ø1)가 일측으로 인가됨에 따라 타측에 인가되는 노드(ND5)의 그라운드 레벨의 전위를 전원 전압의 크기만큼 마이너스 방향으로(-Vcc) 펌프시키는 커패시터(114)로 구성된다.
이와 같이 구성된 본 발명에 의한 차지 펌프 회로의 작용 및 효과를 설명하면 다음과 같다.
본 발명에 의한 차지 펌프 회로에 전원 전압(Vcc)이 인가되면 발진부(50)가 0V∼Vcc의 범위를 스윙하며 위상이 서로 반대인 두 개의 클럭 신호(ø1), (ø2)를 발생시켜 제1, 2 클럭 부스터(60),(70)로 각각 출력한다. 상기 제1, 2 블럭 부스터(60)(70)는 상기 클럭 신호(ø1), (ø2)를 플러스 방향으로 전원 전압(Vcc)의 2배 만큼(2×Vcc) 펌프시키고, 마이너스 방향으로는 전원 전압(Vcc)의 1배만큼(-Vcc) 펌프시켜 커패시터(C1), (C2)로 각각 출력하게 된다. 상기 제1, 2 클럭 부스터(60), (70)에서 펌프된 전압은 제1, 2 펌프부(80), (90)로 각각 입력되는데, 상기 제1 펌프부(80)에서는 상기 제1 클럭 부스터(60)에서 펌프된 전압이 커패시터(C1)의 일측에 인가되고, 다이오드(D1)를 거친 전원 전압이 노드(ND1)를 통해 타측에 인가됨에 따라 상기 커패시터(C1)가 전원 전압을 펌프하게 된다. 따라서, 노드(ND1)에 나타나는 전압은 원래의 전원 전압보다 더 크게 펌프되어 제2 펌프부(90)의 노드(ND2)로 출력된다. 이 제2 펌프부(90)에서는 상기 제2 클럭 부스터(70)에서 펌프된 신호가 커패시터(C2)의 일측에 인가되고, 상기 제1 펌프부(80)의 출력 전압이 노드(ND2)를 통해 타측에 인가됨에 따라 커패시터(C2)가 상기 제1 펌프부(80)의 출력 전압을 펌프하게 된다. 따라서, 노드(ND2)에 나타나는 전압은 상기 제1 펌프부(80)에서 출력된 전압보다 더 크게 펌프되고, 이 전압이 다이오드(D3)를 통해 출력되어 영속성 디지털 메모리에 데이터를 기록 및 소거할 때 필요한 고전압(Vpp)으로 사용된다.
여기서, 제3도를 참조하여 상기의 제1, 2 클럭 부스터(60),(70)의 작용을 보다 더 상세히 설명하면 다음과 같다.
클럭 신호(ø1)가 로우일 때 클럭 신호(ø2)는 하이(High)가 된다. 이때 플러스 방향 펌프부(100)의 제1 피 모스 트랜지스터(101)의 드레인과 게이트에 전원 전압이 공통으로 인가되면 이 제1 피 모스 트랜지스터(101)는 인가되는 전원 전압에서 문턱 전압을 뺀 나머지 전압을 소오스로 출력시킨다. 커패시터(102)는 발진부(50)에서 출력되는 클럭 신호(ø2)가 일측에 인가되고, 타측에는 상기 제1 피 모스 트랜지스터(101)의 소오스에서 출력된 전압이 인가됨에 따라, 상기 제1 피 모스 트랜지스터(101)의 소오스에서 출력된 전압을 플러스 방향으로 펌프시킨다. 제2 피 모스 트랜지스터(103)는 상기 커패시터(102)에 의해 펌프된 전압이 게이트에 인가되므로, 드레인에 인가된 전원 전압을 손실없이 소오스, 즉 노드(ND3)로 전달한다. 이와 같이 클럭 신호(ø1)가 로우, 클럭 신호(ø2)가 하이 일 때, 플러스 방향 펌프부(100)의 출력단인 노드(ND3)에는 전원 전압(Vcc)이 그대로 나타나게 된다.
이어서, 0V∼Vcc의 범위로 스윙을 하는 클럭 신호(ø1)가 하이가 되고, 클럭 신호(ø2)가 로우가 되면 상기 플러스 방향 펌프부(100)의 커패시터(104)가 상기 클럭 신호(ø1)를 이용하여, 전 단계에서 전원 전압의 레벨로 증가된 노드(ND3)의 전압을 플러스 방향으로 전원 전압의 2배로(2×Vcc) 펌프시킨다. 그리고 로우인 클럭 신호(ø2)가 인가됨에 따라, 스위칭 수단인 피 모스 트랜지스터(120)가 턴 온이 된다. 그러므로 상기 커패시터(104)에 의해 전원 전압의 2배(2×Vcc)로 펌프된 노드(ND3)의 전압이 턴온된 상기 피 모스 트랜지스터(120)를 통해 출력단(OUT)으로 전달된다. 이때, 마이너스 방향 펌프부(110)의 노드(ND5)의 전압을 살펴보면 다음과 같다.
현재 클럭 신호(ø1)가 하이, 다른 클럭 신호(ø2)가 로우 상태에 있으므로, 로우 상태의 클럭 신호(ø2)가 일측에 인가되는 커패시터(112)가 제3 피 모스 트랜지스터(111)에 의해 그라운드 레벨로 떨어진 노드(ND4)의 전위를 마이너스 방향으로 펌프하게 된다. 그러므로, 제4 피 모스 트랜지스터(113)가 턴 온 되어 노드(ND5)의 전위는 그라운드 레벨로 되게 된다. 그러나, 상기 마이너스 방향 펌프부(110)의 출력 전압은 로우 상태의 클럭 신호(ø2)가 게이트에 인가됨에 따라 턴오프 되는 엔 모스 트랜지스터(130)에 의해 출력단(OUT)으로 전달되지 못하게 된다. 따라서, 출력단(OUT)의 전압은 플러스 방향 펌프부(100)의 출력 전압인 2×Vcc가 유지되게 된다.
한편, 하이 상태에 있던 클럭 신호(ø1)가 로우로 떨어지게 되면, 다른 클럭 신호(ø2)는 하이가 된다. 이때, 마이너스 방향 펌프부(110)의 커패시터(114)는 로우인 상기 클럭 신호(ø1)를 이용하여 전 단계에서 그라운드 레벨로 떨어진 노드(ND5)의 전위를 마이너스 방향으로 1배(-Vcc) 펌프하게 된다. 이와 같이 마이너스 방향으로 펌프된 노드(ND5)의 전위는 하이 상태의 클럭 신호(ø2)가 게이트에 인가됨으로써 턴 온 되는 엔 모스 트랜지스터(130)에 의해 출력단(OUT)으로 전달된다. 이때, 플러스 방향 펌프부(100)의 전위는 게이트에 인가되는 하이 상태의 클럭 신호(ø2)에 의해 턴 오프 되는 피 모스 트랜지스터(120)에 의해 출력단(OUT)으로 전달되지 못한다. 따라서 출력단(OUT)에는 마이너스 방향으로 펌프된 마이너스 방향 펌프부(110)의 출력 신호가 나타나게 된다. 이와 같이, 제1, 2클럭 부스터(60),(70)는 0V∼Vcc로 스윙하는 클럭 신호와 전원 전압이 입력되면, -Vcc∼2×Vcc로 스윙하는 신호를 발생시키게 되므로, 간단한 구성으로 전원 전압보다 3배 펌프된 신호를 발생시키게 된다. 상기 제1, 2 클럭 부스터(60), (70)에서 각각 펌프된 신호는 전술한 바와 같이 제1, 2 펌프부(80), (90)에서 인가되고, 이 제1, 2 펌프부(80), (90)는 상기 제1, 2 클럭 부스터(60), (70)에서 펌프된 신호를 이용하여 전원 전압을 펌프시킴으로써, 최종적으로 영속성 디지털 메모리에 데이터를 기록 및 소거하는데 필요한 고전압(Vpp)을 발생시킨다.
제2도의 엔 모스 트랜지스터와 피 모스 트랜지스터에는 모두 벌크 바이어스(Bulk bias)가 필요한데, 이는 트리플 웰(Triple well)의 구조로 간단히 해결될 수 있다. 또한, 스위칭 수단으로 사용된 모스 트랜지스터(120), (130)에서의 래치-업(Latch-up) 문제는 클럭 신호에 스큐(Skew)를 주어 해결할 수 있다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의한 차지 펌프 회로는 전원 전압을 플러스 방향과 마이너스 방향으로 펌프시키고, 펌프부의 갯수를 줄임으로써, 소요되는 면적을 획기적으로 줄이며, 펌프에 필요한 시간도 크게 단축한 효과가 있다. 또한, 본 발명은 인가되는 외부 전압(Vcc)이 2V 정도의 낮은 전압에서도 펌프 동작이 원활하게 수행되도록 하는 효과가 있다.
Claims (10)
- 전원 전압과, 위상이 서로 반대인 한 쌍의 클럭 신호가 입력됨에 따라 전원 전압을 플러스 방향과 마이너스 방향으로 각각 소정 레벨 증가시키는 복수개의 클럭 부스터 수단과; 상기 클럭 부스터 수단의 출력 전압이 각각 입력됨에 따라 인가되는 전원 전압을 소정의 레벨로 증가시키는 복수개의 펌프 수단을 포함하는 것을 특징으로 하는 차지 펌프 회로.
- 제1항에 있어서, 상기 클럭 부스터 수단은 상기 한 쌍의 클럭 신호가 입력됨에 따라 제1 클럭 신호가 소정의 상태에 있을 때 전원 전압을 플러스 방향으로 소정 레벨 펌프하는 플러스 방향 펌프부와; 상기 한 쌍의 블럭 신호중 제2 클럭 신호가 소정의 상태에 있을 때 상기 플러스 방향 펌프부의 출력 전압을 출력단으로 스위칭하는 제1 스위칭 수단과; 상기 한 쌍의 클럭 신호가 입력됨에 따라 제1 클럭 신호가 소정의 상태에 있을 때 전원 전압을 마이너스 방향으로 소정 레벨 펌프하는 마이너스 방향 펌프부와; 상기 제2 클럭 신호가 소정의 상태에 있을 때 상기 마이너스 방향 펌프부의 출력 전압을 출력단으로 스위칭하는 제2 스위칭 수단을 포함하는 것을 특징으로 하는 차지 펌프 회로.
- 제2항에 있어서, 상기 플러스 방향 펌프부는 드레인과 게이트에 전원 전압이 공통으로 인가됨에 따라 상기 전원 전압을 소오스로 출력하는 제1 피 모스 트랜지스터와; 상기 제2 클럭 신호가 소정의 상태가 되면 상기 제1 피 모스 트랜지스터의 소오스에서 출력되는 전압을 플러스 방향으로 펌프하는 제1 커패시터와; 상기 제1 커패시터에 의해 펌프된 전압이 게이트에 인가됨에 따라 드레인에 인가되는 전원 전압을 소오스로 전달하는 제2 피 모스 트랜지스터와; 상기 제1 클럭 신호가 소정의 상태가 되면 상기 제2 피 모스 트랜지스터의 소오스에서 출력되는 전압을 플러스 방향으로 펌프하는 제2 커패시터를 포함하는 것을 특징으로 하는 차지 펌프 회로.
- 제2항에 있어서, 상기 마이너스 방향 펌프부는 드레인과 게이트가 그라운드에 공통 접속됨으로써 소오스의 전위를 그라운드 레벨로 만들어주는 제3 피 모스 트랜지스터와; 상기 제2 클럭 신호가 소정의 상태가 되면 상기 제3 피 모스 트랜지스터의 소오스의 전압을 마이너스 방향으로 펌프하는 제3 커패시터와; 상기 제3 커패시터에 의해 펌프된 전압이 게이트에 인가됨으로써 소오스의 전압을 그라운드 레벨로 만들어 주는 제4 피 모스 트랜지스터와; 상기 제1 클럭 신호가 소정의 상태가 되면 상기 제4 피 모스 트랜지스터의 소오스의 전압을 마이너스 방향으로 펌프하는 제4 커패시터를 포함하는 것을 특징으로 하는 차지 펌프 회로.
- 제2항에 있어서, 상기 제1, 2 스위칭 수단은 제2 클럭 신호의 상태에 따라 교대로 온/오프(ON/OFF)됨을 특징으로 하는 차지 펌프 회로.
- 제5항에 있어서, 상기 제1 스위칭 수단은 상기 제2 클럭 신호의 상태가 로우일 때 턴 온됨을 특징으로 하는 차지 펌프 회로.
- 제6항에 있어서, 상기 제1 스위칭 수단은 피 모스 트랜지스터임을 특징으로 하는 차지 펌프 회로.
- 제5항에 있어서, 상기 제 2 스위칭 수단은 상기 제 2 클럭 신호의 상태가 하이일 때 턴 온됨을 특징으로 하는 차지 펌프 회로.
- 제8항에 있어서, 상기 제 2 스위칭 수단은 엔 모스 트랜지스터임을 특징으로 하는 차지 펌프 회로.
- 제1항에 있어서, 상기 펌프 수단은 양극에 인가되는 전원 전압을 일방향으로 전도하는 다이오드와; 상기 클럭 부스터 수단의 출력 전압이 일측에 인가됨에 따라 충전과 방전을 거듭함으로써, 상기 다이오드의 양극에 인가됨과 동시에 타측에 인가되는 전원 전압을 펌프시키는 커패시터를 포함하는 것을 특징으로 하는 차지 펌프 회로.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950037037A KR0179852B1 (ko) | 1995-10-25 | 1995-10-25 | 차지 펌프 회로 |
US08/581,789 US5748032A (en) | 1995-10-25 | 1996-01-02 | Charge pumping circuit for generating a high output voltage |
JP49696A JP2740947B2 (ja) | 1995-10-25 | 1996-01-08 | チャージポンプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950037037A KR0179852B1 (ko) | 1995-10-25 | 1995-10-25 | 차지 펌프 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970023419A KR970023419A (ko) | 1997-05-30 |
KR0179852B1 true KR0179852B1 (ko) | 1999-04-15 |
Family
ID=19431235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950037037A KR0179852B1 (ko) | 1995-10-25 | 1995-10-25 | 차지 펌프 회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5748032A (ko) |
JP (1) | JP2740947B2 (ko) |
KR (1) | KR0179852B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7440346B2 (en) | 2006-09-29 | 2008-10-21 | Hynix Semiconductor Inc. | Semiconductor device |
US8519779B2 (en) | 2010-12-03 | 2013-08-27 | SK Hynix Inc. | Semiconductor apparatus voltage supply circuit |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5801934A (en) * | 1996-12-12 | 1998-09-01 | Cypress Semiconductor Corp. | Charge pump with reduced power consumption |
IT1290167B1 (it) * | 1996-12-23 | 1998-10-19 | Consorzio Eagle | Pompa di carica in cmos ad alta corrente, in particolare per memorie flash eeprom |
IT1290168B1 (it) * | 1996-12-23 | 1998-10-19 | Consorzio Eagle | Pompa di carica a tensione negativa per memorie flash eeprom |
KR100251987B1 (ko) * | 1996-12-27 | 2000-05-01 | 김영환 | 하나의 회로로 형성된 포지티브 및 네거티브 차지펌프로 사용이 가능한 차지펌핑회로 |
US5933047A (en) * | 1997-04-30 | 1999-08-03 | Mosaid Technologies Incorporated | High voltage generating circuit for volatile semiconductor memories |
DE19748577C1 (de) * | 1997-11-04 | 1999-01-21 | Bosch Gmbh Robert | Ladungspumpe |
US5999425A (en) * | 1998-01-15 | 1999-12-07 | Cypress Semiconductor Corp. | Charge pump architecture for integrated circuit |
US6018472A (en) * | 1998-04-06 | 2000-01-25 | Intel Corporation | Method and apparatus for power factor correction |
US6147547A (en) * | 1998-05-25 | 2000-11-14 | Mitsubishi Denki Kabushiki Kaisha | Charge pump circuit capable of generating positive and negative voltages and nonvolatile semiconductor memory device comprising the same |
WO2000046807A1 (en) * | 1999-02-02 | 2000-08-10 | Macronix International Co., Ltd. | Improved word line boost circuit |
US6198340B1 (en) * | 1999-02-08 | 2001-03-06 | Etron Technology, Inc. | High efficiency CMOS pump circuit |
DE19924568B4 (de) * | 1999-05-28 | 2014-05-22 | Qimonda Ag | Ladungspumpe |
EP1345419B1 (en) * | 1999-09-08 | 2009-11-11 | Thomson Licensing | Multi-element loop antenna |
KR100366636B1 (ko) * | 2000-12-08 | 2003-01-09 | 삼성전자 주식회사 | 전하 펌프 전압 변환기 |
TW550589B (en) * | 2002-02-18 | 2003-09-01 | Winbond Electronics Corp | Charge pump circuit having clock voltage doubling and the method |
JP2003318270A (ja) * | 2002-04-24 | 2003-11-07 | Nec Micro Systems Ltd | バイアス電圧発生回路および半導体集積回路装置 |
US7196958B2 (en) * | 2004-08-31 | 2007-03-27 | Micron Technology, Inc. | Power efficient memory and cards |
US7382177B2 (en) * | 2004-10-25 | 2008-06-03 | Micron Technology, Inc. | Voltage charge pump and method of operating the same |
US7259612B2 (en) * | 2005-06-28 | 2007-08-21 | Atmel Corporation | Efficient charge pump for a wide range of supply voltages |
US7477093B2 (en) * | 2006-12-31 | 2009-01-13 | Sandisk 3D Llc | Multiple polarity reversible charge pump circuit |
JP5273681B2 (ja) * | 2006-12-31 | 2013-08-28 | サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニー | 複極性可逆型チャージポンプ回路および関連する方法 |
US7495500B2 (en) * | 2006-12-31 | 2009-02-24 | Sandisk 3D Llc | Method for using a multiple polarity reversible charge pump circuit |
KR100900965B1 (ko) * | 2007-11-05 | 2009-06-08 | 한국전자통신연구원 | 고전압용 씨모스 전하 펌프 |
US7894220B2 (en) * | 2008-03-27 | 2011-02-22 | Elite Semiconductor Memory Technology Inc. | Voltage generating circuit |
US8068356B2 (en) * | 2008-05-28 | 2011-11-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low power one-shot boost circuit |
KR101447917B1 (ko) * | 2008-08-01 | 2014-10-14 | 삼성전자주식회사 | 차지 펌핑 동작을 수행하는 반도체 장치 |
JP2010239609A (ja) * | 2009-03-12 | 2010-10-21 | Rohm Co Ltd | ブースト回路およびそれを用いたδς変調器、電子機器 |
JP6035824B2 (ja) * | 2012-04-05 | 2016-11-30 | ミツミ電機株式会社 | 昇圧回路 |
US10658011B2 (en) * | 2018-07-16 | 2020-05-19 | Taiwan Semiconductor Manufacturing Company Ltd. | Voltage generating system, voltage generating circuit and associated method |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS594223A (ja) * | 1982-06-30 | 1984-01-11 | Fujitsu Ltd | クロツク発生回路 |
JPS6074714A (ja) * | 1984-06-08 | 1985-04-27 | Matsushita Electric Ind Co Ltd | パルスポンプ発振回路 |
JPS62183621A (ja) * | 1986-02-08 | 1987-08-12 | Fujitsu Ltd | クロツク発生回路 |
US5057707A (en) * | 1989-07-05 | 1991-10-15 | Motorola, Inc. | Charge pump including feedback circuitry for eliminating the requirement of a separate oscillator |
IT1258242B (it) * | 1991-11-07 | 1996-02-22 | Samsung Electronics Co Ltd | Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione |
US5397928A (en) * | 1992-01-17 | 1995-03-14 | Sipex Corporation | Voltage tripler using a charge pump having a single multiplexed charge transfer capacitor |
US5280420A (en) * | 1992-10-02 | 1994-01-18 | National Semiconductor Corporation | Charge pump which operates on a low voltage power supply |
JPH06309868A (ja) * | 1993-04-26 | 1994-11-04 | Hitachi Ltd | 半導体記憶装置 |
DE4324855C1 (de) * | 1993-07-23 | 1994-09-22 | Siemens Ag | Ladungspumpe |
US5532915A (en) * | 1994-03-23 | 1996-07-02 | Intel Corporation | Method and apparatus for providing an ultra low power regulated negative charge pump |
-
1995
- 1995-10-25 KR KR1019950037037A patent/KR0179852B1/ko not_active IP Right Cessation
-
1996
- 1996-01-02 US US08/581,789 patent/US5748032A/en not_active Expired - Lifetime
- 1996-01-08 JP JP49696A patent/JP2740947B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7440346B2 (en) | 2006-09-29 | 2008-10-21 | Hynix Semiconductor Inc. | Semiconductor device |
US8519779B2 (en) | 2010-12-03 | 2013-08-27 | SK Hynix Inc. | Semiconductor apparatus voltage supply circuit |
Also Published As
Publication number | Publication date |
---|---|
KR970023419A (ko) | 1997-05-30 |
JPH09131050A (ja) | 1997-05-16 |
JP2740947B2 (ja) | 1998-04-15 |
US5748032A (en) | 1998-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0179852B1 (ko) | 차지 펌프 회로 | |
KR100347144B1 (ko) | 고전압 발생회로 | |
US4935644A (en) | Charge pump circuit having a boosted output signal | |
JP3422838B2 (ja) | 高電圧チャ−ジ・ポンプ | |
US6046626A (en) | Voltage transfer circuit and a booster circuit, and an IC card comprising the same | |
US6418040B1 (en) | Bi-directional architecture for a high-voltage cross-coupled charge pump | |
US5905402A (en) | Voltage pump circuit having an independent well-bias voltage | |
KR100399359B1 (ko) | 전하 펌프 회로 | |
US20050168267A1 (en) | Charge pump with fibonacci number multiplication | |
US20080079480A1 (en) | Electronic device including boosting circuit | |
US6184594B1 (en) | Multi-stage charge pump having high-voltage pump control feedback and method of operating same | |
KR19980069266A (ko) | 부트스트랩 챠지 펌프회로 | |
JPH06217527A (ja) | 高効率nチャネルチャージポンプ | |
US8421522B2 (en) | High voltage generator and method of generating high voltage | |
US7030684B2 (en) | High voltage switch circuit of semiconductor device | |
US6696883B1 (en) | Negative bias charge pump | |
US6191642B1 (en) | Charge pump circuit | |
US5969961A (en) | Load pump type of voltage generator circuit | |
KR100456593B1 (ko) | 저전압 승압 회로 | |
US6621326B1 (en) | P-channel negative pumps | |
US5920470A (en) | Charge pumping circuit used for a positive and negative charge pump formed in a single circuit | |
KR100576504B1 (ko) | 챠지펌프 회로 | |
KR100240422B1 (ko) | 반도체 장치의 승압 회로 | |
US7148739B2 (en) | Charge pump element with body effect cancellation for early charge pump stages | |
JP3354708B2 (ja) | 半導体昇圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20141020 Year of fee payment: 17 |
|
EXPY | Expiration of term |