KR100347144B1

KR100347144B1 - 고전압 발생회로

Info

Publication number: KR100347144B1
Application number: KR1020000023496A
Authority: KR
Inventors: 김용환
Original assignee: 주식회사 하이닉스반도체
Priority date: 2000-05-02
Filing date: 2000-05-02
Publication date: 2002-08-03
Also published as: KR20010100439A; US6545529B2; US20010038306A1

Abstract

본 발명에 따른 고전압 발생회로는 펌핑동작과 프리차지 동작을 교번적으로 수행하는 복수의 펌프단과 첫 번째 펌프단을 VDD레벨로 프리차지하는 프리차지단을 포함한다. 상기 각 펌프단은 1클럭싸이클동안 펌핑동작과 프리차지동작을 교번적으로 수행하는 대칭적 구조의 제1,제2펌프와 제1,제2펌프의 펌핑 캐폐시터사이에 접속된 전하전달 스위치를 구비하여, 1클럭싸이클이 종료되기전 제1,제2펌프의 각 펌핑 캐폐시터의 전하를 전하전달 스위치를 통하여 공유한다.

Description

고전압 발생회로{HIGH VOLTAGE GENERATING CIRCUIT}

본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 반도체 메모리장치의 고전압 발생회로에 관한 것이다.

도 1에는 미합중국 특허번호 5,818,289에 기술된 종래의 고전압 발생회로의 일 예가 도시되어 있다. 도 1에 도시된 바와같이, 종래의 고전압 발생회로는 오실레이터(10), 클럭신호 발생기(12), 펌프회로(14) 및 레귤레이터(16)로 구성된다.

오실레이터(10)는 클럭신호 발생기(12)의 동작을 트리거하기 위한 오실레이션신호(OSC)를 발생하며, 통상 인에이블신호(EN)에 의해 초기 동작되는 링 오실레이터로 구현된다.

클럭신호 발생기(12)는 오실레이션신호(OSC)에 의해 트리거되어, 펌프회로(14)의 동작을 제어하기 위한 클럭신호들을 발생한다. 펌프회로(14)는 다단의 차지펌프들로 구성되며, 클럭신호 발생기(12)에서 출력된 클럭신호에 따라 펌핑동작을 수행하여 메모리셀의 프로그램 및 소거동작에 필요한 고전압을 출력한다.

레귤레이터(16)는 펌프회로(14)의 출력전압이 원하는 레벨에 도달되면 오실레이터(10)를 턴오프시키기 위한 리셋신호(RST)를 출력한다. 즉, 레귤레이터(16)는 펌프회로(14)의 출력전압이 원하는 레벨에 도달되도록 오실레이터(10)의 동작을 제어하는 역할을 수행한다. 따라서, 레귤레이터(16)에 의해 오실레이터(10)가 턴온 또는 턴오프되면 클럭신호발생기(12)에서 출력되는 클럭신호들의 주파수를 변화되어, 펌프회로(14)로부터 원하는 고전압을 얻을 수 있게 된다.

도 2는 클럭신호 발생기(12)의 상세 회로도이다.

도 2에 도시된 바와같이, 플리플롭(220)은 오실레이션신호(OSC)를 2분주하여 클럭신호(Ph0),(Ph0#)들을 출력하며, 리셋신호(RST)에 의해 리셋된다. 그리고, 복수의 로직 게이트들은 오실레이션신호(OSC) 및/또는 플리플롭(2200의 출력을 입력받아, 펌프회로(14)의 동작을 제어하기 위한 클럭신호(Ph1#, Ph2#,Ph3,Ph1a,Ph2a)들을 발생한다. 즉, 인버터(231),(232)는 오실레이션신호(OSC)를 지연시켜 신호(OSC-T)를 발생한다. 낸드게이트(234)와 인버터(236)는 신호(Ph0),(OSC-T)를 이용하여 클럭신호(Ph1)를 발생하고, 낸드게이트(244)와 인버터(246)는 신호(Ph0#),(OSC-T)를 이용하여 클럭신호(Ph2)를 발생한다. 그리고, 인버터(238)는 클럭신호(Ph1)를 반전시켜 클럭신호(Ph1#)를 생성하고, 인버터(248)는 클럭신호(Ph2)를 반전시켜 클럭신호(Ph2#)를 생성한다.

인버터(240),(242)는 클럭신호(Ph1)를 지연시켜 클럭신호(Ph1d)를 생성하고, 인버터(250),(252)는 클럭신호(Ph2)를 지연시켜 클럭신호(Ph2d)를 생성한다. 또한, 노아게이트(254)는 오실레이션신호(OSC)와 클럭신호(Ph1d),(Ph2d)를 노아링하여 클럭신호(Ph3)를 발생한다. 그리고, 낸드게이트(256)와 인버터(258)는 오실레이션신호(OSC)와 클럭신호(Ph1d)를 이용하여 클럭신호(Ph1a)를 발생하고, 낸드게이트(260)와 인버터(262)는 오실레이션신호(OSC)와 클럭신호(Ph2d)를 이용하여클럭신호(Ph2a)를 발생한다.

도 3에는 클럭신호(Ph1#,Ph2#, Ph3, Ph1a, Ph2a)에 의해 제어되는 펌프회로(14)의 상세 회로도가 도시되어 있다.

도 3에 도시된 바와같이 펌프회로(14)는 전하전달 스위치(80)에 의해 접속된 제1,제2펌프단(160),(170)으로 구성된다. 제1펌프단(160)의 입력은 전원전압 또는 이전 펌프단의 출력이며, 제2펌프단(1700의 출력은 다음 펌프단의 입력으로 또는 제2펌프단(1700이 마지막 차지펌프일 경우는 출력단으로 제공된다.

제1펌프단(160)은 스위칭 트랜지스터(60), 캐페시터(62), 스위칭 트랜지스터(60)가 턴온될 때 다이오드로 동작되는 트랜지스터(64) 및 펌프 캐폐시터(66)을 포함한다. 이때, 캐폐시터(68),(69)는 각각 펌프 캐폐시터(66),(67)와 연관된 클럭 드라이버측의 기생 캐페시턴스를 나타내며, 캐폐시터(70),(71)는 각각 충전노드(St1),(St2)의 기생 캐페시턴스를 나타낸다.

트랜지스터(72),(74)들은 클럭 드라이버로서 사용되며, 전원전압라인(54)은 트랜지스터(74),(75)를 위한 파워소스로서 사용된다. 이때, 제1펌프단이 첫번째 펌프단일 경우 입력 공급전압과 전원전압 라인(54)의 전압은 Vdd레벨로 동일하다. 또한, 제2펌프단의 구성은 번호만 다를 뿐 제1펌프단(St1)과 동일하기 때문에 상세한 구성설명은 생략하기로 한다.

이와 같이 구성된 펌프회로(14)의 동작을 도 4의 파형도를 참조하여 설명하면 다음과 같다.

시간(t1)에서 클럭신호(Ph1#)가 로우레벨이 되면 트랜지스터(74)가 턴온되어,노드(S1P)는 전원전압라인(54)의 전압레벨(Vdd)로 차지된다. 노드(S1P)가 Vdd레벨로 차지되면 펌프 캐폐시터(66)의 펌핑동작에 의해 노드(St1)의 전압이 상승되어 스위칭 트랜지스터(60)가 턴온된다. 그 결과, 턴온된 스위칭 트랜지스터(60)를 통하여 노드(VG1)는 입력 공급전압레벨로 차지된다. 시간(t2)에서 클럭신호(Ph1a)가 하이레벨이 되면 트랜지스터(73)가 턴온되어 노드(S2P)는 접지레벨로 풀다운된다.

시간(t3)에서 클럭신호(Ph1#)가 하이레벨이 되면 턴오프된 트랜지스터(74)에 의해 노드(S1P)는 전원전압라인(54)과 분리된다. 잠시 후 클럭신호(Ph3)가 하이레벨이 되면 전하전달 스위치(80)가 턴온되어 노드(S1P)와 노드(S2P)가 접속된다. 따라서, 다음 충전싸이클을 위하여 노드(S1P)의 전하가 노드(S2P)로 즉, 기생 캐폐시터(68)로부터 기생 캐페시터(69)로 전달된다. 이때, 전달된 전하의 양은 캐폐시터(68)에 저장된 전하의 1/2이다. 그리고, 시간(t4)가 되기 바로전에 클럭신호(Ph3)가 로우레벨이 되면 노드(S1P)는 노드(S2P)로부터 분리된다.

시간(t4)가 되어 클럭신호(Ph2#)가 로우레벨이 되면 트랜지스터(75)를 통하여 노드(S2P)는 전원전압으로 차지되기 때문에, 펌프 캐폐시터(67)의 펌핑동작에 의한 노드(St2)의 상승전압에 따라 스위칭 트랜지스터(61)가 턴온된다.

시간(t5)에서 클럭신호(Ph2a)가 하이레벨이 되면 노드(S1P)의 전하는 트랜지스터(72)를 통하여 접지측으로 방전되고, 노드(VG1)의 전압은 캐폐시터(62)의 펌핑동작에 의해 입력 공급전압이상으로 증가된다. 그 결과, 증가된 노드(VG1)의 전압에 의해 스위칭 트랜지스터(64)가 턴온되어, 입력 공급전압이 문턱전압 강하없이 노드(St1) 및 노드(VG2)로 제공된다. 그리고, 시간(t6)에서 클럭신호(Ph2#)가 하이레벨이 되면 노드(S2P)가 전원전압라인(54)로부터 분리된다.

시간(t6)이후에 클럭신호(Ph3)가 하이레벨이 되면 전하전달 스위치(80)가 턴온되어 다시 노드(S1P)가 노드(S2P)에 접속된다. 이것은 노드(S2P)의 전하를 노드(S1P)로 다시말하면 기생 캐페시터(69)의 충전전하를 기생 캐페시터(68)로 전달하기 위함이다. 이후, 노드(S2P)로부터 노드(S1P)를 분리시키기 위하여 클럭신호(Ph3)는 시간(t7)이 되기 바로전에 로우레벨이 된다.

시간(t7)에서 클럭신호(Ph1#)가 다시 로우레벨이 되면 트랜지스터(74)를 통하여 노드(S1P)와 전원전압라인(54)이 접속되기 때문에, 노드(St1)의 전압은 펌프 캐폐시터(66)에 의해 입력 공급전압레벨 이상으로 펑핑된다. 그리고, 시간(t7)이후에 클럭신호(Ph1a)가 하이레벨이 되면 캐폐시터(63)의 펌핑동작에 스위칭 트랜지스터(65)가 턴온되어 노드(St1)의 전압이 노드(St2)로 전달된다. 그리고, 상기 노드(St2)의 전압은 클럭신호(Ph2#)이 다시 로우레벨이 될 때 펌프 캐폐시터(67)에 의해 펌핑되어 출력 트랜지스터(77)를 통하여 출력된다.

이와같이, 종래의 고전압 발생회로는 펌핑동작중에 다음 충전싸이클을 위하여 기생 개폐시터(68)(또는 69)에 충전된 전하를 전하전달 스위치(80)를 통하여 기생 캐페시터(69)(또는 68)로 전달함으로써 전하를 공유(Sharing)한다.

그러나, 종래의 고전압 발생회로에서 펌프회로는 두 펌프단의 기생 캐폐시터를 프리차지 및 디스차지하기 위한 소정의 전하공유시간을 갖기 때문에 동작속도가 저하된다.

그리고, 종래의 펌프회로에서는 2개의 펌프단사이에서만 전하공유가 일어나기 때문에 만약 3개의 펌프단으로 구성된 펌프회로의 경우는 전하 공유의 효과가 떨어지게 된다.

또한, 종래의 펌프회로는 출력단에서의 전류역류를 방지하기 위한 다이오드형 트랜지스터(77)를 사용하기 때문에 다이오드형 트랜지스터(77)에 의해 출력단의 전압이 강하된다. 따라서, 종래의 고전압 발생회로는 상기와 같은 단점들에 의해 펌핑효율이 저하되는 문제점이 발생된다.

따라서, 본 발명의 목적은 전력소모와 칩면적을 줄일 수 있는 고전압 발생회로를 제공하는데 있다.

본 발명의 다른 목적은 펌핑효율을 증가시켜 저전력 칩에 적당한 차지펌프회로를 제공하는데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 고전압 발생회로는 오실레이터에서 출력된 오실레이션 신호를 입력받아 복수의 클럭신호를 발생하는 클럭신호 발생기와, 클럭신호 발생기에서 출력된 클럭신호를 입력받아 복수의 고전압 클럭신호를 발생하는 고전압 클럭 발생기와, 상기 클럭신호 발생기와 고전압 클럭 발생기에서 출력된 클럭신호들 및 고전압 클럭신호들에 따라 펌핑동작과 프리차지동작을 교번적으로 수행하여 펌핑전압을 출력하는 펌프회로를 포함한다.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 펌프회로는 복수의 클럭신호 및 고전압 클럭신호에 따라 펌핑동작과 프리차지 동작을 교번적으로 수행하는 제1,제2펌프단과, 고전압 클럭신호에 따라 제1펌프단을 VDD레벨로 프리차지하는 프리차지부로 구성되며, 상기 각 펌프단은 서로 대칭구조를 갖으며, 펌프회로의 1클럭싸이클동안 펌핑동작과 프리차지동작을 교번적으로 수행하는 펌핑 캐폐시터를 각각 구비한 제1,제2펌프와; 제1,제2펌프의 펌핑 캐폐시터사이에 접속되어, 펌프회로의 1클럭싸이클이 종료되기전에 펌핑동작을 수행한 펌핑 캐폐시터의 입력노드와 프리차지동작을 수행한 펌프캐폐시터의 입력노드를 전기적으로 접속시키는 전하전달 스위치로 구성된다.

도 1은 종래의 고전압 발생회로의 블럭도.

도 2는 도 1에서 클럭신호 발생기의 상세 회로도

도 3은 도 2에서 복수의 클럭신호들에 의해 제어되는 펌프회로의 상세 회로도.

도 4는 도3에 도시된 펌프회로의 동작을 제어하기 위하여 사용된 클럭신호들의 타이밍도.

도 5는 본 발명에 따른 고전압 발생회로의 블럭도.

도 6은 도 5에서 클럭신호 발생기의 상세 회로도

도 7은 도 5의 클럭신호 발생기에서 출력된 클럭신호의 타이밍도.

도 8은 도 5에서 고전압 클럭신호 발생기의 상세 회로도.

도 9는 도 5에서 펌프회로의 블럭도.

도 10은 도 9에 도시된 펌프회로의 상세 회로도.

도 11은 도 9에 도시된 펌프회로의 동작을 제어하기 위하여 사용된 클럭신호들의 타이밍도.

도 12는 도 9에서 각 펌프단에서, 펌핑동작을 수행하는 펌프 캐폐시터의 입력노드와 프리차지동작을 수행하는 펌프 캐폐시터사이의 전하공유를 나타낸 도면.

*** 도면의 주요 부분에 대한 부호의 설명 ***

31-33 : 제1-제3고전압 클럭신호 발생기

41,42 : 제1,제2프리차지부

51,61 : 제1펌프 52,62 : 제2펌프

53,63 : 전하공유 스위치 100 : 오실레이터

200 : 클럭신호 발생기 300 : 고전압 클럭신호 발생기

400 : 펌프회로 401 : 프리차지부

402 : 제1펌프단 403 : 제2펌프단

이하, 본 발명의 바람직한 실시예를 도면을 참조하여 설명하면 다음과 같다.

도 5는 본 발명의 실시예에 따른 고전압 발생회로의 블록도이다.

도 5에 도시된 바와같이, 본 발명에 따른 고전압 발생회로는 오실레이터(100), 클럭신호 발생기(200), 고전압 클럭신호 발생부(300) 및 펌프회로(400)로 구성된다. 오실레이터(100)는 클럭신호 발생기(200)의 동작을 트리거하기 위한 오실레이션 신호(OSC)를 출력하고, 클럭신호 발생기(200)는 오실레이션 신호(OSC)를 입력받아 VDD레벨의 제1-제5 클럭신호(CLKX,CLKY,CLKH,CLKT,CLKB)들을 발생한다.

도 6에는 클럭신호 발생기(200)의 상세 회로도가 도시되어 있다.

도 6에 도시된 바와같이, 입력 오실레이션 신호(OSC)는 RC지연기(201)에서 소정 시간 지연된 후 인버터들(202),(203)에 의해 순차 반전되는데, 상기 RC지연기(201)의 지연시간은 저항(R) 및 캐폐시터(C)의 충/방전시간에 의해 결정된다. 낸드게이트(205)는 인버터(203)의 출력과 오실레이션 신호(OSC)를 낸딩하고, 인버터(206)는 낸드게이트(205)의 출력을 반전시킨다. 그 결과,인버터(203),(204),(206)의 출력은 각각 제1-제3클럭신호(CLKX),(CLKY),(CLKH)가 된다.

그리고, 낸드게이트(208)는 제1클럭신호(CLKX)와 인버터(207)에서 반전된 제3클럭신호(CLKH)를 낸딩하고, 그 낸드게이트(208)의 출력은 인버터(209),(210)들에 의해 순차 반전된다. 그 결과, 인버터(209)의 출력은 제4클럭신호(CLKT)가 되며 인버터(210)의 출력은 제5클럭신호(CLKB)가 된다. 그리고, 상기 제1-제5클럭신호(CLKX,CLKY,CLKH,CLKT,CLKB)의 상세 파형은 도 7에 도시되어 있다.

고전압 클럭신호 발생부(300)는 클럭신호 발생기(200)로부터 VDD레벨의 제3-제5클럭신호(CLKH,CLKT,CLKB)들을 입력받아, 펌프회로(400)로 2VDD레벨의 제1-제6 고전압 클럭신호(HCLKX,HCLKY,TCLKX,TCLKY,BCLKX,BCLKY)들을 출력한다.

고전압 클럭신호 발생부(300)는 동일한 구성을 갖는 제1-제3하이클럭 발생기(31-33)들로 구성되는데, 제1고전압 클럭신호 발생기(31)는 제3클럭신호(CLKH)를 입력받아 제1,제2고전압 클럭신호(HCLKX),(HCLKY)들을 발생하고, 제2고전압 클럭신호 발생기(32)는 제4클럭신호(CLKT)를 입력받아 제3,제4고전압 클럭신호(TCLKX),(TCLKY)들을 발생한다. 또한, 제3고전압 클럭신호 발생기(33)는 제5클럭신호(CLKB)를 입력받아 제5,제6고전압 클럭신호(BCLKX),(BCLKY)들을 발생한다. 도 8은 제1-제3고전압 클럭신호 발생기(31-33)의 상세 회로도로서, 설명의 편의를 위해 제1고전압 클럭신호 발생기(31)를 예로들어 설명하기로 한다.

캐폐시터(301),(306)들은 제3클럭신호(CLKH)의 레벨에 따라 펌핑동작과 프리차지동작을 교번적으로 수행한다. 즉, 제3클럭신호(CLKH)가 하이레벨일 때 예를들어 이전싸이클에서 VDD레벨로 프리차지된 캐폐시터(301)는 펌핑동작을 수행한다. 상기 캐폐시터(301)의 펌핑전압(2VDD레벨)에 의해 PMOS트랜지스터(303)와 NMOS트랜지스터(307)가 턴온되고, NMOS트랜지스터(309)는 인버터(305),(310)들에서 순차 반전된 제3클럭신호(CLKH)에 의해 턴온된다. 따라서, 제1 고전압 클럭신호(HCLKX)는 PMOS트랜지스터(303)를 통하여 전달된 2VDD레벨의 펌핑전압에 의해 2VDD레벨이 되고, 제2 고전압 클럭신호(HCLKY)는 접지전압(VSS)에 의해 0레벨이 된다. 이때, 캐폐시터(306)는 트랜지스터(307)를 통하여 전달된 전원전압(VDD)에 의해 VDD레벨로 프리차지된다.

제3클럭신호(CLKH)가 로우레벨로 천이하면 이전 싸이클에서 VDD레벨로 프리차지된 캐폐시터(306)는 펌핑동작을 수행한다. 그 결과, 캐폐시터(306)의 펌핑전압(2VDD레벨)에 의해 PMOS트랜지스터(308)와 NMOS트랜지스터(302)가 턴온되고, NMOS트랜지스터(304)는 인버터(305)의 출력에 의해 턴온된다. 따라서, 제2고전압 클럭신호(HCLKY)는 PMOS트랜지스터(308)를 통하여 전달된 2VDD레벨의 펌핑전압에 의해 2VDD레벨이 되고, 제1고전압 클럭신호(HCLKX)는 접지전압(VSS)에 의해 0레벨이 된다. 이때, 캐폐시터(301)는 트랜지스터(302)를 통하여 전달된 전원전압(VDD)에 의해 VDD레벨로 프리차지된다.

펌프회로(400)는 클럭신호 발생기(200)에서 출력된 VDD레벨의 제1,제2클럭신호(CLKX,CLKY)들과 고전압 클럭신호 발생부(300)에서 출력된 2VDD레벨의 제1-제6고전압 클럭신호(HCLKX,HCLKY,TCLKX,TCLKY,BCLKX,BCLKY)들에 의해 제어되어 펌핑동작을 수행한다.

도 9는 프리차지단과(401)과 제1,제2펌프단(402)(403)으로 구성된 본 발명의 실시예에 따른 펌프회로(400)의 블록도이다. 이때, 프리차지단(401)에 접속되는 펌프단의 수는 원하는 출력전압의 레벨에 따라 추가 또는 삭제될 수 있다.

프리차지단(401)은 제1펌프단(402)을 VDD레벨로 프리차지하기 위한 블록으로서, 서로 대칭적인 구조를 갖는 제1,제2프리차지부(41),(42)가 하나의 프리차지쌍을 형성한다. 따라서, 상기 제1,제2프리차지부(41),(42)들은 각각 제2,제1고전압 클럭신호(HCLKY),(HCLKX)의 레벨에 따라 제1펌프단(402)을 교번적으로 프리차지시킨다.

제1펌프단(402)은 프리차지단(401)에서 출력된 프리차지 전압(VDD)을 2VDD로 펌핑하기 위한 블록이고, 제2펌프단(403)은 제1펌프단(402)에서 출력된 전압(2VDD)을 3VDD로 펌핑하기 위한 블록이다. 제1펌프단(402)은 제1,제2프리차지부(41),(42)에 각각 접속되어 하나의 펌프쌍을 형성하는 제1,제2펌프(51),(52)와, 상기 제1,제2펌프(51),(52)사이의 전하를 공유하기 위한 전하공유 스위치(53)로 구성된다. 이때, 제1,제2펌프(51),(52)들은 서로 대칭적인 구조를 갖으며, 전하공유 스위치(53)는 트랜지스터로 구현된다.

제2펌프단(403)은 제1,제2펌프(61),(62)와 전하공유 스위치(63)로 구성되는데, 제1,제2펌프(61),(62)의 구성은 클럭신호들의 순서를 제외하면 제1펌프단(402)의 구성과 동일하다. 즉, 제1펌프(61)에는 제1펌프단(402)의 제2펌프(52)로 입력되는 클럭신호들(CLKX,BCLKX,HCLKX)이 입력되고, 제2펌프(62)에는 제1펌프단(402)의 제1펌프(51)로 입력되는 클럭신호들(CLKY,BCLKY,HCLKY)이 입력된다. 이것은제1펌프단(402)의 제1,제2펌프(51),(52)가 각각 펌핑동작과 프리차지동작을 수행할 때 제2펌프단(403)의 제1,제2펌프(61),(62)는 반대로 프리차지동작과 펌핑동작을 수행할 수 있도록 하기 위함이다.

따라서, 프리차지단(401)에 복수의 펌프단이 접속될 때 홀수번째 펌프단의 제1펌프와 짝수번째 펌프단의 제2펌프에는 클럭신호(CLKX),(BCLKX),(HCLKX)들이 입력되고, 홀수번째 펌프단의 제2펌프와 짝수번째 펌프단의 제1펌프에는 클럭신호(CLKY),(BCLKY),(HCLKY)들이 입력된다.

제1,제2펌프단(402),(403)의 전하공유 스위치(53),(63)들은 펌프동작을 수행하는 펌프단으로부터 프리차지동작을 수행하는 펌프단으로 전하를 전달하기 위하여 사용된다. 예를들면, 전하공유 스위치(53)는 제1펌프(51)가 펌핑동작→프리차지동작을 수행하기전에 제1펌프(51)내에 있는 펌프 캐폐시터의 전하(charge)를 일정 시간동안 제2펌프(52)의 제2펌프 캐폐시터(미도시)로 전달하여(전하공유), 제2펌프가(52)가 프리차지동작→펌핑동작을 수행할 때 동작전류를 줄이는 역할을 수행한다. 이때, 2VDD레벨의 제3,제4고전압 클럭신호(TCLKX,TCLKY)를 전하공유 스위치(53),(63)의 게이트에 인가하여 전하의 공유속도를 증가시킨다.

도 10은 도 9의 블록도에 해당하는 펌프회로(400)의 상세 구성도이다.

제1,제2프리차지부(41),(42)에서, 101,111은 전달 트랜지스터이고, 102,112는 프리차지 트랜지스터이며, 103,113은 게이트 펌핑 캐폐시터이다. 상기 게이트 펌핑 캐폐시터(103),(113)들은 각각 제2,제1고전압 클럭신호(HCLKY),(HCLKX)에 따라 펌핑동작을 수행하고, 전달트랜지스터(101),(111)들은 게이트 펌핑 캐페시터(103),(113)의펌핑전압(2VDD)에 따라 전원전압(VDD)을 제1펌프단(402)으로 전달한다. 그리고, 프리차지 트랜지스터(102)는 전달 트랜지스터(101)의 게이트전압에 따라 게이트 펌핑 캐폐시터(103)를 전원전압(VDD)으로 프리차지하고, 프리차지 트랜지스터(112)는 전달 트랜지스터(101)의 게이트전압에 따라 게이트 펌핑 캐폐시터(113)를 전원전압(VDD)으로 프리차지시킨다.

제1,제2펌프(51),(52)에서, 124,134는 펌프 캐폐시터이고, 121,131은 전달 트랜지스터이고, 122,132는 프리차지 트랜지스터이며, 123,133은 게이트 펌핑 캐폐시터이다. 또한, 125, 135는 각각 제1,제2클럭신호(CLKX),(CLKY)의 입력을 제어하기 위한 트랜지스터이고, 53은 NMOS트랜지스터로 구현된 전하공유스위치이다.

상기 트랜지스터(122),(132)와 캐폐시터(123),(133)는 전달 트랜지스터(121),(131)의 문턱전압(Vt)에 의해 펌핑전압(2VDD)이 강하(2VDD-Vt)되는 것을 보상하기 위하여 사용된다. 즉, 전송 트랜지스터(121),(131)들의 게이트전압을 드레인전압보다 VDD만큼높게 하여, 문턱전압(Vt)에 의한 펌핑전압(2VDD)의 강하를 방지한다.

그리고, 제2펌프단(403)에서 제1,제2펌프(61),(62)는 각 소자의 번호와 각 소자에 입력되는 클럭신호가 상이한 점을 제외하면 제1,제2펌프(51),(52)와 동일한 구성을 갖는다.

이와 같이 구성된 본 발명에 따른 고전압 발생회로의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다,

클럭신호 발생기(200)는 오실레이터(100)에서 출력된 오실레이션신호(OSC)를 입력받아 VDD레벨의 제1-제5클럭신호(CLKX,CLKY,CLKH,CLKT,CLKB)들을 발생하고, 하이클럭발생부(300)는 제1-제5클럭신호(CLKX,CLKY,CLKH,CLKT,CLKB)들중에서 제3-제5클럭신호(CLKH,CLKT,CLKB)들만을 입력받아, 2VDD레벨의 제1-제6고전압 클럭신호(HCLKX,HCLKY,TCLKX,TCLKY,BCLKX,BCLKY)들을 발생한다.

따라서, 펌프회로(400)는 클럭신호 발생기(200)에서 출력된 제1,제2클럭신호(CLKX),(CLKY)들과 하이클럭신호 발생부(300)에서 출력된 제1-제6고전압 클럭신호(HCLKX,HCLKY,TCLKX,TCLKY,BCLKX,BCLKY)들의 레벨에 따라 펌핑동작을 수행하여 원하는 레벨의 펌핑전압을 출력한다.

도 10에 도시된 펌프회로(400)의 1클럭 싸이클동안의 동작을 도 11에 도시된 파형을 참조하여, A,B,C,D구간으로 나누어 설명하면 다음과 같다.

① 구간(A)

구간(A)은 제1펌프단(402)은 펌핑동작을 수행하고, 제2펌프단(403)은 프리차지되는 구간이다. 즉, 구간(A)동안 제1클럭신호(CLKX) 및 제1,제5,제6고전압 클럭신호(HCLKX),(BCLKX),(BCLKY)들은 하이레벨이고, 제2클럭신호(CLKY) 및 제2,제3 고전압 클럭신호(HCLKY),(TCLKX)들은 로우레벨이 되어, 제1펌프단(402)의 트랜지스터(125),(135)들은 턴온되고, 전하공유 스위치(53)는 턴오프된다.

펌프 캐폐시터(124)는 이전 싸이클동안 제1프리차지부(41)에 의해 프리차지된 전압(VDD)을 2VDD로 펌핑한다. 제2프리차지부(42)의 게이트 펌핑 캐페시터(113)와 제1펌프(51)의 게이트 펌핑 캐페시터(123)는 하이레벨(2VDD)의 제1고전압 클럭신호(HCLKX)에 따라, 이전 싸이클동안 프리차지 트랜지스터(112),(122)통하여 프리차지된 전압(VDD)을 3VDD로 펌핑한다. 그 결과, 게이트 펌핑 캐페시터(113)의펌핑전압(3VDD)에 의해 전달 트랜지스터(111)와 프리차지 트랜지스터(102)가 턴온되고, 게이트 펌핑 캐페시터(123)의 펌핑전압(3VDD)에 의해 전달 트랜지스터(121)와 프리차지 트랜지스터(132)가 턴온된다.

따라서, 펌프 캐폐시터(124)의 펌핑전압(2VDD)은 전송 트랜지스터(121)를 통하여 제2펌프단(403)의 펌프 캐폐시터(144)에 프리차지된다. 그리고, 전원전압(VDD)은 트랜지스터(102)를 통하여 캐폐시터(103)에 프리차지되는 한편 트랜지스터(111)을 통하여 펌프 캐폐시터(134)에 프리차지된다. 또한, 전원전압(VDD)은 트랜지스터들(111),(132)을 통하여 캐폐시터(133)에 프리차지된다.

② 구간 B

구간(B)은 펌프 캐폐시터(124),(134)사이에서 전하공유가 이루어지는 구간이다.

구간(B)동안 제3고전압 클럭신호(TCLKX)는 하이레벨이 되고, 제1,제5고전압 클럭신호(HCLKX),(BCLKX)는 로우레벨이 된다. 그 결과, 로우레벨의 제1고전압 클럭신호(HCLKX)에 의해 전달 트랜지스터(121)가 턴오프되어, 제2펌프단(403)의 펌프 캐폐시터(144)로부터 제1펌프단(402)의 펌프 캐페시터(124)측으로 흐르는 역전류가 방지된다. 또한, 로우레벨의 제5고전압 클럭신호(BCLKX)에 의해 트랜지스터(125)는 플로팅상태가 되며, 상기 전하공유 스위치(53)는 하이레벨의 제3고전압 클럭신호(TCLKX)에 의해 턴온된다. 그 결과, 전하공유스위치(53)를 통하여 노드(N1),(N2)들이 서로 접속되어, 제12도에 도시된 바와같이, 노드(N1)에 차지된 전하(VDD레벨)가 전하공유 트랜지스터(160)를 통하여 노드(N2)로 전달된다. 이때, 전달된 전하의 양은 노드들(N1)에 차지된 전하의 1/2이다. 따라서, 본 발명은다음 펌핑싸이클을 위하여 노드(N1)의 전하를 접지로 방전시키는 대신에 노드(N2)로 즉, 펌프 캐페시터(134)로 전달하여 전하를 공유한다.

구간(C)은 제1펌프단(402)의 제1펌프(51)는 제1프리차지부(41)에 의해 프리차지되고, 제2펌프(52)는 펌핑동작을 수행하는 구간이다. 또한, 구간(C)는 제2펌프단(403)의 제1펌프(61)는 펌핑동작을 수행하고, 제2펌프(62)는 상기 제2펌프(52)의 펌핑전압에 의해 프리차지되는 구간이다.

구간(C)동안 제6고전압 클럭신호(BCLKY)는 하이레벨이고, 제1클럭신호(CLKX)는 로우레벨이기 때문에 제12도에 도시된 바와같이 1/2VDD로 프리차지된 노드(N1)는 접지레벨이 되고, 1/2VDD로 프리차지된 노드(N2)는 제2클럭신호(CLKY)에 의해 곧바로 VDD레벨로 차지된다. 따라서, 본 발명은 노드(N2)를 프리차지하기 위한 전압이 1/2정도만 필요하게 된다.

노드(N2)가 VDD레벨로 차지되면, 펌프 캐페시터(134)는 이전 싸이클동안 제2프리차지부(42)에 의해 프리차지된 전압(VDD)을 2VDD로 펌핑하여 전달트랜지스터(131)을 통하여 제2펌프단(403)의 제2펌프(62)를 프리차지한다.

그리고, 구간(C)에서 제3,제4고전압 클럭신호(TCLKX),(TCLKY)는 로우레벨이고, 제2클럭신호(CLKY) 및 제6고전압 클럭신호(BCLKY)는 하이레벨이기 때문에, 펌프 캐폐시터(144)는 이전 싸이클(구간 A)동안 제1펌프단(402)의 제1펌프(51)에 포함된 펌프 캐폐시터(124)에 의해 프리차지된 전압(2VDD)을 3VDD로 펌핑한 후 전달 트랜지스터(141)를 통하여 출력한다. 이때, 다른 소자의 동작은 제1펌프단(402)의 각 소자의 동작과 동일하기 때문에 상세한 설명은 생략하기로 한다.

구간(D)은 펌프 캐폐시터(144),(154)들사이에서 전하공유가 이루어지는 구간이다. 구간(B)에서 설명한 바와같이 펌프동작을 수행하는 제1펌프(61)로부터 현재 프리차지동작을 수행하는 제2펌프(62)로 전하를 전달하는 구간, 즉 제12도에 도시된 바와같이 노드(N3)에서 노드(N4)로 전하가 전달되는 구간이다.

이와같이, 본 발명은 다음 펌핑싸이클을 위하여 노드(N1),(N3)의 전하를 접지로 방전시키는 대신에 노드(N2),(N4)로 전달하여 즉, 펌프 캐페시터(134),(144)로부터 펌프 캐페시터(124),(154)로 각각 전달하여 전하를 공유한다. 이때, 본 발명은 종래와 같이 두 펌프단사이에서 전하를 공유하는 것이 아니라, 한 펌프단내에서 서로 마주하는 두개의 펌프 캐폐시터쌍사이에서 전하공유를 수행한다.

그리고, 본 발명에서 선행된 실시예들은 단지 한 예로서 청구범위를 한정하지 않으며, 여러가지의 대안, 수정 및 변경들이 통상의 지식을 갖춘자에게 자명한 것이 될 것이다.

상술한 바와같이, 본 발명에 따른 고전압 발생회로는 하나의 프리차지부와 그 프리차지부에 접속되는 다수의 펌프단으로 구성된다. 그리고, 각 펌프단은 마주하는 한쌍의 펌프부와, 그 한쌍의 펌프부가 각각 펌핑 및 프리차지동작을 수행하기 전에 각 펌프 캐폐시터사이의 전하공유를 수행하는 전하공유 트랜지스터로 구성된다. 따라서, 본 발명은 펌프 캐페시터의 전하를 공유함으로써 액티브 전류소모를 줄일 수 있는 효과가 있다.

또한, 본 발명은 전하공유시 상기 전하공유 트랜지스터의 게이트에 고전압을 인가함에 의해 전하공유속도를 증가시킴으로써, 펌프회로의 효율을 증가시킬 수 있는 효과가 있다.

또한, 본 발명은 종래와 같이 두 펌프단사이에서 전하를 공유하는 것이 아니라, 한 펌프단내에서 서로 마주하는 두개의 펌프 캐폐시터쌍사이에서 전하공유를 수행함으로써, 펌프단의 수에 관계없이 펌프회로를 구현할 수 있는 효과가 있다.

그리고, 본 발명은 펌프회로의 출력단자에 다이오드형 트랜지스터를 사용하지 않기 때문에, 출력전압의 전압강하를 방지하여 펌프회로의 효율을 높일 수 있는 효과가 있다.

Claims

오실레이터에서 출력된 오실레이션 신호를 입력받아 VDD레벨의 복수의 클럭신호를 발생하는 클럭신호 발생기와;

클럭신호 발생기에서 출력된 클럭신호를 입력받아 2VDD레벨의 복수의 고전압 클럭신호를 발생하는 고전압 클럭신호 발생기와;

상기 클럭신호 발생기와 고전압 클럭신호 발생기에서 출력된 클럭신호들 및 고전압 클럭신호들에 따라 펌핑동작과 프리차지동작을 교번적으로 수행하여 펌핑전압을 출력하는 펌프회로로 구성된 것을 특징으로 하는 고전압 발생회로.
제1항에 있어서, 상기 클럭신호 발생기는 오실레이션 신호를 소정 시간 지연시키는 RC지연기와;

제1클럭신호를 발생하기 위하여 RC지연기의 출력단자에 순차 접속된 제1,제2인버터와;

제1클럭신호를 반전시켜 제2클럭신호를 발생하는 제3인버터와;

제1클럭신호와 오실레이션 신호를 연산하여 제3클럭신호를 발생하는 제1로직 게이트와;

제1클럭신호와 반전된 제3클럭신호를 연산하여 제4클럭신호를 발생하는 제2로직-게이트와;

제2로직 게이트의 출력을 반전시켜 제5클럭신호를 발생하는 제4인버터로 구성된 것을 특징으로 하는 고전압 발생회로
제2항에 있어서, 상기 제1,제2로직게이트는 낸드게이트와 인버터로 구성된 것을 특징으로 하는 고전압 발생회로
제1항에 있어서, 상기 고전압 클럭신호 발생기는 동일한 구성을 갖는 제1-제3하이클럭 발생기로 구성되고, 제1고전압 클럭신호 발생기는 제1클럭신호를 입력받아 제1,제2고전압 클럭신호를 발생하고, 제2하이클럭 발생기는 제2클럭신호를 입력받아 제3,제4고전압 클럭신호를 발생하며, 제3하이클럭 발생기는 제3클럭신호를 입력받아 제5,제6고전압 클럭신호를 발생하는 것을 특징으로 하는 고전압 발생회로.
제4항에 있어서, 상기 제2,제4,제6고전압 클럭신호는 제1,제3,제5고전압 클럭신호가 1/2주기 지연된 신호인 것을 특징으로 하는 고전압 발생회로.
제4항에 있어서, 각 고전압 클럭신호 발생기는 입력단자와 제1노드사이에 접속된 제1캐폐시터와;

전원전압과 제1노드사이에 접속되어, 게이트로 제2노드의 전압을 입력받는 제1NMOS트랜지스터와;

제1노드와 제1출력단자사이에 접속되어 게이트로 전원전압이 입력되는 제1PMOS트랜지스터와;

제1출력단자와 접지사이에 접속되어, 반전된 입력 클럭신호를 게이트로 입력받는 제2NMOS트랜지스터와;

일측전극에는 반전된 입력 클럭신호가 인가되고, 타측전극은 제2노드에 접속된 제2캐폐시터와;

전원전압과 제2노드사이에 접속된 제3NMOS트랜지스터와;

제2노드와 제2출력단자사이에 접속되어 게이트로 전원전압이 입력되는 제2PMOS트랜지스터와;

제2출력단자와 접지사이에 접속되어, 입력 클럭신호를 게이트로 입력받는 제4NMOS트랜지스터로 구성된 것을 특징으로 하는 고전압 발생회로.
제6항에 있어서, 상기 제1출력단자는 각각 제6,제8,제10하이 클럭신호의 출력단자이고, 제1출력단자는 각각 제7,제9,제11하이 클럭신호의 출력단자인 것을 특징으로 하는 고전압 발생회로.
제1항에 있어서, 상기 펌프회로는 복수의 클럭신호 및 고전압 클럭신호에 따라 펌핑동작과 프리차지 동작을 교번적으로 수행하는 제1,제2펌프단과;

고전압 클럭신호에 따라 제1펌프단을 VDD레벨로 프리차지하는 프리차지단으로 구성되며, 상기 각 펌프단은 서로 대칭구조를 갖으며, 펌프회로의 1클럭싸이클동안 펌핑동작과 프리차지동작을 교번적으로 수행하는 펌핑 캐폐시터를 각각 구비한 제1,제2펌프와;

제1,제2펌프의 펌핑 캐폐시터사이에 접속되어, 펌프회로의 1클럭싸이클이 종료되기전에 펌핑동작을 수행한 펌핑 캐폐시터의 입력노드의 전하를 프리차지동작을 수행한 펌프캐폐시터의 입력노드로 전달하는 전하공유 스위치로 구성된 것을 특징으로 하는 고전압 발생회로.
제8항에 있어서, 상기 제1펌프단의 제1,제2펌프로 각각 입력되는 클럭신호 및 고전압 클럭신호는 제2펌프단의 제2,제1펌프로 각각 입력되는 클럭신호 및 고전압 클럭신호와 동일한 것을 특징으로 하는 고전압 발생회로.
제8항에 있어서, 상기 전하공유 스위치는 고전압 클럭신호가 게이트로 입력되는 MOS트랜지스터인 것을 특징으로 하는 고전압 발생회로.
제8항에 있어서, 상기 제1,제2펌프는 게이트로 고전압 클럭신호가 입력되고 드레인으로 클럭신호가 입력되는 NMOS트랜지스터와;

NMOS트랜지스터의 소스에 접속된 펌프 캐폐시터와;

펌프 캐폐시터의 펌핑전압을 다음 단으로 전달하는 전달 트랜지스터와;

전달 트랜지스터의 드레인과 게이트사이에 접속되어, 제2펌프가 펌핑동작을 수행할 때 게이트 펌핑 캐폐시터를 프리차지하는 프리차지 트랜지스터와;

고전압 클럭신호가 인가되면 전달 트랜지스터의 게이트전압을 드레인전압보다 VDD만큼높게 펌핑하는 게이트 펌핑 캐폐시터로 구성된 것을 특징으로 하는 특징으로 하는고전압 발생회로.
제11항에 있어서, 상기 제2펌프의 각 소자로 입력되는 클럭신호와 고전압 클럭신호는 제1펌프의 각 소자로 입력되는 클럭신호와 고전압 클럭신호가 각각 1/2주기 지연된 신호인 것을 특징으로 하는 특징으로 하는 고전압 발생회로.