KR100243004B1 - 부트스트랩 챠지 펌프회로 - Google Patents

부트스트랩 챠지 펌프회로 Download PDF

Info

Publication number
KR100243004B1
KR100243004B1 KR1019970006246A KR19970006246A KR100243004B1 KR 100243004 B1 KR100243004 B1 KR 100243004B1 KR 1019970006246 A KR1019970006246 A KR 1019970006246A KR 19970006246 A KR19970006246 A KR 19970006246A KR 100243004 B1 KR100243004 B1 KR 100243004B1
Authority
KR
South Korea
Prior art keywords
voltage
clock signal
precharged
pumped
output
Prior art date
Application number
KR1019970006246A
Other languages
English (en)
Other versions
KR19980069266A (ko
Inventor
김용환
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970006246A priority Critical patent/KR100243004B1/ko
Priority to US09/021,316 priority patent/US5943226A/en
Priority to JP4331498A priority patent/JP3194138B2/ja
Publication of KR19980069266A publication Critical patent/KR19980069266A/ko
Application granted granted Critical
Publication of KR100243004B1 publication Critical patent/KR100243004B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리에 데이터를 기록하거나 이미 기록된 데이터를 지울 때 필요로 하는 높은 전압을 생성하는 챠지 펌핑기술에 관한 것으로, 펌핑 효율을 향상시키고 빠른 동작 주파수에 적용하는데 적당하도록 하기 위하여, 클럭신호 발생수단에서는 서로 상반된 위상을 갖는 클럭신호(CLKX),(CLKY)와 동일 위상을 갖고 두배의 레벨을 갖는 클럭신호(2CLKX),(2CLKY)를 생성하고, 하나의 단위 챠지펌핑부(51)는 상기 클럭신호(CLKX,2CLKX),(CLKY),(2CLKY)를 이용하여 일측이 프리챠지될 때 타측은 이전스텝에서 프리챠지된 전압을 한 단계 높은 전압으로 펌핑하여 출력하는 동작을 서로 교번되게 수행함과 아울러, 일측에서 펌핑된 전압을 타측의 전송용 엔모스의 게이트에 전달하도록 구성하였다. 또한, 원하는 출력레벨에 따라 상기 단위 챠지펌핑부(51)와 동일한 구성의 챠지펌핑부를 추가로 접속한다.

Description

부트스트랩 챠지 펌프회로
본 발명은 플래쉬 메모리에 데이터를 기록하거나 이미 기록된 데이터를 지울 때 필요로 하는 높은 전압을 생성하는 챠지 펌핑기술에 관한 것으로, 특히 펌핑 효율을 향상시키고 빠른 동작 주파수에 적용하는데 적당하도록한 부트스트랩(Bootstrap) 챠지 펌프회로에 관한 것이다.
도 1은 종래기술에 의한 전형적인 챠지 펌프회로도(미국 특허 5422586호[1995.6. 6.]에 제시된 종래기술)로서 이에 도시한 바와 같이, 전원단자(VCC)가 드레인과 게이트가 각기 공통접속되어 직렬접속된 엔모스(NM11-NM13)를 통해 출력단자(VOUT)에 접속되고, 클럭단자(PHASE1),(PHASE2)가 콘덴서(C11),(C12)를 각기 통해 상기 엔모스(NM11,NM12),(NM12,NM13)의 접속점에 각기 접속되어 구성된 것으로, 이의 작용을 도 2를 참조하여 설명하면 다음과 같다.
전원단자전압(VCC)이 공급되기 시작하는 초기상태에서 엔모스(NM11)의 드레인전압은 소오스전압보다 높으므로 그 엔모스(NM11)가 온되고, 이에 따라 콘덴서(C11)에는 전원단자전압(VCC)에서 그 엔모스(NM11)의 드레쉬홀드전압(Vth)을 뺀 만큼의 전압이 충전되며, 이때, 엔모스(NM12)는 오프상태에 있게 된다.
이와 같은 상태에서 상기 콘덴서(C11)에 도 2a와 같은 클럭신호(PHASE1)의 "하이" 전압 즉, 전원단자전압(VCC) 레벨의 전압이 공급되면, 이에 의해 상기 콘덴서(C11)의 전압이 2VCC레벨로 펌핑되어 상기 엔모스(NM11)의 소오스측에 전달되므로 그 엔모스(NM11)가 오프되고, 그 펌핑된 전압이 다른 한편으로는 엔모스(NM12)의 드레인 및 소오스에 공급되어 그 엔모스(NM12)가 온되며, 이로 인하여 2VCC레벨로 펌핑된 전압이 콘덴서(C12)에 충전된다.
이후, 상기 클럭신호(PHASE1)가 접지단자전압(VSS) 레벨의 "로우" 레벨로 천이되면 상기 엔모스(NM12)가 오프되어 상기 콘덴서(C12)로의 충전동작이 종료되고, 상기 엔모스(NM11)가 다시 온되어 콘덴서(C11)로의 충전동작이 재개된다.
도 2b와 같은 또 다른 클럭신호(PHASE2)가 "하이"로 천이되면 상기 콘덴서(C12)에 2VCC레벨로 충전된 전압이 다시 3VCC레벨로 펌핑되고, 이때, 출력단 엔모스(NM13)가 온되어 3VCC레벨로 펌핑된 전압이 출력단자(VOUT)로 출력된다.
그러나, 이와 같은 챠지 펌프회로에 있어서는 펌핑된 전압을 엔모스(NM11-NM13)를 통해 다음단으로 전달할 때 각 엔모스(NM11-NM13)의 드레쉬홀드전압(Vth)만큼 전압강하가 발생되는 것을 감수해야 된다. 즉, 펌핑단수가 N일 때 최종 출력전압 VOUT= (N+1)
Figure kpo00001
(VCC- Vth)가 된다.
도 3은 도 1에서와 같이 전압강하가 발생되는 것을 개선하기 위한 또 다른 종래기술의 챠지 펌프회로도(미국 특허 5422586호[1995.6.6.])로서 이의 작용을 도 4a-4c를 참조하여 설명하면 다음과 같다.
전원단자전압(VCC)이 공급되기 시작하는 초기상태에서 도 4b,4d에서와 같이 클럭신호(PHASE3),(PHASE4)가 "하이"로 공급되고, 이때, 엔모스(NM36)가 온되므로 이를 통해 콘덴서(C35)에 전압이 충전되기 시작하여 엔모스(NM32)의 드레인전압 레벨까지 충전된다.
이후, 상기 클럭신호(PHASE3)가 "로우"로 천이되면 상기 엔모스(NM36)가 다시 오프되고, 콘덴서(C35)는 이전의 충전레벨을 그대로 유지한다. 이때, 엔모스(NM32)의 드레인에는 도 4a와 같은 클럭신호(PHASE1)에 의해 프리챠지고 두배의 전원단자전압(2VCC) 레벨로 펌핑된 전압이 공급되고 소오스는 "로우" 상태이므로 그 엔모스(NM32)가 온된다.
이와 같은 상태에서 상기 콘덴서(C35)에 도 4c에서와 같이 클럭신호(PHASE2)가 "하이"로 공급되면 상기 엔모스(NM32)의 게이트가 이전 스텝에서 이미 프리챠지되어 있으므로 이의 게이트전압이 드레인전압보다 높아져 Vth 전압강하가 발생되지 않는 범위내에서 온된다.
따라서, 상기 콘덴서(C31)에 프리챠지된 후 펌핑된 전압(2VCC)이 모두 엔모스(NM32)를 통해 다음단의 콘덴서(C32)에 전달되어 충전되며, 이때, 콘덴서(C36)도 엔모스(NM37)를 통해 충전된다.
상기 클럭신호(PHASE2)가 다시 "로우"로 천이되면, 이에 의해 상기 엔모스(NM36)가 다시 온되고, 이를 통해 상기 엔모스(NM32)의 게이트가 충전되므로 그 엔모스(NM32)가 보다 빨리 오프된다.
도 4a와 같은 클럭신호(PHASW1)가 "로우"로 천이되면, 이에 의해 상기 엔모스(NM32)가 오프되는 반면 엔모스(NM36)는 온되어 그 엔모스(NM32)의 게이트전압과 드레인전압이 동일 레벨로 된다.
이후, 상기 콘덴서(C32)에 충전된 전압이 클럭신호(PHASE3)에 의해 3VCC레벨로 펌핑된 후 엔모스(NM33)를 통해 다음단의 콘덴서(C33)에 충전되고, 이는 다시 클럭신호(PHASE1)에 의해 4VCC레벨로 펌핑된 후 엔모스(NM34)를 통해 출력단자(VOUT)로 출력되는데, 이의 전달과정에서 상기와 같은 동작에 의해 Vth 전압강하가 발생되지 않는다. 예로써, 상기 도 3에서와 같이 펌핑단수(N)가 3이고, 전원단자전압 VCC= 4.4V인 경우 최종 출력전압 VOUT= 17.1V가 된다.
그러나, 전자와 같은 종래의 챠지펌프회로에 있어서는 펌핑된 전압을 다음단으로 전달할 때 각 모스트랜지스터의 드레쉬홀드전압(Vth)만큼 전압강하가 발생되어 저전압 동작시 펌핑효율이 극히 저하되는 결함이 있다. 또한, 후자와 같은 챠지펌프회로에 있어서는 모스트랜지스터의 드레쉬홀드전압에 의한 출력전압 강하는 해결할 수 있지만 4가지 종류의 클럭신호를 사용하게 되므로 구동절차가 복잡하게 될 뿐만 아니라 제3,4클럭신호가 "하이" 인 경우에만 펌핑된 전압이 다음단으로 전달되므로 빠른 동작주파수에서 동작시킬 때 펌핑된 전압을 정상적으로 전달하는데 어려움이 있었다.
따라서, 본 발명의 목적은 두가지 종류의 클럭신호를 사용함과 아울러 하나의 챠지펌핑 스테이지(Stage)가 독립적으로 동작하고, 펌핑 스테이지내에서 대칭적인 구조를 갖으며, 동작상 대조적이고 일측의 펌핑동작이 타측의 프리챠지에 기여하는 부트스트랩 챠지 펌프회로를 제공함에 있다.
도 1은 종래기술에 의한 전형적인 챠지 펌프회로도.
도 2a,2b는 도 1에 적용되는 클럭신호의 파형도.
도 3 또 다른 종래기술에 의한 챠지 펌프회로도.
도 4a-4d는 도 3에 적용되는 각 클럭신호의 파형도.
도 5는 본 발명의 부트스트랩 챠지 펌프회로에 대한 일실시 예시도.
도 6a-6d는 도 5에 적용되는 각 클럭신호의 파형도.
도 7은 도 5에 적용되는 클럭신호의 중첩 방지회로도.
도 8a-8e는 도 7에서 각부의 클럭신호 파형도.
도 9는 본 발명에 의한 클럭신호 발생수단의 일실시 예시 회로도.
도 10a-10f는 도 9에서 각부의 파형도.
*도면의 주요 부분에 대한 부호의 설명*
50 : 프리챠지전압 출력부51 : 제1챠지펌핑부
52 : 제2챠지펌핑부53 : 제3챠지펌핑부
NM51-NM60,TX51-TX53,TY51-TY53 : 엔모스
X51-X56,Y51-Y56 : 콘덴서
도 5는 상기의 목적을 달성하기 위한 본 발명 부트스트랩 챠지 펌프회로의 일실시 예시 블록도로서 이에 도시한 바와 같이, 다수의 엔모스가 좌우 대칭적으로 구성되어 전압강하를 유발시키지 않고 제1챠지펌핑부(51)에 프리챠지용 전압(VDD)을 공급하는 프리챠지전압 출력부(50)와; 다수의 엔모스 및 콘덴서가 서로 대칭적으로 구성되고, 클럭신호(CLKX,2CLKX),(CLKY),(2CLKY)를 이용하여 일측이 프리챠지될 때 타측이 이전 스텝에서 프리챠지된 전압을 한 단계 높은 전압으로 펌핑하여 출력하는 동작을 서로 교번되게 수행함과 아울러, 일측에서 펌핑된 전압을 타측의 전송용 엔모스의 게이트에 전달하는 제1챠지펌핑부(51)와; 상기 제1챠지펌핑부(51)와 동일한 구성으로 되어 그 제1챠지펌핑부(51)에 순차적으로 접속된 제2챠지펌핑부(52) 및 제3챠지펌핑부(53)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 도 6 내지 도 10을 참조하여 상세히 설명하면 다음과 같다.
먼저, 도 7의 클럭신호 중첩 방지회로 및 도 8a-8e의 타이밍도를 참조하여 본 발명에 적용되는 클럭신호(CLKX),(CLKY)의 오버랩 방지 처리과정을 설명하면 다음과 같다.
인버터(I8)에서 출력되는 도 8b와 같은 신호는 도 8d와 같은 클럭신호(phasey)가 반전 및 지연된 신호이다. 노아게이트(NOR1)에 입력되는 두 신호 즉, 상기 인버터(I8)의 출력신호와 도 8a와 같은 클럭신호(phasex)의 위상은 같으나 그 인버터(I8)의 출력신호는 클럭신호(phasex)가 지연된 신호이다. 상기 두 신호가 노아게이트(NOR1)에 노아링되고, 인버터(I1),(I2)를 통하면서 "로우" 구간이 "하이" 구간보다 긴 도 8c와 같은 클럭신호(CLKX)로 된다.
이와 마찬가지로, 인버터(I4)에서 출력되는 신호와 상기 클럭신호(phasey)가 노아게이트(NOR2)에서 노아링되고, 인버터(I5),(I6)를 통하면서 "로우" 구간이 "하이" 구간보다 긴 도 8c와 같은 클럭신호(CLKY)로 된다.
상기 클럭신호(CLKX),(CLKY)가 상기와 같은 과정을 통해 출력되므로 "하이" 부분이 오버랩(Overlap)되지 않는다.
또한, 도 9의 2Vdd 레벨 클럭신호 발생회로도 및 도 10a-10f의 타이밍도를 참조하여 2Vdd 레벨의 클럭신호(2CLKX),(2CLKY)의 발생과정을 설명하면 다음과 같다.
초기상태에서 엔모스(NM91)에 의해 콘덴서형 엔모스(X91)가 프리챠지되고, 도 10d와 같은 클럭신호(CLKY)가 "하이"이고 도 10c와 같은 클럭신호(CLKX)가 "로우"일 때 엔모스(NM92)는 콘덴서형 엔모스(Y91)에서 출력되는 전압(2VDD)에 의해 온되므로 상기 콘덴서형 엔모스(X91)는 엔모스(NM92)를 통해 전원단자전압(VDD)의 레벨로 프리챠지된다. 이때, 도 10a와 같은 클럭신호(phasex)는 "하이"로 공급되고, 이에 의해 엔모스(NM95)가 온되므로 도 10e와 같은 클럭신호(2CLKX)는 0V로 출력된다.
다음 스텝에서 상기 클럭신호(CLKY)는 "로우"로 천이되어 상기 엔모스(NM92)가 오프되고, 상기 클럭신호(CLKX)는 "하이"로 천이되어 상기 콘덴서형 엔모스(X91)의 출력전압이 2VDD로 펌핑된다. 이 펌핑된 2VDD에 의해 엔모스(NM93)가 온되어 상기 콘덴서형 엔모스(Y91)가 VDD로 프리챠지된다. 이에 따라 상기 엔모스(NM93)의 드레인에는 VDD가 공급되는 반면 게이트에는 2VDD가 공급되기 때문에 즉, 드레인전압에 비하여 VDD만큼 더 높은 전압이 공급되기 때문에 그 엔모스(NM93)의 드레쉬홀드전압(Vth) 만큼의 전압강하를 유발시키지 않고 상기 콘덴서형 엔모스(Y91)를 VDD레벨로 프리챠지시킬 수 있게 된다. 이와같이 상기 클럭신호(CLKX)가 "하이"일 때 클럭신호(phasex)는 "로우" 이므로 상기 엔모스(NM95)가 오프되어 접지단자(VSS)로의 뮤팅경로가 차단되어 상기 콘덴서형 엔모스(X91)에서 2VDD로 펌핑된 전압이 피모스(PM91)를 통해 클럭신호(2CLKX)로 출력된다. 즉, 클럭신호(2CLKX)가 2VDD레벨로 출력된다.
결국, 상기와 같은 과정을 통해 도 10e와 같은 2VDD로 펌핑된 클럭신호(2CLKX)가 출력되고, 이와 같은 동작원리에 의해 도 10f와 같은 동일 레벨(2VDD)의 클럭신호(2CLKY)가 출력된다.
한편, 상기와 같이 발생된 각 클럭신호를 이용하여 펌핑된 출력전압(VOUT)을 발생하는 과정을 도 5 및 도 6a-6d를 참조하여 설명하면 다음과 같다.
도 6a와 같은 클럭신호(CLKX)가 "로우"로 공급되고, 도 6b와 같은 클럭신호(CLKY)가 "하이"로 공급되면, 콘덴서(Y51)는 이전 스텝에서 VDD로 프리챠지된 상태에서 다시 VDD레벨의 전압이 인가되는 결과가 되어 이로 부터 2VDD레벨로 펌핑된 전압이 출력된다.
따라서, 상기 엔모스(NM52)의 드레인에는 전원단자전압(VDD)이 공급되는 반면 이의 게이트에는 상기 콘덴서(Y51)로 부터 2VDD레벨의 전압이 공급되므로 그 엔모스(NM52)의 드레쉬홀드전압(Vth) 만큼의 전압강하를 유발시키지 않고 상기 콘덴서(X51)를 VDD레벨로 프리챠지시킬 수 있게 된다. 이때, 도 6c와 같은 클럭신호(2CLKX)는 "하이" 이고, 이의 레벨은 상기의 설명에서와 같이 전원단자전압(VDD) 레벨의 두배에 해당하는 2VDD이다.
콘덴서(Y54)가 이전 스텝에서 VDD레벨로 프리챠지된 상태에서 상기 클럭신호(2CLKY)에 의해 다시 3VDD레벨로 펌핑되고, 이는 전송용 엔모스(TY51)의 게이트에 공급된다. 따라서, 상기 엔모스(TY51)의 게이이트전압이 드레인전압보다 VDD레벨만큼 더 높아 상기 콘덴서(Y51)로 부터 펌핑된 2VDD레벨의 전압을 다음 스테이지로 전달할 때 Vth 만큼의 전압강하를 유발시키지 않고 전달할 수 있게 된다.
이때, 엔모스(NM55)는 상기 콘덴서(Y51)에서 출력되는 2VDD레벨의 전압에 의해 온되므로 그 엔모스(NM55)를 통해 상기 콘덴서(X51)의 출력전압(VDD)이 콘덴서(X54)로 전달된다. 이때, 상기 클럭신호(2CLKX)는 "로우" 이므로 상기 엔모스(NM55)를 통해 공급되는 출력전압(VDD)으로 프리챠지된다.
이후, 도 6a에서와 같이 상기 클럭신호(CLKX)가 "하이"로 천이되고, 도 6b와 같이 클럭신호(CLKY)가 "로우"로 천이되면, 상기 콘덴서(X51)가 이전 스텝에서 VDD레벨로 프리챠지된 상태에서 그 클럭신호(CLKX)에 의해 2VDD레벨로 펌핑되므로 상기 엔모스(NM53)의 게이트에 2VDD가 공급된다. 이에 따라 그 엔모스(NM53)의 게이트전압이 드레인전압보다 VDD레벨만큼 더 높으므로 전원단자전압(VDD)을 상기 콘덴서(Y51)의 출력단에 전달할 때 Vth 만큼의 전압강하를 유발시키지 않고 전달할 수 있게 된다. 이때, 상기 클럭신호(2CLKY)는 2VDD레벨의 "하이" 상태를 유지한다.
상기 콘덴서(X54)가 이전 스텝에서 VDD레벨로 프리챠지된 상태에서 클럭신호(2CLKX)에 의해 다시 3VDD레벨로 펌핑되어 상기 전송용 엔모스(TX51)의 게이트에 전달된다. 따라서, 상기 엔모스(TX51)의 게이이트전압이 드레인전압보다 VDD레벨만큼 더 높아 상기 콘덴서(X51)로 부터 펌핑된 2VDD레벨의 전압을 다음 스테이지로 전달할 때 Vth 만큼의 전압강하를 유발시키지 않고 전달할 수 있게 된다.
이때, 엔모스(NM56)는 상기 콘덴서(X51)에서 2VDD레벨로 펌핑되어 출력되는 전압에 의해 온되므로 상기 콘덴서(Y51)에서 출력되는 VDD레벨의 전압이 그 엔모스(NM56)를 통해 콘덴서(Y54)에 공급되고, 이에 의해 그 콘덴서(Y54)가 VDD레벨로 프리챠지된다.
결국, 상기의 설명에서와 같이 제1챠지펌핑부(51)는 클럭신호(CLKX)가 "로우"이고 클럭신호(CLKY)가 "하이"일 때, 콘덴서(Y51)를 통해 VDD를 2VDD레벨로 펌핑한 후 이를 전송용 엔모스(TY51)를 통해 제2챠지펌핑부(52)측으로 전달하며, 이때, 콘덴서(X54)에는 VDD가 프리챠지된다. 또한, 클럭신호(CLKX)가 "하이"이고 클럭신호(CLKY)가 "로우"일 때, 콘덴서(X51)를 통해 VDD를 2VDD레벨로 펌핑한 후 이를 전송용 엔모스(TX51)를 통해 제2챠지펌핑부(52)측으로 전달하며, 이때, 콘덴서(Y54)에는 VDD가 프리챠지된다.
이와 마찬가지로, 제2챠지펌핑부(52)는 상기 제1챠지펌핑부(51)에서 2VDD레벨로 펌핑된 출력을 공급받아 이를 다시 3VDD레벨로 펌핑하여 출력하고, 제3챠지펌핑부(53)는 상기 제2챠지펌핑부(52)에서 3VDD레벨로 펌핑된 출력을 공급받아 이를 다시 4VDD레벨로 펌핑하여 클럭신호(CLKX)가 "하이"이고, 클럭신호(CLKY)가 "로우"일 때는 전송용 엔모스(TX53)를 통해 출력단자(VOUT)에 출력하고, 반대로, 클럭신호(CLKY)가 "하이"이고, 클럭신호(CLKX)가 "로우"일 때는 전송용 엔모스(TY53)를 통해 출력단자(VOUT)에 출력하게 되므로 그 출력단자(VOUT)에는 항상 4VDD레벨로 펌핑된 전압이 공급된다.
다시말해서, 상기 콘덴서(X51),(Y52),(X53)는 상기 클럭신호(CLKX)에 의하여 동시 타이밍으로 프리챠지된 전압을 한 레벨(VDD) 더 높은 전압으로 펌핑하고, 상기 콘덴서(Y51),(X52),(Y53)는 상기 클럭신호(CLKY)에 의하여 동시 타이밍으로 프리챠지된 전압을 한 레벨(VDD) 더 높은 전압으로 펌핑한다.
예로써, 클럭신호(CLKX)가 "로우"이고, 클럭신호(CLKY)가 "하이"일 때 콘덴서(X51)는 VDD레벨로 프리챠지되고, 콘덴서(Y52)는 이전 스텝에서 펌핑된 2VDD로 프리챠지되며, 콘덴서(X53)는 이전 스텝에서 펌핑된 3VDD로 프리챠지된다. 이와 동시에 콘덴서(Y51)는 이전 스텝에서 프리챠지된 VDD를 2VDD로 펌핑하고, 이때, 전송용 엔모스(TY51)가 충분히 온되므로 Vth만큼의 전압강하를 유발시키지 않고 그 펌핑된 2VDD를 그대로 다음단으로 전달하게 된다.
또한, 콘덴서(X52)는 이전 스텝에서 프리챠지된 2VDD를 3VDD로 펌핑하고, 이때, 전송용 엔모스(TX52)가 충분히 온되므로 Vth만큼의 전압강하를 유발시키지 않고 그 펌핑된 3VDD를 그대로 다음단으로 전달하게 된다. 또한, 콘덴서(Y53)는 이전 스텝에서 프리챠지된 3VDD를 4VDD로 펌핑하고, 이때, 전송용 엔모스(TX53)가 충분히 온되므로 Vth만큼의 전압강하를 유발시키지 않고 그 펌핑된 4VDD를 그대로 출력단자(VOUT)로 전달하게 된다.
상기의 설명에서와 같이 각 전송용 엔모스(TX51-TX53),(TY51-TY53)의 게이트전압은 펌핑된 전압을 전달할 때 드레인전압보다 VDD레벨만큼 높아 Vth 전압강하를 유발시키지 않고 펌핑된 레벨의 전압을 그대로 다음단으로 전달할 수 있게 된다.
이상에서 상세히 설명한 바와 같이, 본 발명은 하나의 챠지펌핑부가 독립적으로 동작하고 펌핑부내에서 각 펌핑 및 전달소자가 구조적으로 대칭을 이루며, 동작상 대조적이면서 일측이 펌핑동작을 수행하면서 타측의 프리챠지에 도움을 주는 구조로 되어 있어 회로 구성이 간단하면서도 펌핑효율이 향상되는 효과가 있다. 또한, 펌핑된 전압을 다음단의 펌핑부에 전달할 때 전송용 모스트랜지스터의 게이트전압이 드레인전압보다 한 레벨 높게 공급되도록 함으로써 그 전송용 모스트랜지스터에 의한 전압강하(Vth)를 방지할 수 있는 효과가 있다. 더욱이, 본 발명은 간단한 구성의 회로를 이용하여 2VDD레벨의 전압을 생성하고 이를 메인 펌핑부에 적용함으로써 구현이 용이하고 펌핑 스텝수가 줄어들어 펌핑속도가 향상되는 효과가 있다. 또한, 원하는 레벨의 전압을 얻고자할 때 단지 동일 구성의 챠지펌핑부를 추가하면 되므로 펌핑수단을 용이하게 구현할 수 있는 효과가 있다.

Claims (5)

  1. 클럭신호(CLKX),(CLKY)와 동일 위상을 갖고 두배의 레벨을 갖는 클럭신호(2CLKX),(2CLKY)를 생성하는 클럭신호 발생수단과; 제1챠지펌핑부(51)에 프리챠지용 전압(VDD)을 공급함에 있어서 그 제1챠지펌핑부(51)에서 출력되는 전압(2VDD)을 이용하여 전압강하를 유발시키지 않는 프리챠지전압 출력부(50)와; 상기 클럭신호(CLKX,2CLKX),(CLKY),(2CLKY)를 이용하여 일측이 프리챠지될 때 타측은 이전스텝에서 프리챠지된 전압을 한 단계 높은 전압으로 펌핑하여 출력하는 동작을 서로 교번되게 수행함과 아울러, 일측에서 펌핑된 전압을 타측의 전송용 엔모스의 게이트에 전달하는 제1챠지펌핑부(51)로 구성한 것을 특징으로 하는 부트스트랩 챠지 펌프회로.
  2. 제1항에 있어서, 제1챠지펌핑부(51)와 동일한 구성의 챠지펌핑부가 다수개 종속적으로 접속된 수단을 더 포함하여 구성한 것을 특징으로 하는 부트스트랩 챠지 펌프회로.
  3. 제1항에 있어서, 클럭신호 발생수단은 초기상태에서 프리챠지전압을 출력함과 아울러 제1펌프(92X), 제2펌프(92Y)에서 펌핑된 전압을 이용하여 전압강하를 유발시키지 않고 제2펌프(92Y), 제1펌프(92X)에 프리챠지용 전원단자전압(VDD)을 공급하는 프리챠지전압 출력부(91)와; 클럭신호(CLKX)의 로직상태에 따라 한 번은 프리챠지되고, 다음번에는 그 프리챠지된 전압을 펌핑하여 한 레벨 상승시키는 제1펌프(92X)와; 클럭신호(CLKY)의 로직상태에 따라 한번은 프리챠지되고, 다음번에는 그 프리챠지된 전압을 펌핑하여 한 레벨 상승시키는 제2펌프(92Y)와; 외부로 부터 공급되는 클럭신호(phasex)에 따라 상기 제1펌프(92X)에서 펌핑된 전압 클럭단자(2CLKX)에 전달하는 제1클럭신호 전달부(93X)와; 외부로 부터 공급되는 클럭신호(phasey)에 따라 상기 제2펌프(92Y)에서 펌핑된 전압 클럭단자(2CLKY)에 전달하는 제2클럭신호 전달부(93Y)로 구성한 것을 특징으로 하는 부트스트랩 챠지 펌프회로.
  4. 제1항에 있어서, 클럭신호(CLKX),(CLKY)의 발생수단은 입력단자에 클럭신호단자(phasex)와 인버터(I8)의 출력단자가 접속된 노아게이트(NOR1)의 출력단자를 인버터(I1),(I2)를 통해 클럭신호 출력단자(CLKX)에 접속하여 그 접속점을 다시 인버터(I3),(I4)를 통해 일측입력단자가 클럭신호단자(phasey)에 접속된 노아게이트(NOR2)의 타측에 접속하고, 상기 노아게이트(NOR2)의 출력단자를 인버터(I5),(I6)를 통해 클럭신호 출력단자(CLKY)에 접속하여 그 접속점을 다시 인버터(I7)를 통해 상기 인버터(I8)의 입력단자에 접속하여 구성한 것을 특징으로 하는 부트스트랩 챠지 펌프회로.
  5. 제1항에 있어서, 제1챠지펌핑부(51)는 상기 프리챠지전압 출력부(50)의 출력전압에 의해 프리챠지된 후 상기 클럭신호(CLKX),(CLKY)에 의해 그 프리챠지된 전압을 펌핑하여 한 레벨 상승시키는 동작을 서로 교번되게 수행하는 콘덴서(X51),(Y51)와; 상기 프리챠지전압 출력부(50)에서 출력되는 프리챠지용 전압(VDD)을 상기 콘덴서(X51),(Y51)의 프리챠지전압으로 전달함에 있어서 그 콘덴서(Y51),(X51)에서 펌핑된 전압을 이용하여 전압(Vth) 강하가 발생되지 않게 하는 엔모스(NM55),(NM56)와; 상기 엔모스(NM55),(NM56)의 출력전압에 의해 프리챠지된 후 상기 클럭신호(2CLKX),(2CLKY)로 그 프리챠지된 전압을 각기 펌핑하여 상기 콘덴서(X51),(Y51)에서 펌핑된 전압보다 한 레벨 더 높은 전압을 교번되게 출력하는 콘덴서(X54),(Y54)와; 상기 콘덴서(X51),(Y51)에서 펌핑된 전압을 다음단의 챠지펌핑부에 전달함에 있어서 상기 콘덴서(X54),(Y54)에서 펌핑된 전압을 이용하여 전압강하를 유발시키지 않고 전달하는 전달용 엔모스(TX51),(TY51)로 구성한 것을 특징으로 하는 부트스트랩 챠지 펌프회로.
KR1019970006246A 1997-02-27 1997-02-27 부트스트랩 챠지 펌프회로 KR100243004B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970006246A KR100243004B1 (ko) 1997-02-27 1997-02-27 부트스트랩 챠지 펌프회로
US09/021,316 US5943226A (en) 1997-02-27 1998-02-10 Bootstrap charge pump circuit
JP4331498A JP3194138B2 (ja) 1997-02-27 1998-02-25 ブートストラップチャージポンプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970006246A KR100243004B1 (ko) 1997-02-27 1997-02-27 부트스트랩 챠지 펌프회로

Publications (2)

Publication Number Publication Date
KR19980069266A KR19980069266A (ko) 1998-10-26
KR100243004B1 true KR100243004B1 (ko) 2000-03-02

Family

ID=19498192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006246A KR100243004B1 (ko) 1997-02-27 1997-02-27 부트스트랩 챠지 펌프회로

Country Status (3)

Country Link
US (1) US5943226A (ko)
JP (1) JP3194138B2 (ko)
KR (1) KR100243004B1 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466198B1 (ko) * 1997-12-12 2005-04-08 주식회사 하이닉스반도체 승압회로
KR100576504B1 (ko) * 1999-06-23 2006-05-09 주식회사 하이닉스반도체 챠지펌프 회로
JP3910765B2 (ja) * 1999-09-08 2007-04-25 株式会社東芝 電圧発生回路及びこれを用いた電圧転送回路
US6833752B2 (en) * 2000-04-28 2004-12-21 Micron Technology, Inc. High output high efficiency low voltage charge pump
US6801076B1 (en) 2000-04-28 2004-10-05 Micron Technology, Inc. High output high efficiency low voltage charge pump
KR100347144B1 (ko) * 2000-05-02 2002-08-03 주식회사 하이닉스반도체 고전압 발생회로
US6385065B1 (en) * 2000-09-14 2002-05-07 Fairchild Semiconductor Corporation Low voltage charge pump employing distributed charge boosting
US6501325B1 (en) * 2001-01-18 2002-12-31 Cypress Semiconductor Corp. Low voltage supply higher efficiency cross-coupled high voltage charge pumps
US7023259B1 (en) * 2001-02-26 2006-04-04 Cypress Semiconductor Corp. High voltage switch with no latch-up hazards
US6646493B2 (en) 2001-08-14 2003-11-11 Micron Technology, Inc. Voltage charge pump with circuit to prevent pass device latch-up
US6577552B2 (en) 2001-08-30 2003-06-10 Micron Technology, Inc. Apparatus and method for generating an oscillating signal
WO2003071373A1 (fr) * 2002-02-22 2003-08-28 Mitsubishi Denki Kabushiki Kaisha Circuit generateur de tension
CN1306690C (zh) * 2003-07-30 2007-03-21 百利通电子(上海)有限公司 一种可对正负极分别充电的双电压电荷泵及其控制电路
JP4557577B2 (ja) * 2004-03-26 2010-10-06 三洋電機株式会社 チャージポンプ回路
KR100610013B1 (ko) * 2004-08-23 2006-08-09 삼성전자주식회사 반도체 메모리에 채용하기 적합한 차아지 펌프회로
US7711967B2 (en) * 2006-01-17 2010-05-04 Broadcom Corporation Apparatus and method for multi-point detection in power-over ethernet detection mode
EP1903653B1 (en) * 2006-08-31 2018-09-26 Avago Technologies General IP (Singapore) Pte. Ltd. Over-voltage protection for power and data applications
US7936023B1 (en) 2006-09-26 2011-05-03 Cypress Semiconductor Corporation High voltage diode
US7855592B1 (en) 2006-09-28 2010-12-21 Cypress Semiconductor Corporation Charge pump
TW200826446A (en) * 2006-12-08 2008-06-16 Ememory Technology Inc Two-phase charge pump circuit capable of avoiding body effect
CN104282086A (zh) 2007-01-09 2015-01-14 功率监视器公司 用于智能电路断路器的方法和设备
US8044705B2 (en) * 2007-08-28 2011-10-25 Sandisk Technologies Inc. Bottom plate regulation of charge pumps
KR100900965B1 (ko) * 2007-11-05 2009-06-08 한국전자통신연구원 고전압용 씨모스 전하 펌프
WO2009111386A2 (en) 2008-03-04 2009-09-11 Power Monitors, Inc. Method and apparatus for a voice-prompted electrical hookup
US7969235B2 (en) * 2008-06-09 2011-06-28 Sandisk Corporation Self-adaptive multi-stage charge pump
US8710907B2 (en) 2008-06-24 2014-04-29 Sandisk Technologies Inc. Clock generator circuit for a charge pump
US7973592B2 (en) * 2009-07-21 2011-07-05 Sandisk Corporation Charge pump with current based regulation
US8339183B2 (en) * 2009-07-24 2012-12-25 Sandisk Technologies Inc. Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories
US8773108B2 (en) 2009-11-10 2014-07-08 Power Monitors, Inc. System, method, and apparatus for a safe powerline communications instrumentation front-end
US10060957B2 (en) 2010-07-29 2018-08-28 Power Monitors, Inc. Method and apparatus for a cloud-based power quality monitor
EP2413105B1 (en) 2010-07-29 2017-07-05 Power Monitors, Inc. Method and apparatus for a demand management monitoring system
JP5197704B2 (ja) * 2010-09-22 2013-05-15 株式会社東芝 半導体装置
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US8294509B2 (en) 2010-12-20 2012-10-23 Sandisk Technologies Inc. Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances
US8699247B2 (en) 2011-09-09 2014-04-15 Sandisk Technologies Inc. Charge pump system dynamically reconfigurable for read and program
US8400212B1 (en) 2011-09-22 2013-03-19 Sandisk Technologies Inc. High voltage charge pump regulation system with fine step adjustment
US8514628B2 (en) 2011-09-22 2013-08-20 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps
US8710909B2 (en) 2012-09-14 2014-04-29 Sandisk Technologies Inc. Circuits for prevention of reverse leakage in Vth-cancellation charge pumps
US8836412B2 (en) 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9154027B2 (en) 2013-12-09 2015-10-06 Sandisk Technologies Inc. Dynamic load matching charge pump for reduced current consumption
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
CN110463002B (zh) * 2017-02-16 2023-05-09 瑞声科技(新加坡)有限公司 电荷泵系统、设备和方法
US10250133B2 (en) * 2017-07-18 2019-04-02 Stmicroelectronics International N.V. Single-stage CMOS-based voltage quadrupler circuit
US10439600B1 (en) 2018-04-27 2019-10-08 Semiconductor Components Industries, Llc Transceiver methods and systems with pulse generator based on a bootstrap capacitor
CN111969844B (zh) * 2020-08-28 2021-11-30 聚辰半导体股份有限公司 一种自举电荷泵高压电源产生电路
KR20220072005A (ko) 2020-11-23 2022-06-02 삼성전자주식회사 멀티플렉서 및 이를 포함하는 반도체 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126590A (en) * 1991-06-17 1992-06-30 Micron Technology, Inc. High efficiency charge pump
US5381051A (en) * 1993-03-08 1995-01-10 Motorola Inc. High voltage charge pump
US5422586A (en) * 1993-09-10 1995-06-06 Intel Corporation Apparatus for a two phase bootstrap charge pump

Also Published As

Publication number Publication date
JPH10312696A (ja) 1998-11-24
US5943226A (en) 1999-08-24
KR19980069266A (ko) 1998-10-26
JP3194138B2 (ja) 2001-07-30

Similar Documents

Publication Publication Date Title
KR100243004B1 (ko) 부트스트랩 챠지 펌프회로
KR100347144B1 (ko) 고전압 발생회로
JP3554497B2 (ja) チャージポンプ回路
KR0172380B1 (ko) 반도체 메모리장치의 데이터 출력버퍼
US6208197B1 (en) Internal charge pump voltage limit control
USRE46266E1 (en) Charge pump circuit
JPH09198887A (ja) 高電圧発生回路
KR100262233B1 (ko) 출력 버퍼 회로(Output buffer circuit)
US5675279A (en) Voltage stepup circuit for integrated semiconductor circuits
US6225854B1 (en) Voltage boosting circuit having cross-coupled precharge circuits
KR102381493B1 (ko) 승압 회로 및 그것을 구비한 불휘발성 메모리
US6285241B1 (en) Internal voltage boosting circuit
KR20040001984A (ko) 펌핑 회로
JP2000003598A (ja) ブースト回路及びこれを備える半導体記憶装置
JPH05101685A (ja) 高電圧電荷ポンプ
US6693482B2 (en) Voltage generation circuits and methods of operating same that use charge sharing to increase voltage step-up
KR100313085B1 (ko) 데이터 출력 버퍼
KR100418719B1 (ko) 플래쉬 메모리 장치의 펌핑 회로
KR100576504B1 (ko) 챠지펌프 회로
JP4281358B2 (ja) パルス昇圧回路
KR100407989B1 (ko) 고전압 발생 회로
KR0137432B1 (ko) 차지 펌프(Charge Pump)회로
KR20020039924A (ko) 차지펌프의 특성개선회로
KR970051095A (ko) 챠지펌프 회로
KR20020021551A (ko) 다단계 고전압 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee