KR100610013B1

KR100610013B1 - 반도체 메모리에 채용하기 적합한 차아지 펌프회로

Info

Publication number: KR100610013B1
Application number: KR1020040066380A
Authority: KR
Inventors: 유형식; 이현석
Original assignee: 삼성전자주식회사
Priority date: 2004-08-23
Filing date: 2004-08-23
Publication date: 2006-08-09
Also published as: KR20060018047A; US7333373B2; JP2006060995A; TW200614261A; JP4746380B2; US20060109719A1

Abstract

차아지 전달 구간에서는 전하 전송 트랜지스터의 문턱전압의 증가를 억제하고 차아지 미전달 구간에서는 래치업의 발생를 방지하는 개선된 차아지 펌프회로가 개시되어 있다. 그러한 차아지 펌프회로는, 제어 노드의 전압에 응답하여 승압 노드의 전압을 고전압 발생단자로 전송하는 전하 전송트랜지스터와; 차아지 전달 구간에서는 상기 고전압 발생단자가 상기 전하 전송 트랜지스터의 벌크에 연결되도록 하고 차아지 미전달 구간에서는 상기 벌크가 상기 전하 전송 트랜지스터의 상기 승압 노드 또는 상기 고전압 발생단자에 나타나는 전압보다 낮은 레벨의 로우 전압에 연결되도록 하는 벌크 연결 스위칭부를 구비함에 의해, 전하 전송 효율과 펌핑 동작의 신뢰성이 도모되어, 반도체 메모리의 데이터 억세스 동작에 대한 신뢰성이 증가된다.

반도체 메모리, 차아지 펌프회로, 전하 전송 트랜지스터, 바디 이펙트

Description

반도체 메모리에 채용하기 적합한 차아지 펌프회로{Charge pump for use in semiconductor memory}

도 1은 종래 기술에 따른 차아지 펌프회로도

도 2는 도 1의 회로내의 각 노드들에 나타나는 신호 파형들을 보인 보면

도 3은 또 다른 종래 기술에 따른 차아지 펌프회로도

도 4는 본 발명의 실시 예에 따른 차아지 펌프회로도

도 5는 도 4의 회로내의 각 노드들에 나타나는 신호 파형들을 보인 도면

도 6은 도 4의 차아지 펌프회로의 구체적 구현 예를 보인 회로도

본 발명은 동작전압보다 높은 전압을 발생하기 위한 전압 발생회로에 관한 것으로, 특히 반도체 메모리에 채용하기 적합한 차아지 펌프회로에 관한 것이다.

최근의 반도체 메모리에서의 동작전압은 전력 소모를 줄이기 위해 낮아지는 추세이다. 그러나, 반도체 메모리의 특정한 회로부분 예컨대 워드라인 구동이나 출 력드라이버에는 동작전압보다 높은 고전압이 필요해진다. 따라서, 대부분의 반도체 메모리 칩내에는 차아지 펌프회로가 구비되어진다.

다양한 차아지 펌프회로들 중 하나의 예는 김규홍에 의해 발명되어 미합중국에서 2004년 2월 12일자로 특허공개된 공개번호 US2004/0027102호에 개시되어 있다. 상기 특허출원 내에서 종래 기술로서 개시된 차아지 펌프회로는 도 1에서 보여지는 바와 같이, 복수의 인버터들(I1, I2, I3, I4), NMOS캐패시터들(C1, C2, C3), 및 NMOS트랜지스터들(N1-N6)로 구성되어 있다. 도 2에서 보여지는 바와 같은 신호들(CON1, CON2)이 상기 인버터들(I1,I2)에 각기 인가되면, 노드(B)는 노드(A)의 전압이 전압(VCC+Vth) 레벨이상으로 될 때 전압(VCC) 레벨로 상승되고, 캐패시터(C2)의 작용에 의해서 도 2의 파형(B)와 같이 전압(2VCC) 레벨까지 승압된다. 한편, 노드(C)는 인버터(I3)의 출력전압이 전압(VCC+Vth) 레벨이상이 될 때 전압(VCC) 레벨로 되었다가 캐패시터(C3)의 작용에 의해 도 2의 파형(C)와 같이 전압(VCC+VPP) 레벨까지 승압된다. NMOS트랜지스터(N6)는 노드(C)의 전압에 응답하여 노드(B)와 고전압 발생단자(VPP)사이에 전하 셰어링 동작을 수행한다. 여기서, NMOS트랜지스터(N6)는 벌크가 접지전압의 레벨이고, 소스가 고전압(VPP) 또는 전압(2VCC)의 레벨이 되어, 소스와 벌크간의 전압 차가 고전압(VPP) 또는 전압(2VCC)이 된다. 따라서, NMOS트랜지스터(N6)의 문턱전압(Vth)이 소스와 기판사이의 전압 차가 0인 경우 보다 수백 배 정도로 높아지게 된다. 그런데, NMOS트랜지스터(N6)의 게이트로 인가되는 전압이 전압(VPP+VCC) 레벨을 유지하므로 노드(B)와 고전압 발생단자(VPP)사이에서의 전하 전송 효율이 떨어지게 된다.

즉, NMOS트랜지스터로 구성된 전하 전송 트랜지스터(N6)는 차아지 펌핑 동작시 제어 노드(C)의 전압에 응답하여 승압 노드(B)의 전하를 고전압 발생단자(VPP)로 전달하게 되는데, 도 1의 차아지 펌프회로에서는 승압 동작시에 상기 전하 전송 트랜지스터(N6)의 벌크 전압이 접지전압의 레벨로 고정된 상태에서 소스 전압이 증가한다. 따라서, 바디 이펙트(body effect)의 발생에 기인하여 전하 전송 트랜지스터(N6)의 문턱전압이 증가하게 되는 것이다. 문턱전압이 커지는 경우에도, 상기 전하 전송 트랜지스터(N6)의 게이트 전압은 여전히 고정되어 있기 때문에 상기 승압 노드(B)의 전하는 고전압 발생단자(VPP)로 충분하게 전달되기 어렵다.

도 1의 차아지 펌프회로에서 나타난 문제점을 해결하기 위하여, 상기 특허출원에는 도 3과 같은 개선된 차아지 펌프회로가 개시되어 있다. 즉, 도 3의 회로는 도 1에서 보여지는 NMOS트랜지스터(N6)의 소스와 벌크(또는 기판)사이의 전압 차를 일정하게 유지시켜 문턱전압이 증가되지 않도록 하는 것이다. 도 3을 참조하면, 도 1에 나타난 회로구성에 NMOS트랜지스터들(N7, N8)이 추가로 연결된 구성이 보여진다.

도 3에서, NMOS트랜지스터(N7)의 드레인이 NMOS트랜지스터(N6)의 드레인에 연결되고, NMOS트랜지스터(N7)의 게이트가 고전압 발생단자(VPP)에 연결되고, NMOS트랜지스터(N7)의 소스가 노드(D)에 연결되어 있다. NMOS트랜지스터(N8)의 소스가 노드(D)에 연결되고, NMOS트랜지스터(N8)의 게이트가 노드(B)에 연결되고, NMOS트랜지스터(N8)의 드레인이 고전압 발생단자(VPP)에 연결되어 있다. 그리고, 노드(D)가 NMOS트랜지스터(N6)의 벌크(또는 기판)에 연결되어 있다.

도 3에서 추가된 NMOS트랜지스터들(N7, N8)의 기능을 위주로 도 3의 차아지 펌프회로의 동작이 이하에서 설명된다. 먼저, 접지전압 레벨의 신호들(CON1, CON2)이 인가되면, 노드들(A, B, C) 각각이 전압(2VCC-Vth), 전압(VCC), 및 전압(VCC)으로 프리차지되고, 노드(D)의 전압은 전압(VCC) 레벨로 된다. 이 상태에서, 전원전압(VCC) 레벨의 신호(CON1)가 인가되면, 노드(A)의 전압이 전압(VCC-Vth)으로 되고, 노드(B)의 전압이 전압(2VCC)으로 승압된다. 그러면, NMOS트랜지스터(N7)가 온되어 노드(D)의 전압이 전압(VPP-Vth) 레벨로 된다. 그리고, 전원전압 레벨의 신호(CON2)가 인가되면, 노드(A)의 전압이 전압(VCC-Vth) 레벨로 되고, 노드(C)의 전압이 전압(VCC+VPP) 레벨로 된다. 그러면, NMOS트랜지스터(N6)가 온되어 노드(B)와 고전압 발생단자(VPP)사이에 전하 공유(셰어링) 동작이 수행되어 고전압 발생단자(VPP)의 전압 레벨이 증가한다. NMOS트랜지스터(N8)가 온되어 고전압 발생단자(VPP)의 전압이 서서히 증가하게 된다. 즉, 전하 공유 동작이 수행되는 동안 NMOS트랜지스터(N8)가 온되어 고전압 발생단자(VPP)의 전압 레벨이 증가함에 따라 노드(D)의 전압 레벨이 증가한다. 즉, 도 3의 차아지 펌프회로에서는 신호(CON1)가 전원전압(VCC) 레벨로 천이하면 NMOS트랜지스터(N7)가 온되어 NMOS트랜지스터(N6)의 벌크인 노드(D)의 전압이 증가되게 함으로써 NMOS트랜지스터(N6)의 소스와 벌크사이의 전압차를 줄이고, 신호(CON2)가 전원전압(VCC) 레벨로 천이하여 고전압 발생단자(VPP)의 전압이 증가하면 NMOS트랜지스터(N8)가 온되어 NMOS트랜지스터(N6)의 벌크인 노드(D)의 전압을 증가되게 함으로써 NMOS트랜지스터(N6)의 소스와 벌크사이의 전압 차를 줄이게 된다.

그러나, 도 3의 차아지 펌프회로는 NMOS 전하 전송 트랜지스터의 벌크(기판 )전압이 소스 전압의 증가에 따라 증가시켜 문턱전압이 증가되지 않게 함에 의해, 차아지 전송 효율을 높일 수 있지만, 다음과 같은 문제점이 나타날 수 있다.

즉, 도 3에서 벌크 노드(D)는 승압 노드(B) 또는 고전압 발생 노드(VPP)중 낮은 전압레벨을 갖는 노드에 연결되어 바디 이펙트가 줄어들게 하지만, 상기 노드(B)와 상기 노드(D)간의 전압 차, 또는 상기 노드(VPP)와 상기 노드(D)간의 전압차가 상기 NMOS트랜지스터(N7)와 NMOS트랜지스터(N8)가 각기 갖는 문턱전압만큼 차이 보다 크지 않을 경우에는 상기 NMOS트랜지스터들(N7,N8)이 턴온되지 않는다. 그러한 경우에 노드(D)는 플로팅 상태로 되어 차아지 펌핑 동작이 불확실하게 수행될 수 있다. 따라서, 문턱전압의 증가를 방지하거나 줄이지 못하는 경우가 발생되어 전하 전송 효율이 악화될 수 있는 문제점이 있다.

결국, 상기한 종래 기술은 추가된 트랜지스터들에 기인하여 바디 이펙트를 줄이지 못하게 되는 동작 영역을 가지며, 벌크 노드의 플로팅 상태에 기인하여 동작의 신뢰성이 저하되는 문제점을 갖는다.

본 발명의 목적은 상기한 종래의 문제점을 해소할 수 있는 차아지 펌프회로를 제공함에 있다.

본 발명의 다른 목적은 바디 이펙트를 보다 효과적으로 줄일 수 있는 차아지 펌프회로를 제공함에 있다.

본 발명의 또 다른 목적은 바디 이펙트를 줄이는 경우에 전하 전송 트랜지스터의 벌크 또는 기판이 플로팅 되지 않도록 할 수 있는 반도체 메모리용 차아지 펌프회로를 제공함에 있다.

본 발명의 또 다른 목적은 전하 전송 트랜지스터의 문턱전압 상승을 최소화 또는 감소하여 전하 전송 동작을 보다 효과적으로 행할 수 있는 반도체 메모리 장치용 고전압 발생회로를 제공함에 있다.

본 발명의 또 다른 목적은 차아지 전달 구간에서는 전하 전송 트랜지스터의 고전압 발생단자를 벌크에 연결하여 바디 이펙트를 제거하고 차아지 미전달 구간에서는 래치업을 방지할 수 있는 차아지 펌프회로를 제공함에 있다.

상기한 목적들 및 타의 목적을 달성하기 위한 본 발명의 예시적 구체화(embodiment)에 따라, 차아지 펌프회로는, 제어 노드의 전압에 응답하여 승압 노드의 전압을 고전압 발생단자로 전송하는 전하 전송트랜지스터와, 차아지 전달 구간에서는 상기 고전압 발생단자가 상기 전하 전송 트랜지스터의 벌크에 연결되도록 하고 차아지 미전달 구간에서는 상기 벌크가 상기 전하 전송 트랜지스터의 상기 승압 노드 또는 상기 고전압 발생단자에 나타나는 전압보다 낮은 레벨의 로우 전압에 연결되도록 하는 벌크 연결 스위칭부를 구비한다.

바람직하기로, 상기 벌크 연결 스위칭부는, 하이 구간보다 로우 구간이 짧도록 되고 상기 제어노드의 전압과는 반대 위상의 게이트 입력전압을 생성하는 인버터와, 상기 게이트 입력전압에 게이트가 연결되고 상기 로우 전압에 소오스가 연결되며 상기 벌크에 드레인이 연결되는 제1 모오스 트랜지스터와, 상기 게이트 입력 전압에 게이트가 연결되고 상기 벌크에 드레인이 연결되고 소오스가 상기 고전압 발생단자에 연결된 제2 모오스 트랜지스터를 구비한다.

상기한 차아지 펌프회로의 구성에 따르면, 차아지 전달 구간에서는 전하 전송 트랜지스터의 문턱전압의 증가가 억제되고, 차아지 미전달 구간에서는 래치업의 발생이 방지된다.

상기한 본 발명의 목적들 및 타의 목적들, 특징, 그리고 이점들은, 첨부된 도면들을 참조하여 이하에서 기술되는 본 발명의 상세하고 바람직한 실시예들의 설명에 의해 보다 명확해질 것이다. 도면들 내에서 서로 동일 내지 유사한 부분들은 설명 및 이해의 편의상 동일 내지 유사한 참조부호들로 기재됨을 주목(note)하여야 한다.

도 4는 본 발명의 실시 예에 따른 차아지 펌프회로도이다. 도면을 참조하면, 통상적인 전하 전송 트랜지스터(30)를 갖는 차아지 펌핑부(50)와, 차아지 전달 구간에서는 고전압 발생단자(VPP)가 상기 전하 전송 트랜지스터(30)의 벌크(Vb)에 연결되도록 하고 차아지 미전달 구간에서는 상기 벌크(Vb)가 상기 전하 전송 트랜지스터(30)의 상기 승압 노드(Vp) 또는 상기 고전압 발생단자(Vo,VPP)에 나타나는 전압보다 낮은 레벨의 로우 전압(Vlow)에 연결되도록 하는 벌크 연결 스위칭부(100)의 구성이 보여진다.

상기 벌크 연결 스위칭부(100)는, 하이 구간보다 로우 구간이 짧도록 되고 상기 제어노드의 전압과는 반대 위상의 게이트 입력전압(Vgb)을 생성하는 인버터(IN1)와, 상기 게이트 입력전압에 게이트가 연결되고 상기 로우 전압(Vlow)에 소오스가 연결되며 상기 벌크(Vb)에 드레인이 연결되는 제1 모오스 트랜지스터(NT1)와, 상기 게이트 입력전압(Vgb)에 게이트가 연결되고 상기 벌크(Vb)에 드레인이 연결되고 소오스가 상기 고전압 발생단자(VPP)에 연결된 제2 모오스 트랜지스터(PT1)로 이루어진다.

도 5에는 도 4의 회로내의 각 노드들에 나타나는 신호 파형들이 도시된다. 도 5를 참조하면, 신호 파형(Vg)은 상기 전하 전송 트랜지스터(30)의 게이트에 인가되고, 신호 파형(Vgb)는 상기 인버터(IN1)에 의해 생성된다. 신호 파형(Vb)은 상기 로우 전압(Vlow)과 상기 고전압(VPP)중의 하나의 레벨 상태를 갖는다. 상기 신호 파형(Vgb)은 하이 구간보다 로우 구간(T2)이 짧도록 되어 있고 상기 제어노드(Vg)의 전압과는 반대 위상으로 생성된다. 신호 파형(Vg)이 구간(T1)동안에 하이 레벨로 유지될 때 상기 전하 전송 트랜지스터(30)가 턴온되므로, 상기 차아지 전달 구간은 상기 신호 파형(Vg)이 하이 레벨로 유지되어 있는 타임구간(T1)이 되며, 차아지 미전달 구간은 상기 신호 파형(Vg)이 로우 레벨로 유지되어 있는 타임구간이 된다.

이하에서는 도 4 및 도 5를 참조로 하여 차아지 펌핑 동작 및 바디 이펙트의 감소, 그리고 래치업의 방지에 대한 동작이 설명될 것이다.

먼저, 신호들(CON1, CON2)이 로우 또는 하이레벨로 인가될 때, 전하 전송 트랜지스터(30)를 갖는 차아지 펌핑부(50)의 기본적인 동작은 전술한 도 1 또는 도 3 의 동작과 동일하다. 도 5에서 보여지는 상기 신호 파형(Vg)이 로우 레벨로 유지되어 있는 타임구간 즉, 차아지 미전달 구간에서는 상기 전하 전송 트랜지스터(30)는 턴오프 된다. 이 때 벌크 노드(Vb)의 전압레벨은 상기 전하 전송 트랜지스터(30)의 소오스나 드레인의 전압보다는 낮게 되어야 래치업의 발생이 방지된다. 상기 인버터(IN1)의 인버팅 동작에 의해 상기 신호 파형(Vgb)이 하이레벨로 생성되므로, 벌크 연결 스위칭부(100)내의 상기 엔형 모오스 트랜지스터(NT1)가 턴온된다. 이에 따라, 상기 벌크 노드(Vb)는 도 5의 신호 파형(Vlow)에서 보여지는 것과 같은 로우 전압의 레벨로 유지된다. 상기 로우 전압은 상기 승압 노드(Vp) 또는 상기 고전압 발생단자(Vo,VPP)에 나타나는 전압보다 낮은 레벨이면 된다. 바람직하기로는 상기 로우 전압(Vlow)은 접지전압 예컨대 0볼트로 제공될 수 있다. 따라서, 전하 미전달 구간에서는 벌크 노드(Vb)의 전압레벨이 전하 전송 트랜지스터(30)의 소오스나 드레인의 전압보다는 낮게 되므로, 래치업의 발생이 확실히 방지된다.

이제는 전하 전달 구간에서의 회로 동작이 설명될 것이다. 상기 신호 파형(Vg)이 하이 레벨로 유지되어 있는 타임구간 즉, 차아지 전달 구간에서는 상기 전하 전송 트랜지스터(30)는 턴온 된다. 이 때 벌크 노드(Vb)의 전압레벨은 고전압 발생단자(VPP)의 전압레벨로 되어야만 바디 이펙트의 영향이 최소화된다. 결국, 전하 전송 트랜지스터(30)의 벌크(기판 )전압이 소스 전압의 증가에 따라 증가될 경우에 문턱전압은 증가되지 않는 것이다. 상기 인버터(IN1)의 인버팅 동작에 의해 상기 신호 파형(Vgb)이 구간(T2)내에서 로우레벨로 생성되므로, 벌크 연결 스위칭부(100)내의 상기 피형 모오스 트랜지스터(PT1)가 턴온된다. 이에 따라, 상기 벌크 노드(Vb)는 도 5의 신호 파형(Vo)에서 보여지는 것과 같은 고전압(VPP) 레벨로 유지된다. 따라서, 전하 전달 구간에서는 벌크 노드(Vb)의 전압레벨이 전하 전송 트랜지스터(30)의 소오스 전압으로 유지되므로, 바디 이펙트가 제거되며, 문턱전압의 증가는 없게 된다.

한편, 도 4의 회로에서는 상기 벌크 연결 스위칭부(100)의 스위칭 동작에 의해, 벌크 노드(Vb)가 전하 전송 트랜지스터(30)의 소오스 전압의 레벨 또는 로우 전압(Vlow)중의 하나의 레벨로 언제나 유지되기 때문에, 상기 벌크 노드(Vb)가 플로팅 상태로는 되지 않는다. 따라서, 종래의 기술과는 달리 본 발명의 회로에서는 미 동작 구간이 없고 플로팅에 의한 신뢰성 저하가 원천적으로 해결된다.

도 6은 도 4의 차아지 펌프회로의 구체적 구현 예를 보인 회로도로서, 도 1의 차아지 펌프 회로에 상기 벌크 연결 스위칭부(100)를 적용한 회로 구성을 보여준다. 도 6에서의 차아지 펌핑 및 전하 전달 동작은 도 1 및 도 3과 기본적으로 같으나, 상기 벌크 연결 스위칭부(100)의 적용에 의해, 전하 전달 구간에서는 바디 이펙트에 의한 문턱전압 증가가 최소화 또는 감소되고, 전하 미전달 구간에서는 래치업이 방지된다. 따라서, 전하 전달 효율이 극대화된 차아지 펌프 회로의 동작이 얻어진다.

상기한 바와 같이, 본 발명의 실시예에서는 펌핑 동작중에는 고전압 단자를 전하 전송 트랜지스터의 벌크(기판)에 연결하여 바디 이펙트가 제거되도록 하고, 펌핑 동작구간 이외에서는 래치업의 발생이 방지되도록 함에 의해, 전하 전송 효율이 높아지고 회로의 동작이 안정화된다.

상술한 바와 같이, 본 발명의 실시 예는 도면을 기준으로 예를 들어 기술되었지만 이에 한정되지 않으며 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명이 속하는 기술분야에서 통상의 지식을 갖는 자에 의해 다양한 변화와 변경이 가능함은 물론이다. 예를 들어, 벌크 연결 스위칭부의 트랜지스터 타입을 사안에 따라 다르게 구현할 수 있음은 물론이다.

상술한 바와 같이 본 발명의 차아지 펌프회로에 따르면, 차아지 전달 구간에서는 전하 전송 트랜지스터의 문턱전압의 증가가 억제되고, 차아지 미전달 구간에서는 래치업의 발생이 방지되는 효과가 있다. 따라서, 전하 전송 효율과 펌핑 동작의 신뢰성이 도모되어, 반도체 메모리의 데이터 억세스 동작에 대한 신뢰성이 증가되는 장점이 있다.

Claims

차아지 펌프회로에 있어서:

커패시터에 연결된 제어 노드의 전압에 응답하여 승압 노드의 전압을 고전압 발생단자로 전송하는 전하 전송트랜지스터와;

상기 전하 전송트랜지스터가 동작되는 차아지 전달 구간에서는 상기 고전압 발생단자가 상기 전하 전송 트랜지스터의 벌크에 동작적으로 연결되도록 하고, 상기 전하 전송트랜지스터의 동작이 차단되는 차아지 미전달 구간에서는 상기 전하 전송 트랜지스터의 벌크가 상기 전하 전송 트랜지스터의 상기 승압 노드 또는 상기 고전압 발생단자에 나타나는 전압보다 낮은 레벨의 로우 전압에 동작적으로 연결되도록 하는 벌크 연결 스위칭부를 구비함을 특징으로 하는 차아지 펌프회로.
제1항에 있어서, 상기 로우 전압은 접지전압 레벨임을 특징으로 하는 차아지 펌프회로.
제1항에 있어서, 상기 전하 전송 트랜지스터는 엔형 모오스 트랜지스터임을 특징으로 하는 차아지 펌프회로.
제3항에 있어서,

상기 벌크 연결 스위칭부는:

하이 구간보다 로우 구간이 짧도록 되고 상기 제어노드의 전압과는 반대 위 상의 게이트 입력전압을 생성하는 인버터와;

상기 게이트 입력전압에 게이트가 연결되고 상기 로우 전압에 소오스가 연결되며 상기 벌크에 드레인이 연결되는 제1 모오스 트랜지스터와;

상기 게이트 입력전압에 게이트가 연결되고 상기 벌크에 드레인이 연결되고 소오스가 상기 고전압 발생단자에 연결된 제2 모오스 트랜지스터를 구비함을 특징으로 하는 차아지 펌프회로.
제4항에 있어서, 상기 제1 모오스 트랜지스터는 엔형 모오스 트랜지스터임을 특징으로 하는 차아지 펌프회로.
제5항에 있어서, 상기 제2 모오스 트랜지스터는 피형 모오스 트랜지스터임을 특징으로 하는 차아지 펌프회로.
반도체 메모리 용 차아지 펌프회로에 있어서:

동일 위상의 제1,2 펄스 신호에 응답하여 제어 노드와 승압 노드에 전압을 제공하는 커패시터부와;

상기 제어 노드의 전압에 응답하여 상기 승압 노드의 전압을 고전압 발생단자로 전송하는 전하 전송트랜지스터와;

상기 전하 전송트랜지스터가 동작되는 차아지 전달 구간에서는 상기 고전압 발생단자가 상기 전하 전송 트랜지스터의 기판에 동작적으로 연결되도록 하고, 상기 전하 전송트랜지스터의 동작이 차단되는 차아지 미전달 구간에서는 상기 기판이 접지전압에 동작적으로 연결되도록 하는 벌크 연결 스위칭부를 구비함을 특징으로 하는 반도체 메모리 용 차아지 펌프회로.
제7항에 있어서, 상기 전하 전송 트랜지스터는 엔형 모오스 트랜지스터임을 특징으로 하는 반도체 메모리 용 차아지 펌프회로.
제8항에 있어서,

상기 벌크 연결 스위칭부는:

하이 구간보다 로우 구간이 짧도록 되고 상기 제어노드의 전압과는 반대 위상의 게이트 입력전압을 생성하는 인버터와;

상기 게이트 입력전압에 게이트가 연결되고 상기 로우 전압에 소오스가 연결되며 상기 벌크에 드레인이 연결되는 제1 모오스 트랜지스터와;

상기 게이트 입력전압에 게이트가 연결되고 상기 벌크에 드레인이 연결되고 소오스가 상기 고전압 발생단자에 연결된 제2 모오스 트랜지스터를 구비함을 특징으로 하는 반도체 메모리 용 차아지 펌프회로.
제9항에 있어서, 상기 제1 모오스 트랜지스터는 엔형 모오스 트랜지스터임을 특징으로 하는 반도체 메모리 용 차아지 펌프회로.
제10항에 있어서, 상기 제2 모오스 트랜지스터는 피형 모오스 트랜지스터임 을 특징으로 하는 반도체 메모리 용 차아지 펌프회로.