KR100728553B1 - 반도체 집적회로 및 그 내부전압 제어방법 - Google Patents

반도체 집적회로 및 그 내부전압 제어방법 Download PDF

Info

Publication number
KR100728553B1
KR100728553B1 KR1020050084884A KR20050084884A KR100728553B1 KR 100728553 B1 KR100728553 B1 KR 100728553B1 KR 1020050084884 A KR1020050084884 A KR 1020050084884A KR 20050084884 A KR20050084884 A KR 20050084884A KR 100728553 B1 KR100728553 B1 KR 100728553B1
Authority
KR
South Korea
Prior art keywords
substrate bias
voltage
bias voltage
high voltage
vbb
Prior art date
Application number
KR1020050084884A
Other languages
English (en)
Other versions
KR20070030092A (ko
Inventor
강상희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050084884A priority Critical patent/KR100728553B1/ko
Priority to US11/518,490 priority patent/US7362164B2/en
Publication of KR20070030092A publication Critical patent/KR20070030092A/ko
Application granted granted Critical
Publication of KR100728553B1 publication Critical patent/KR100728553B1/ko
Priority to US12/073,115 priority patent/US7583134B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 신뢰성을 향상시키고 전류손실을 최소화할 수 있도록 한 반도체 집적회로 및 그 내부전압 제어방법에 관한 것으로, 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로에 있어서, 고전압 펌프 인에이블 신호를 출력하기 위한 고전압 검출수단, 상기 고전압 펌프 인에이블 신호에 의해 구동되어 상기 고전압을 펌핑하기 위한 고전압 펌핑수단, 기판 바이어스 전압 펌핑 수단을 구동하기 위한 기판 바이어스 전압 펌프 인에이블 신호와 상기 고전압 펌프 인에이블 신호 중 적어도 하나가 액티브되면 기판 바이어스 전압 제어신호를 출력하는 기판 바이어스 전압 검출수단, 및 상기 기판 바이어스 전압 제어신호에 의해 구동되어 상기 기판 바이어스 전압을 펌핑하기 위한 기판 바이어스 전압 펌핑수단을 포함한다. 따라서 동작 신뢰성을 향상시킬 수 있고, 셀(Cell)을 구성하는 트랜지스터의 전류손실을 최소화하여 전체 소비 전류량을 감소시킬 수 있다.
고전압/기판 바이어스 전압/커플링 노이즈/펌프

Description

반도체 집적회로 및 그 내부전압 제어방법{Semiconductor Integrated Circuit and Internal Voltage Control Method of the Same}
도 1은 종래의 기술에 따른 반도체 집적회로를 나타낸 블록도,
도 2는 도 1의 VBB 디텍터의 내부 구성을 나타낸 회로도,
도 3은 반도체 집적회로의 웰 바이어스 구성을 보여주기 위한 단면도,
도 4는 종래의 기술에 따른 VPP와 VBB의 변화를 나타낸 파형도,
도 5는 본 발명의 제 1 실시예에 따른 반도체 집적회로를 나타낸 블록도,
도 6은 도 5의 VBB 디텍터의 내부 구성을 나타낸 회로도,
도 7은 도 5의 각부 동작을 설명하기 위한 타이밍도,
도 8은 도 5에 따른 VPP와 VBB의 변화를 나타낸 파형도,
도 9는 본 발명의 제 2 실시예에 따른 반도체 집적회로를 나타낸 블록도,
도 10은 도 9의 펄스 발생부의 내부 구성을 나타낸 회로도,
도 11은 도 9의 VBB 디텍터의 내부 구성을 나타낸 회로도,
도 12는 도 9의 각부 동작을 설명하기 위한 타이밍도,
도 13은 도 9에 따른 VPP와 VBB의 변화를 나타낸 파형도이다.
- 도면의 주요 부분에 대한 부호의 설명 -
11: VPP 디텍터 12: VPP 오실레이터
13: VPP 펌프 21, 32: VBB 디텍터
22: VBB 오실레이터 23: VBB 펌프
31: 펄스 발생부 33: 제 1 VBB 오실레이터
34: 제 1 VBB 펌프 35: 제 2 VBB 오실레이터
36: 제 2 VBB 펌프
본 발명은 반도체 집적회로에 관한 것으로, 더욱 상세하게는 반도체 집적회로 및 그 내부전압 제어방법에 관한 것이다.
반도체 집적회로는 다양한 레벨의 전압을 사용하며, 전원은 크게 외부전원(VDD, VSS)과 내부전원(VPP, VBB 등)으로 나눌 수 있다.
즉, 외부전원(VDD, VSS)은 반도체 집적회로가 장착되는 기기로부터 공급받는 전원이며, 내부전원은 상기 외부전원을 내부에서 변환하여 생성한 전원이다.
이 때 각 전원의 레벨을 살펴보면, 큰 순서로 VPP, VDD, VSS, VBB이며, VBB는 역바이어스(Reverse Bias) 전압으로서, 절대값은 그라운드(Ground) 전압인 VSS에 비해 크다.
상기 VPP는 집적회로의 메모리 셀(Cell)의 구성요소인 트랜지스터의 문턱전압 손실 보상을 목적으로, 워드 라인(Word Line) 드라이버 및 데이터 아웃 드라이버 등에 필수적으로 사용되는 전원으로서, 상기 VDD를 승압하여 생성되며, VDD+VT( 문턱전압)보다 큰 값을 갖는다.
그리고 상기 VBB는 역바이어스 전압이다.
상술한 내부전원의 안정성은 반도체 집적회로의 성능 판단기준에 포함되는 신뢰성과 소모전류에 매우 큰 영향을 끼친다. 따라서 전원을 제어하여 정해진 범위를 벗어나지 않고 안정적으로 공급되도록 하는 것이 반도체 집적회로 설계의 중요한 요소 중 하나이다.
이하, 종래의 기술에 따른 반도체 집적회로를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래의 기술에 따른 반도체 집적회로를 나타낸 블록도, 도 2는 도 1의 VBB 디텍터의 내부 구성을 나타낸 회로도, 도 3은 반도체 집적회로의 웰 바이어스 구성을 보여주기 위한 단면도, 도 4는 종래의 기술에 따른 VPP와 VBB의 변화를 나타낸 파형도이다.
종래의 기술에 따른 반도체 집적회로는 도 1에 도시된 바와 같이, VPP를 제어하기 위한 구성과, VBB를 제어하기 위한 구성이 별도로 구성되어 있다.
즉, VPP를 제어하기 위한 구성은 고전압 검출부(이하, VPP 디텍터)(11), VPP 오실레이터(VPP OSC)(12), 고전압 펌프(이하, VPP 펌프)(13)를 포함한다.
상기 VPP 디텍터(11)는 VPP 레벨이 해당 설정값 이하가 되는 것을 검출하여 VPP 펌프(13)를 구동하기 위한 인에이블 신호(PPEN)(예를 들어, '하이(High)'신호)를 출력한다.
상기 VPP 오실레이터(12)는 상기 VPP 디텍터(11)에서 출력된 인에이블 신호 (PPEN)의 '하이'구간동안 펄스를 발생시킨다.
상기 VPP 펌프(13)는 상기 VPP 오실레이터(12)에서 출력된 펄스(OSCPP)를 이용하여 VPP 레벨이 상승하도록 펌핑(Pumping) 동작을 수행한다.
한편, VBB를 제어하기 위한 구성은 기판 바이어스 전압 검출부(이하, VBB 디텍터)(14), VBB 오실레이터(VBB OSC)(15), 기판 바이어스 전압 펌프(이하, VBB 펌프)(16)를 포함한다.
상기 VBB 디텍터(14)는 VBB 레벨이 해당 설정값 이상이 되는 것을 검출하여 VBB 펌프(16)를 구동하기 위한 인에이블 신호(BBEN)(예를 들어, '하이(High)'신호)를 출력한다.
이 때 VBB 디텍터(14)의 내부 구성예가 도 2에 도시되어 있는데, 이는 두개의 PMOS 트랜지스터(P1, P2) 및 두개의 인버터(IV1, IV2)로 구성한 예를 보여주고 있다. 상기 VBB 디텍터(14)는 VBB 레벨에 따라 PMOS 트랜지스터(P2)의 구동력이 변하게 되고 PMOS 트랜지스터(P1)와의 구동력 차이에 따라 출력신호(BBEN)의 상태가 '하이' 또는 '로우'로 정해지는 방식으로 동작한다.
상기 VBB 오실레이터(15)는 상기 VBB 디텍터(14)에서 출력된 인에이블 신호(BBEN)의 '하이'구간동안 펄스(OSCBB)를 발생시킨다.
상기 VBB 펌프(16)는 상기 VBB 오실레이터(15)에서 출력된 펄스(OSCBB)를 이용하여 VBB 레벨이 강하되도록 펌핑(Pumping) 동작을 수행한다. 즉, VBB는 역 바이어스(Reverse Bias)이므로 음(-)의 방향으로 증가되도록 펌핑동작을 수행하는 것이다.
이 때 VPP 펌프(13)는 외부전원(VDD)에 비해 높은 레벨의 VPP를 생성하기 위해 VBB 펌프(16)에 비해 사이즈가 크게 설계된다. 또한 VBB 디텍터(14)의 응답시간이 VPP 디텍터(11)에 비해 길다. 즉, VBB 디텍터(14)가 VPP 디텍터(11)에 비해 응답이 늦다.
한편, 반도체 집적회로의 웰 바이어스(Well Bias)는 도 3과 같이 구성된다. 즉, VPP가 인가되는 N-웰과 VBB가 인가되는 P-웰이 인접해 있다.
따라서 인접한 웰 간의 정션 커패시터(Junction Capacitor)에 의한 VPP와 VBB의 커플링 노이즈(Coupling Noise)가 발생할 확률이 매우 높다.
즉, 도 4에 도시된 바와 같이, VPP 레벨은 VPP 펌프(13)가 동작하여 동작이 정지될 때까지 상승한 후 시간에 따라 감소하게 되고 다시 VPP 디텍터(11)의 설정값 검출에 따라 VPP 펌프(13)가 동작하여 상승한 후 감소되는 과정을 반복하게 된다.
이 때 'A - B' 구간에서 VPP 펌프(13)의 동작에 의해 VPP 레벨이 상승할 때, VBB 레벨이 상술한 커플링 노이즈에 의해 동반상승하게 된다.
그리고 'B' 구간에서 VBB 펌프(16)가 동작하여 상승된 VBB 레벨을 강하시키려 하지만 아직 VPP 펌프(11) 동작 구간이므로 이전에 비해 소폭 증가하고 VPP 펌프(13)의 동작이 완전히 정지된 'C' 구간부터 VBB 펌프(16)의 동작이 정지될 때까지 정상적인 VBB 강하가 이루어진다.
이와 같이 종래의 기술에 따른 반도체 집적회로는 VPP 펌프의 사이즈가 VBB 펌프에 비해 크고, VBB 디텍터의 응답속도가 VPP 디텍터에 비해 느린 특성을 나타 낸다. 또한 내부전원 중 인접한 영역에 인가되는 전원간에 정션 커패시터에 의한 커플링 노이즈가 존재한다.
그 결과 상대적으로 낮은 레벨의 기판 바이어스 전압(VBB)이 높은 레벨의 전원(VPP) 상승시 동반상승하고 목표값을 크게 벗어나게 되어 전원전압이 불안정해진다.
따라서 종래의 기술에 따른 반도체 집적회로는 다음과 같은 문제점이 있다.
첫째, 반도체 집적회로의 동작 신뢰성을 저하시킨다.
둘째, 반도체 집적회로의 메모리 셀(Cell)을 구성하는 트랜지스터의 전류손실을 증가시킨다.
본 발명은 상기한 문제점을 해결하기 위하여 안출한 것으로서, 고전압 레벨의 변동에 따른 기판 바이어스 전압 레벨의 동반상승을 방지하여 신뢰성을 향상시킬 수 있도록 한 반도체 집적회로 및 그 내부전압 제어방법을 제공함에 그 목적이 있다.
또한 본 발명은 전류손실을 최소화할 수 있도록 한 반도체 집적회로 및 그 내부전압 제어방법을 제공함에 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 집적회로는 외부에서 인가되는 외부전압을 변환한 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로에 있어서, 고전압 펌프 인에이블 신호를 출력하기 위한 고전압 검출수단; 상기 고전압 펌프 인에이블 신호에 의해 구동되어 상기 고전압을 펌핑하기 위한 고전압 펌핑수단; 기판 바이어스 전압 펌핑 수단을 구동하기 위한 기판 바이어스 전압 펌프 인에이블 신호와 상기 고전압 펌프 인에이블 신호 중 적어도 하나가 액티브되면 기판 바이어스 전압 제어신호를 출력하는 기판 바이어스 전압 검출수단; 및 상기 기판 바이어스 전압 제어신호에 의해 구동되어 상기 기판 바이어스 전압을 펌핑하기 위한 기판 바이어스 전압 펌핑수단을 포함함을 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 집적회로는 외부에서 인가되는 외부전압을 변환한 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로에 있어서, 고전압 펌프 인에이블 신호를 출력하기 위한 고전압 검출수단; 상기 고전압 펌프 인에이블 신호에 의해 구동되어 상기 고전압을 펌핑하기 위한 고전압 펌핑수단; 상기 고전압 펌프 인에이블 신호와 동기되는 펄스를 발생하기 위한 펄스 발생수단; 제 1 기판 바이어스 전압 펌핑 수단을 구동하기 위한 기판 바이어스 전압 펌프 인에이블 신호와 상기 펄스 발생수단에서 발생된 펄스 중 적어도 하나가 액티브되면 기판 바이어스 전압 제어신호를 출력하는 기판 바이어스 전압 검출수단; 상기 기판 바이어스 전압 제어신호에 의해 구동되어 상기 기판 바이어스 전압을 펌핑하기 위한 제 1 기판 바이어스 전압 펌핑수단; 및 상기 펄스 발생수단에 의해 발생된 펄스에 따라 상기 기판 바이어스 전압을 펌핑하고, 펌핑된 상기 기판 바이어스 전압을 상기 제 1 기판 바이어스 전압 펌핑수단과 공통으로 연결된 출력노드를 통해 출력하는 제 2 기판 바이어스 전압 펌핑수단을 포함함을 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 집적회로의 내부전압 제어방법은 외부에서 인가되는 외부전압을 변환한 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로의 내부전압 제어방법에 있어서, 상기 기판 바이어스 전압은 전압 제어신호가 액티브되는 것에 의해 그 전압 레벨이 펌핑되며, 상기 전압 제어신호는 상기 고전압이 제 1 소정값에 이를 때 출력되어 상기 고전압 펌핑 동작을 수행하도록 하는 고전압 펌프 인에이블 신호 또는 상기 기판 바이어스 전압이 제 2 소정값에 도달할 때 출력되어 상기 기판 바이어스 전압 펌핑 동작을 수행하도록 하는 기판 바이어스 전압 펌프 인에이블 신호 중 적어도 하나가 액티브되는 동안에 액티브되는 것을 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 집적회로의 내부전압 제어방법은 외부에서 인가되는 외부전압을 변환한 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로의 내부전압 제어방법에 있어서, 상기 기판 바이어스 전압은 전압 제어신호가 액티브되는 것에 의해 그 전압 레벨이 펌핑되며, 상기 전압 제어신호는 상기 고전압이 제 1 소정값에 이를 때 출력되어 상기 고전압 펌핑 동작을 수행하도록 하는 고전압 펌프 인에이블 신호 또는 상기 기판 바이어스 전압이 제 2 소정값에 도달할 때 출력되어 상기 기판 바이어스 전압 펌핑 동작을 수행하도록 하는 기판 바이어스 전압 펌프 인에이블 신호 중 적어도 하나가 액티브되는 동안에 액티브되거나, 상기 고전압 펌프 인에이블 신호와 동기되어 액티브되고 상기 고전압 펌프 인에이블 신호의 액티브 구간이 종료되기 전에 액티브 구간이 종료되는 펄스에 의해 액티브되는 것을 특징으로 한다.
따라서 이와 같은 특징을 갖는 본 발명은 반도체 집적회로의 동작 신뢰성을 향상시킬 수 있고, 셀(Cell)을 구성하는 트랜지스터의 전류손실을 최소화하여 전체 소비전류량을 감소시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 집적회로 및 그 내부전압 제어방법의 실시예를 설명하면 다음과 같다.
도 5는 본 발명의 제 1 실시예에 따른 반도체 집적회로의 내부전압 제어장치를 나타낸 블록도, 도 6은 도 5의 VBB 디텍터의 내부 구성을 나타낸 회로도, 도 7은 도 5의 각부 동작을 설명하기 위한 타이밍도, 도 8은 도 5에 따른 VPP와 VBB의 변화를 나타낸 파형도, 도 9는 본 발명의 제 2 실시예에 따른 반도체 집적회로의 내부전압 제어장치를 나타낸 블록도, 도 10은 도 9의 펄스 발생부의 내부 구성을 나타낸 회로도, 도 11은 도 9의 VBB 디텍터의 내부 구성을 나타낸 회로도, 도 12는 도 9의 각부 동작을 설명하기 위한 타이밍도이고, 도 13은 도 9에 따른 VPP와 VBB의 변화를 나타낸 파형도이다.
- 제 1 실시예 -
본 발명에 따른 반도체 집적회로는 도 5에 도시된 바와 같이, 고전압(VPP)의 해당 설정값 초과여부 검출에 따른 VPP 펌프 인에이블 신호(PPEN)를 출력하는 고전압 검출부(이하, VPP 디텍터)(11), 기판 바이어스 전압(VBB)의 해당 설정값 초과여부 검출에 따른 VBB 펌프 인에이블 신호(BBEN0)와 상기 VPP 디텍터(11)의 출력신호(PPEN) 중 적어도 하나에 따라 기판 바이어스 전압 제어신호(BBEN)를 출력하는 기 판 바이어스 전압 검출부(이하, VBB 디텍터)(21), 그리고 상기 VBB 디텍터(21)에서 출력된 기판 바이어스 전압 제어신호(BBEN)의 '엑티브(하이)' 구간동안 펄스(OSCBB)를 생성하는 VBB 오실레이터(22), 상기 VBB 오실레이터(22)에서 출력된 펄스(OSCBB)를 이용하여 기판 바이어스 전압 레벨을 펌핑시켜 출력하는 기판 바이어스 전압 펌프(이하, VBB 펌프)(23)를 포함하여 구성된다.
상기 VBB 오실레이터(22)는 상기 VBB 펌프(23) 내부에 일체형으로 구성할 수 있다. 그리고 VPP 오실레이터(12) 및 VPP 펌프(13)는 기존과 동일한 구성으로서 그 설명은 생략한다. 이 때 VPP 오실레이터(12) 역시 VPP 펌프(13) 내부에 일체형으로 구성할 수 있다.
상기 VBB 디텍터(21)는 도 6에 도시된 바와 같이, 게이트에 그라운드 전압(VSS)이 인가되고 소오스에 외부전압(VDD)이 인가된 제 1 트랜지스터(P1), 게이트에 기판 바이어스 전압(VBB)이 인가되고 소오스에 상기 제 1 트랜지스터(P1)의 드레인이 연결되며 드레인에 그라운드 전압(VSS)이 인가된 제 2 트랜지스터(P2), 그리고 상기 제 1 트랜지스터(P1)의 드레인과 제 2 트랜지스터(P2)의 소오스가 연결된 노드(Node)의 출력신호를 2회 반전시키는 제 1 및 제 2 인버터(IV1, IV2), 상기 제 2 인버터(IV2)의 출력(BBEN0)과 상기 VPP 디텍터(11)의 출력신호(PPEN)를 논리합하여 출력하는 논리 게이트 즉, 오아(OR) 게이트(21-1)를 포함하여 구성된다.
이 때 인버터(IV1, IV2)는 전체 회로설계에 따라 그 수가 증가되거나 삭제될 수 있다.
이와 같이 구성된 본 발명의 동작을 상세히 설명하면 다음과 같다.
먼저, 도 7에 도시된 바와 같이, VBB 디텍터(21)는 VPP 디텍터(11) 출력신호 PPEN과 자체 VBB 검출출력신호 BBEN0를 오아 게이트(21-1)를 통해 논리합한 최종값 BBEN을 출력한다.
이 때 출력신호 PPEN은 VPP가 소정값 이하의 전압레벨로 하강하는 것을 방지하기 위해 특정 검출값에서 VPP 펌프(13)를 구동하기 위한 인에이블 신호이고, 출력신호 BBEN0은 VBB가 소정값 이상의 전압레벨로 상승하는 것을 방지하기 위해 특정 검출값에서 VBB 펌프(23)를 구동하기 위한 인에이블 신호이다.
이어서 VBB 오실레이터(22)가 상기 VBB 디텍터(21)의 출력 BBEN의 액티브(하이)구간동안 펄스(OSCBB)를 출력한다.
그리고 VBB 펌프(23)가 상기 펄스(OSCBB)를 이용하여 VBB 레벨이 강하되도록 즉, 음의 방향으로 증가되도록 펌핑동작을 수행한다.
이와 같이 VPP 디텍터(11)의 출력인 VPP 펌프 인에이블 신호 PPEN을 이용하여 VPP 펌프(13) 동작구간에 VBB 펌프(23) 또한 같이 동작하도록 하여 VBB 레벨의 상승이 억제되도록 한 것이다.
즉, 도 4에서 보았던 바와 같이, 기존에는 VPP 펌프 동작시 VBB 펌프가 동작하지 않으므로 VBB 레벨이 동반상승하였다. 그러나 본 발명의 제 1 실시예에 따르면 VPP 펌프(13) 동작시 VBB 펌프(23)가 같이 동작하므로 도 8에 도시된 바와 같이, VBB 상승 기울기가 큰 폭으로 감소되었음을 알 수 있다.
- 제 2 실시예 -
본 발명에 따른 반도체 집적회로는 도 9에 도시된 바와 같이, 고전압(VPP)의 해당 설정값 초과여부 검출에 따른 VPP 펌프 인에이블 신호(PPEN)를 출력하는 고전압 검출부(이하, VPP 디텍터)(11), 상기 VPP 디텍터(11)의 출력신호(PPEN)의 라이징 엣지(Rising Edge)에 동기되어 액티브되고 상기 출력신호(PPEN)의 액티브 구간이 종료되기 전에 먼저 액티브 구간이 종료되는 짧은 폭의 펄스(PPEND)를 발생시키는 펄스 발생부(31), 기판 바이어스 전압(VBB)의 해당 설정값 초과여부 검출에 따른 VBB 펌프 인에이블 신호(BBEN0)와 상기 펄스 발생부(31)의 출력펄스(PPEND) 중 적어도 하나에 따라 기판 바이어스 전압 제어신호(BBEN1)를 출력하는 기판 바이어스 전압 검출부(이하, VBB 디텍터)(32), 그리고 상기 VBB 디텍터(32)에서 출력된 기판 바이어스 전압 제어신호(BBEN1)의 액티브 구간동안 펄스(OSCBB1)를 생성하는 제 1 VBB 오실레이터(이하, VBB OSC1)(33), 상기 VBB OSC1(33)에서 출력된 펄스(OSCBB1)를 이용하여 VBB 레벨을 펌핑시켜 출력하는 제 1 기판 바이어스 전압 펌프(이하, VBB 펌프1)(34), 상기 펄스 발생부(31)의 출력펄스(PPEND)가 액티브(하이)인 구간동안 펄스(OSCBB2)를 생성하는 제 2 VBB 오실레이터(이하, VBB OSC2)(35), 상기 VBB OSC2(35)에서 출력된 펄스(OSCBB2)를 이용하여 VBB 레벨을 펌핑시켜 상기 VBB 펌프1(34)과 공통연결된 출력노드를 통해 출력하는 제 2 기판 바이어스 전압 펌프(이하, VBB 펌프2)(36)를 포함하여 구성된다.
상기 VBB OSC1(33)과 VBB OSC2(35)는 각각 상기 VBB 펌프1(34)과 VBB 펌프2(36) 내부에 일체형으로 구성할 수 있다. 그리고 VPP 오실레이터(12) 및 VPP 펌프(13)는 기존과 동일한 구성으로서 그 설명은 생략한다. 이 때 VPP 오실레이터(12) 역시 VPP 펌프(13) 내부에 일체형으로 구성할 수 있다.
상기 펄스 발생부(31)는 상기 VPP 펌프(13)의 동작 초기에 VBB 펌프1(34) 및 VBB 펌프2(36)가 같이 동작하도록 상기 VPP 펌프(13)의 인에이블신호 PPEN과 동기되어 액티브되고 PPEN에 비해 짧은 폭의 액티브구간 펄스(PPEND)를 생성하는 구성이다.
상기 펄스 발생부(31)는 도 10에 도시된 바와 같이, 상기 VPP 디텍터(11)의 출력신호(PPEN)와 반전 동기된 로우(Low) 펄스를 발생시키는 로우펄스 발생기(31-1), 상기 로우펄스 발생기(31-1)의 출력에 따라 소정 신호레벨(하이)을 유지시키는 래치(Latch)(31-2), 및 상기 래치(31-2)의 출력의 위상을 반전시키고 설정시간 딜레이시켜 상기 래치(31-2)에 피드백시키는 위상반전 딜레이(31-3) 및 상기 래치(31-2)의 출력을 2회 반전시켜 버퍼링(Buffering)하기 위한 제 1 및 제 2 인버터(IV1, IV2)를 포함한다.
이 때 래치(31-2)는 제 1 입력단에 상기 로우펄스 발생기(31-1)의 출력을 입력받는 제 1 낸드 게이트(ND1), 제 1 입력단에 상기 제 1 낸드 게이트(ND1)의 출력을 입력받고 제 2 입력단에 상기 위상반전 딜레이(31-2)의 출력을 입력받으며 자신의 출력을 상기 제 1 낸드 게이트(ND1)의 제 2 입력단에 입력시키는 제 2 낸드 게이트(ND2)로 구성된다.
이 때 인버터(IV1, IV2)는 전체 회로설계에 따라 그 수가 증가되거나 삭제될 수 있다.
상기 VBB 디텍터(32)는 도 11에 도시된 바와 같이, 게이트에 그라운드 전압 (VSS)이 인가되고 소오스에 외부전압(VDD)이 인가된 제 1 트랜지스터(P1), 게이트에 기판 바이어스 전압(VBB)이 인가되고 소오스에 상기 제 1 트랜지스터(P1)의 드레인이 연결되며 드레인에 그라운드 전압(VSS)이 인가된 제 2 트랜지스터(P2), 그리고 상기 제 1 트랜지스터(P1)의 드레인과 제 2 트랜지스터(P2)의 소오스가 연결된 노드(Node)의 출력신호를 2회 반전시키는 제 1 및 제 2 인버터(IV1, IV2), 상기 제 2 인버터(IV2)의 출력(BBEN0)과 상기 펄스 발생부(31)의 출력신호(PPEND)를 논리합하여 출력하는 오아(OR) 게이트(32-1)를 포함하여 구성된다.
이 때 인버터(IV1, IV2)는 전체 회로설계에 따라 그 수가 증가되거나 삭제될 수 있다.
이와 같이 구성된 본 발명의 동작을 상세히 설명하면 다음과 같다.
먼저, 도 12에 도시된 바와 같이, VBB 디텍터(32)는 펄스 발생부(31)의 출력신호 PPEND와 자체 VBB 검출출력신호 BBEN0를 오아 게이트(32-1)를 통해 논리합한 최종값 BBEN1을 출력한다.
이어서 VBB OSC1(33)이 상기 VBB 디텍터(32)의 출력신호 BBEN1의 액티브(하이)구간동안 펄스(OSCBB1)를 출력한다.
그리고 VBB 펌프1(34)이 상기 펄스(OSCBB1)를 이용하여 VBB 레벨이 강하되도록 즉, 음의 방향으로 증가되도록 펌핑동작을 수행한다.
또한 VBB OSC2(35)가 상기 펄스 발생부(31) 출력신호 PPEND의 액티브(하이)구간동안 펄스(OSCBB2)를 출력한다.
그리고 VBB 펌프2(36)가 상기 펄스(OSCBB2)를 이용하여 VBB 펌프1(34)과 공 통 연결된 최종 VBB 출력레벨의 강하 기울기가 더욱 커지도록 펌핑동작을 수행한다.
이와 같이, 본 발명의 제 2 실시예는 VPP 디텍터(11)의 출력(PPEN)의 초기구간에 해당하는 펄스 발생부(31)의 출력(PPEND)을 이용하여 VPP 펌프(13) 동작 초기구간에 VBB 펌프1(34) 및 VBB 펌프2(36)가 동시에 동작하도록 하여 VBB 레벨의 상승을 최대한 억제한 것이다. 물론 VBB 펌프1(34)은 그 이후에도 OSCBB1 파형에 따라 동작하지만, VPP 펌프(13) 동작 초기에 VBB 레벨 상승이 가장 심각하므로 VBB 펌프2(36)는 VPP 펌프(13)의 초기 동작구간에만 VBB 펌프1(34)과 함께 동작하도록 하여 VBB 출력레벨의 강하가 더욱 커지도록 하였다.
즉, 종래(도 4 참조)에는 VPP 펌프 동작시 VBB 펌프가 동작하지 않으므로 VBB 레벨이 동반상승하였다. 그러나 본 발명의 제 2 실시예에 따르면 VPP 펌프 동작시 VBB 펌프1(34) 및 VBB 펌프2(36)가 같이 동작하므로 도 13에 도시된 바와 같이, VBB가 더욱 감소되었음을 알 수 있다.
특히, 도 13의 점선으로 표시된 파형은 본 발명의 제 1 실시예에 따른 VBB 기울기를 나타낸 것으로, 본 발명의 제 2 실시예에서 VBB의 증가가 더욱 억제되었음을 알 수 있다.
이와 같이 본 발명의 제 2 실시예는 본 발명의 제 1 실시예에 비해 VPP 상승에 의한 VBB 상승을 더욱 억제할 수 있다. 단, 본 발명의 제 2 실시예는 VBB OSC2(35) 및 VBB 펌프2(36) 추가가 필요하다.
따라서 구성추가를 최소화하고 VBB 증가억제를 위한 측면과, 구성을 추가하 더라도 VBB 증가억제를 강화하기 위한 측면에서 본 발명의 제 1 실시예와 제 2 실시예를 선택적으로 적용할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 반도체 집적회로 및 그 내부전압 제어방법은 고전압(VPP) 레벨 상승에 상관없이 기판 바이어스 전압(VBB) 레벨을 안정적으로 유지시키므로 다음과 같은 효과가 있다.
첫째, 반도체 집적회로의 동작 신뢰성을 향상시킬 수 있다.
둘째, 반도체 집적회로의 메모리 셀(Cell)을 구성하는 트랜지스터의 전류손실을 최소화하여 전체 소비전류량을 감소시킬 수 있다.

Claims (11)

  1. 외부전압을 변환한 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로에 있어서,
    고전압 펌프 인에이블 신호를 출력하기 위한 고전압 검출수단;
    상기 고전압 펌프 인에이블 신호에 의해 구동되어 상기 고전압을 펌핑하기 위한 고전압 펌핑수단;
    기판 바이어스 전압 펌핑 수단을 구동하기 위한 기판 바이어스 전압 펌프 인에이블 신호와 상기 고전압 펌프 인에이블 신호 중 적어도 하나가 액티브되면 기판 바이어스 전압 제어신호를 출력하는 기판 바이어스 전압 검출수단; 및
    상기 기판 바이어스 전압 제어신호에 의해 구동되어 상기 기판 바이어스 전압을 펌핑하기 위한 기판 바이어스 전압 펌핑수단을 포함하는 반도체 집적회로.
  2. 제 1 항에 있어서,
    상기 기판 바이어스 전압 검출수단은 게이트에 그라운드 전압(VSS)이 인가되고 소오스에 외부전압(VDD)이 인가된 제 1 트랜지스터,
    게이트에 기판 바이어스 전압(VBB)이 인가되고 소오스에 상기 제 1 트랜지스터의 드레인이 연결되며 드레인에 그라운드 전압(VSS)이 인가된 제 2 트랜지스터, 및
    상기 제 1 트랜지스터의 드레인과 제 2 트랜지스터의 소오스가 연결된 노드 (Node)의 출력신호와 상기 고전압 검출부의 출력신호를 논리합하여 출력하는 논리 게이트를 포함하는 반도체 집적회로.
  3. 제 2 항에 있어서,
    상기 제 1 및 제 2 트랜지스터는 PMOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로.
  4. 외부전압을 변환한 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로에 있어서,
    고전압 펌프 인에이블 신호를 출력하기 위한 고전압 검출수단;
    상기 고전압 펌프 인에이블 신호에 의해 구동되어 상기 고전압을 펌핑하기 위한 고전압 펌핑수단;
    상기 고전압 펌프 인에이블 신호와 동기되는 펄스를 발생하기 위한 펄스 발생수단;
    제 1 기판 바이어스 전압 펌핑 수단을 구동하기 위한 기판 바이어스 전압 펌프 인에이블 신호와 상기 펄스 발생수단에 의해 발생된 펄스 중 적어도 하나가 액티브되면 기판 바이어스 전압 제어신호를 출력하는 기판 바이어스 전압 검출수단;
    상기 기판 바이어스 전압 제어신호에 의해 구동되어 상기 기판 바이어스 전압을 펌핑하기 위한 제 1 기판 바이어스 전압 펌핑수단; 및
    상기 펄스 발생수단에 의해 발생된 펄스에 따라 상기 기판 바이어스 전압을 펌핑하고, 펌핑된 상기 기판 바이어스 전압을 상기 제 1 기판 바이어스 전압 펌핑수단과 공통으로 연결된 출력노드를 통해 출력하는 제 2 기판 바이어스 전압 펌핑수단을 포함하는 반도체 집적회로.
  5. 제 4 항에 있어서,
    상기 펄스 발생수단의 출력 펄스는 상기 고전압 펌프 인에이블 신호와 동기되어 액티브되고, 상기 고전압 펌프 인에이블 신호의 액티브 구간이 종료되기 이전에 액티브 구간이 종료되는 것을 특징으로 하는 반도체 집적회로.
  6. 제 4 항에 있어서,
    상기 펄스 발생수단은 상기 고전압 검출부의 출력신호와 반전 동기된 로우 펄스를 발생시키는 로우펄스 발생기,
    상기 로우펄스 발생기의 출력에 따라 소정 신호 레벨을 유지시키는 래치, 및
    상기 래치의 출력의 위상을 반전시키고 설정시간 딜레이시켜 상기 래치에 피드백시키는 위상반전 딜레이를 포함하는 반도체 집적회로.
  7. 제 6 항에 있어서,
    상기 위상반전 딜레이의 딜레이 시간에 의해 펄스 발생부의 출력 펄스의 폭이 결정됨을 특징으로 하는 반도체 집적회로.
  8. 제 4 항에 있어서,
    상기 기판 바이어스 전압 검출수단은 게이트에 그라운드 전압(VSS)이 인가되고 소오스에 외부전압(VDD)이 인가된 제 1 트랜지스터,
    게이트에 기판 바이어스 전압(VBB)이 인가되고 소오스에 상기 제 1 트랜지스터의 드레인이 연결되며 드레인에 그라운드 전압(VSS)이 인가된 제 2 트랜지스터, 및
    상기 제 1 트랜지스터의 드레인과 제 2 트랜지스터의 소오스가 연결된 노드(Node)의 출력신호와 상기 펄스 발생수단에서 발생된 펄스를 논리합하여 출력하는 논리 게이트를 포함하는 반도체 집적회로.
  9. 제 8 항에 있어서,
    상기 제 1 및 제 2 트랜지스터는 PMOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로.
  10. 외부전압을 변환한 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로의 내부전압 제어방법에 있어서,
    상기 기판 바이어스 전압은 전압 제어신호가 액티브되는 것에 의해 그 전압 레벨이 펌핑되며, 상기 전압 제어신호는 상기 고전압이 제 1 소정값에 이를 때 출력되어 상기 고전압 펌핑 동작을 수행하도록 하는 고전압 펌프 인에이블 신호, 또 는 상기 기판 바이어스 전압이 제 2 소정값에 도달할 때 출력되어 상기 기판 바이어스 전압 펌핑 동작을 수행하도록 하는 기판 바이어스 전압 펌프 인에이블 신호 중 적어도 하나가 액티브되는 동안에 액티브되는 것을 특징으로 하는 제어방법.
  11. 외부전압을 변환한 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로의 내부전압 제어방법에 있어서,
    상기 기판 바이어스 전압은 전압 제어신호가 액티브되는 것에 의해 그 전압 레벨이 펌핑되며, 상기 전압 제어신호는 상기 고전압이 제 1 소정값에 이를 때 출력되어 상기 고전압 펌핑 동작을 수행하도록 하는 고전압 펌프 인에이블 신호 또는 상기 기판 바이어스 전압이 제 2 소정값에 도달할 때 출력되어 상기 기판 바이어스 전압 펌핑 동작을 수행하도록 하는 기판 바이어스 전압 펌프 인에이블 신호 중 적어도 하나가 액티브되는 동안에 액티브되거나, 상기 고전압 펌프 인에이블 신호와 동기되어 액티브되고 상기 고전압 펌프 인에이블 신호의 액티브 구간이 종료되기 전에 액티브 구간이 종료되는 펄스에 의해 액티브되는 것을 특징으로 하는 제어방법.
KR1020050084884A 2005-09-12 2005-09-12 반도체 집적회로 및 그 내부전압 제어방법 KR100728553B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050084884A KR100728553B1 (ko) 2005-09-12 2005-09-12 반도체 집적회로 및 그 내부전압 제어방법
US11/518,490 US7362164B2 (en) 2005-09-12 2006-09-11 Semiconductor integrated circuit and method of controlling internal voltage of the same
US12/073,115 US7583134B2 (en) 2005-09-12 2008-02-29 Semiconductor integrated circuit and method of controlling internal voltage of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050084884A KR100728553B1 (ko) 2005-09-12 2005-09-12 반도체 집적회로 및 그 내부전압 제어방법

Publications (2)

Publication Number Publication Date
KR20070030092A KR20070030092A (ko) 2007-03-15
KR100728553B1 true KR100728553B1 (ko) 2007-06-15

Family

ID=37947612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050084884A KR100728553B1 (ko) 2005-09-12 2005-09-12 반도체 집적회로 및 그 내부전압 제어방법

Country Status (2)

Country Link
US (2) US7362164B2 (ko)
KR (1) KR100728553B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5142504B2 (ja) * 2005-09-29 2013-02-13 エスケーハイニックス株式会社 内部電圧発生回路
KR100863019B1 (ko) * 2007-06-22 2008-10-13 주식회사 하이닉스반도체 반도체 집적 회로의 내부 전압 생성 장치
WO2009048780A1 (en) * 2007-10-08 2009-04-16 The University Of Kentucky Research Foundation Polymer-metal chelator conjugates and uses thereof
KR100974210B1 (ko) 2007-12-07 2010-08-06 주식회사 하이닉스반도체 벌크 전압 디텍터
KR100929848B1 (ko) * 2008-02-14 2009-12-08 주식회사 하이닉스반도체 반도체 장치
KR101003140B1 (ko) * 2009-03-20 2010-12-21 주식회사 하이닉스반도체 내부 전원 발생 장치와 그의 제어 방법
KR101035408B1 (ko) * 2009-07-01 2011-05-20 주식회사 하이닉스반도체 반도체 장치
US20160134264A1 (en) * 2014-11-07 2016-05-12 Lattice Semiconductor Corporation Meta-stability prevention for oscillators
US11424676B2 (en) 2020-01-24 2022-08-23 Stmicroelectronics International N.V. Positive and negative charge pump control

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044594A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 네거티브 전압 발생회로
KR20040093974A (ko) * 2003-04-30 2004-11-09 주식회사 하이닉스반도체 레저바 캐패시터를 구비한 반도체 메모리 소자
KR20050017732A (ko) * 2003-08-08 2005-02-23 주식회사 하이닉스반도체 내부 전원 안정화 방법 및 그 회로

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3884810B2 (ja) 1997-01-21 2007-02-21 株式会社ルネサステクノロジ 高電圧発生装置
JP3904282B2 (ja) 1997-03-31 2007-04-11 株式会社ルネサステクノロジ 半導体集積回路装置
JP4068215B2 (ja) 1998-05-15 2008-03-26 エルピーダメモリ株式会社 昇圧回路
JP2000011648A (ja) 1998-06-26 2000-01-14 Mitsubishi Electric Corp 同期型半導体装置
JP2002191169A (ja) 2000-12-20 2002-07-05 Mitsubishi Electric Corp 半導体集積回路
JP2003022686A (ja) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体集積回路装置
KR100542708B1 (ko) * 2003-05-28 2006-01-11 주식회사 하이닉스반도체 고전압 발생기
JP2006014537A (ja) * 2004-06-29 2006-01-12 Sanyo Electric Co Ltd 昇降圧回路
KR100727440B1 (ko) * 2005-03-31 2007-06-13 주식회사 하이닉스반도체 내부전원 생성장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044594A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 네거티브 전압 발생회로
KR20040093974A (ko) * 2003-04-30 2004-11-09 주식회사 하이닉스반도체 레저바 캐패시터를 구비한 반도체 메모리 소자
KR20050017732A (ko) * 2003-08-08 2005-02-23 주식회사 하이닉스반도체 내부 전원 안정화 방법 및 그 회로

Also Published As

Publication number Publication date
US7583134B2 (en) 2009-09-01
KR20070030092A (ko) 2007-03-15
US7362164B2 (en) 2008-04-22
US20070085594A1 (en) 2007-04-19
US20080150622A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
KR100728553B1 (ko) 반도체 집적회로 및 그 내부전압 제어방법
US5999009A (en) Semiconductor integrated circuit with an internal voltage generating circuit requiring a reduced occupied area
US7227403B2 (en) Internal voltage generator for semiconductor device
US7233193B2 (en) High voltage switching circuit of a NAND type flash memory device
KR100432890B1 (ko) 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법
US6208197B1 (en) Internal charge pump voltage limit control
KR100309236B1 (ko) 차지 펌프 회로 및 이를 구비한 승압 회로
US7616032B2 (en) Internal voltage initializing circuit for use in semiconductor memory device and driving method thereof
US20070013435A1 (en) Charge Pump Circuit
JP2003318270A (ja) バイアス電圧発生回路および半導体集積回路装置
US7623394B2 (en) High voltage generating device of semiconductor device
US6198341B1 (en) Substrate bias voltage generating circuit for use in a semiconductor device
US6831500B2 (en) Noise-reduced voltage boosting circuit
US7167060B2 (en) Oscillation circuits including latches for integrated circuit devices and related methods
US9557788B2 (en) Semiconductor memory device including array e-fuse
KR100605591B1 (ko) 반도체 소자의 승압전압 발생기
US20080018384A1 (en) Internal voltage generating apparatus and method for semiconductor integrated circuit
US7573318B2 (en) Internal voltage generating circuit
KR100610013B1 (ko) 반도체 메모리에 채용하기 적합한 차아지 펌프회로
US10044260B2 (en) Charge pump circuit and voltage generating device including the same
KR100271712B1 (ko) 고전압 발생기
US7221573B2 (en) Voltage up converter
US20060097771A1 (en) Pumping circuit of semiconductor device
KR100632922B1 (ko) 저전압용 전하펌프회로
US7576589B2 (en) Boost voltage generating circuit including additional pump circuit and boost voltage generating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 8

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 13